JPH04357794A - 時間軸誤差補正回路と映像信号処理回路 - Google Patents
時間軸誤差補正回路と映像信号処理回路Info
- Publication number
- JPH04357794A JPH04357794A JP3132569A JP13256991A JPH04357794A JP H04357794 A JPH04357794 A JP H04357794A JP 3132569 A JP3132569 A JP 3132569A JP 13256991 A JP13256991 A JP 13256991A JP H04357794 A JPH04357794 A JP H04357794A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal processing
- circuit
- residual error
- error data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 22
- 239000000284 extract Substances 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000001934 delay Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号を記録したビ
デオディスクなどの記録媒体から映像信号を再生する場
合に使用される時間軸誤差補正回路と映像信号処理回路
に関する。
デオディスクなどの記録媒体から映像信号を再生する場
合に使用される時間軸誤差補正回路と映像信号処理回路
に関する。
【０００２】
【従来の技術】近年、ビデオディスクなどの映像信号を
記録する装置が広く普及するようになってきた。ビデオ
ディスクなどディスク状の記録媒体から映像信号を再生
する場合、ディスクの偏心、あるいは回転速度むらなど
によって、再生映像信号の時間軸に誤差が生じ、再生画
像に色むらなどの悪影響をおよぼす場合がある。
記録する装置が広く普及するようになってきた。ビデオ
ディスクなどディスク状の記録媒体から映像信号を再生
する場合、ディスクの偏心、あるいは回転速度むらなど
によって、再生映像信号の時間軸に誤差が生じ、再生画
像に色むらなどの悪影響をおよぼす場合がある。
【０００３】この時間軸誤差を補正するために記録媒体
からの再生映像信号に含まれる水平同期信号、あるいは
カラーバースト信号の周波数に応じた書き込みクロック
パルスをＰＬＬ回路で発生させ、このクロックパルスで
再生映像信号をディジタル信号に変換してメモリに書き
込み、基準信号から作った読み出しクロックパルスでメ
モリから読み出してアナログ信号に変換している。
からの再生映像信号に含まれる水平同期信号、あるいは
カラーバースト信号の周波数に応じた書き込みクロック
パルスをＰＬＬ回路で発生させ、このクロックパルスで
再生映像信号をディジタル信号に変換してメモリに書き
込み、基準信号から作った読み出しクロックパルスでメ
モリから読み出してアナログ信号に変換している。
【０００４】近年、ＬＳＩやメモリの低価格化により民
生用映像機器にもディジタル信号処理技術が導入されて
きている。たとえばフィールドメモリやフレームメモリ
を用いた静止画再生、フィールド相関やフレーム相関を
利用したノイズリダクション機能、ラインメモリを用い
たＹＣ分離機能などのディジタル映像信号処理である。
生用映像機器にもディジタル信号処理技術が導入されて
きている。たとえばフィールドメモリやフレームメモリ
を用いた静止画再生、フィールド相関やフレーム相関を
利用したノイズリダクション機能、ラインメモリを用い
たＹＣ分離機能などのディジタル映像信号処理である。
【０００５】以下に従来の時間軸誤差補正回路と映像信
号再生回路について説明する。図２に示すように、記録
媒体から再生された入力映像信号（ａ）に含まれる水平
同期信号やカラーバースト信号の周波数に応じた書き込
みクロックパルス（ｂ）をＰＬＬ回路３で発生させ、こ
の書き込みクロックパルス（ｂ）を用いて、入力映像信
号（ａ）はＡ／Ｄ変換器１でディジタル信号に変換され
てメモリ２に書き込まれる。
号再生回路について説明する。図２に示すように、記録
媒体から再生された入力映像信号（ａ）に含まれる水平
同期信号やカラーバースト信号の周波数に応じた書き込
みクロックパルス（ｂ）をＰＬＬ回路３で発生させ、こ
の書き込みクロックパルス（ｂ）を用いて、入力映像信
号（ａ）はＡ／Ｄ変換器１でディジタル信号に変換され
てメモリ２に書き込まれる。
【０００６】水平同期信号を用いてもカラーバースト信
号を用いてもＰＬＬ回路３では一水平走査期間ごとしか
位相誤差は得られないから、一水平走査期間内の時間軸
誤差、いわゆる速度誤差は補正できない。そこで一水平
走査期間ごとに生じるＰＬＬ回路３の残留誤差（ｃ）を
補間回路４で内挿演算して速度誤差を近似して求め、こ
れに基づいて基準発生器５からの基準信号を位相変調器
６で位相変調して読み出しクロックパルス（ｄ）を得る
。この読み出しクロックパルス（ｄ）でディジタル化さ
れた映像信号をメモリ２から読み出して直ちにＤ／Ａ変
換すれば、速度誤差まで補正された映像信号が得られる
。しかしながら、時間軸誤差補正回路１２のあとに映像
信号処理回路１３が接続され、Ｄ／Ａ変換はディジタル
信号処理を受けたのちとなる。
号を用いてもＰＬＬ回路３では一水平走査期間ごとしか
位相誤差は得られないから、一水平走査期間内の時間軸
誤差、いわゆる速度誤差は補正できない。そこで一水平
走査期間ごとに生じるＰＬＬ回路３の残留誤差（ｃ）を
補間回路４で内挿演算して速度誤差を近似して求め、こ
れに基づいて基準発生器５からの基準信号を位相変調器
６で位相変調して読み出しクロックパルス（ｄ）を得る
。この読み出しクロックパルス（ｄ）でディジタル化さ
れた映像信号をメモリ２から読み出して直ちにＤ／Ａ変
換すれば、速度誤差まで補正された映像信号が得られる
。しかしながら、時間軸誤差補正回路１２のあとに映像
信号処理回路１３が接続され、Ｄ／Ａ変換はディジタル
信号処理を受けたのちとなる。
【０００７】ディジタル信号処理回路８はほとんどの場
合、時間遅延または時間軸の不連続を含む。読み出しク
ロックパルス（ｄ）の位相変調に用いる速度誤差は、メ
モリ読み出し直後にＤ／Ａ変換することを前提に補間回
路で内挿演算しているから、Ｄ／Ａ変換の前に時間遅延
や時間軸不連続を有する処理をすると、内挿演算で求め
た速度誤差とＤ／Ａ変換されるべき映像信号とのタイミ
ングが合わなくなる。この結果、速度誤差は補正されな
いばかりか逆に悪化してしまう。時間遅延が決まってい
るディジタル処理であればＰＬＬ回路の残留誤差データ
も同じ時間の遅延をもたせればよいが、シンクロナイザ
のように入出力間の時間遅延が一定でない処理や静止画
再生のように時間軸が不連続になるような処理ではこの
方法は使えない。
合、時間遅延または時間軸の不連続を含む。読み出しク
ロックパルス（ｄ）の位相変調に用いる速度誤差は、メ
モリ読み出し直後にＤ／Ａ変換することを前提に補間回
路で内挿演算しているから、Ｄ／Ａ変換の前に時間遅延
や時間軸不連続を有する処理をすると、内挿演算で求め
た速度誤差とＤ／Ａ変換されるべき映像信号とのタイミ
ングが合わなくなる。この結果、速度誤差は補正されな
いばかりか逆に悪化してしまう。時間遅延が決まってい
るディジタル処理であればＰＬＬ回路の残留誤差データ
も同じ時間の遅延をもたせればよいが、シンクロナイザ
のように入出力間の時間遅延が一定でない処理や静止画
再生のように時間軸が不連続になるような処理ではこの
方法は使えない。
【０００８】そこでディジタル信号処理回路８とＤ／Ａ
変換器１１の間に切り替え器１４を設けてディジタル信
号処理回路を通さない経路を設け、コントローラ（図示
せず）からの制御信号（ｅ）で、通常は時間軸誤差補正
回路１２の出力を直接Ｄ／Ａ変換器に導くようにし、デ
ィジタル信号処理が必要なときのみディジタル信号処理
回路８の出力をＤ／Ａ変換器１１に送るようにしている
。これと同時に位相変調を中断するように位相変調器６
を制御して、読み出しクロックパルスを固定にしている
。
変換器１１の間に切り替え器１４を設けてディジタル信
号処理回路を通さない経路を設け、コントローラ（図示
せず）からの制御信号（ｅ）で、通常は時間軸誤差補正
回路１２の出力を直接Ｄ／Ａ変換器に導くようにし、デ
ィジタル信号処理が必要なときのみディジタル信号処理
回路８の出力をＤ／Ａ変換器１１に送るようにしている
。これと同時に位相変調を中断するように位相変調器６
を制御して、読み出しクロックパルスを固定にしている
。
【０００９】
【発明が解決しようとする課題】しかしながら上記従来
の構成では映像信号処理回路１３で何も信号処理を施さ
ないときのみ速度誤差の補正が可能である。ディジタル
信号処理回路８を動作させたとき、すなわち時間遅延や
時間軸不連続を有するディジタル信号処理を行なうとき
は読み出しクロックパルスは固定となるため、速度誤差
は補正されない。
の構成では映像信号処理回路１３で何も信号処理を施さ
ないときのみ速度誤差の補正が可能である。ディジタル
信号処理回路８を動作させたとき、すなわち時間遅延や
時間軸不連続を有するディジタル信号処理を行なうとき
は読み出しクロックパルスは固定となるため、速度誤差
は補正されない。
【００１０】つまりメモリを用いた静止画再生などを行
なうと画像に色むらが生じると言う問題点を有していた
。
なうと画像に色むらが生じると言う問題点を有していた
。
【００１１】本発明は上記従来の問題点を解決するもの
で、時間遅延や時間軸不連続を有するディジタル信号処
理を接続しても速度誤差の補正ができるような時間軸誤
差補正回路を提供することを目的とする。
で、時間遅延や時間軸不連続を有するディジタル信号処
理を接続しても速度誤差の補正ができるような時間軸誤
差補正回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明は入力映像信号に含まれる時間軸変動に応じた
書き込みクロックパルスを発生するＰＬＬ回路と、前記
書き込みクロックパルスで前記入力映像信号をディジタ
ル化してメモリに書き込む手段と、外部入力データに応
じて基準信号に位相変調をかけた読み出しクロックパル
スでメモリからディジタル化された映像信号を読み出す
手段と、メモリから読み出された映像信号の水平ブラン
キング期間に前記ＰＬＬ回路の残留誤差データを重畳す
る手段とを備えた時間軸誤差補正回路と、水平ブランキ
ング期間に重畳されている残留誤差データを抜き取って
送出する手段とディジタル化された映像信号を外部入力
クロックパルスでアナログ信号に変換する手段を備えた
構成を有する映像信号処理回路である。
に本発明は入力映像信号に含まれる時間軸変動に応じた
書き込みクロックパルスを発生するＰＬＬ回路と、前記
書き込みクロックパルスで前記入力映像信号をディジタ
ル化してメモリに書き込む手段と、外部入力データに応
じて基準信号に位相変調をかけた読み出しクロックパル
スでメモリからディジタル化された映像信号を読み出す
手段と、メモリから読み出された映像信号の水平ブラン
キング期間に前記ＰＬＬ回路の残留誤差データを重畳す
る手段とを備えた時間軸誤差補正回路と、水平ブランキ
ング期間に重畳されている残留誤差データを抜き取って
送出する手段とディジタル化された映像信号を外部入力
クロックパルスでアナログ信号に変換する手段を備えた
構成を有する映像信号処理回路である。
【００１３】
【作用】本発明は前記した構成により、時間軸補正回路
中のＰＬＬ回路の残留誤差データを映像信号の水平ブラ
ンキング期間に重畳し、時間軸誤差補正回路ののちに接
続された映像信号処理回路で時間遅延や時間軸不連続を
有するディジタル信号処理を受けたのち、再び残留誤差
データを抜き取って時間軸誤差補正回路に転送し、この
データを用いて読み出しクロックパルスに位相変調をか
け、速度誤差を補正することができる。
中のＰＬＬ回路の残留誤差データを映像信号の水平ブラ
ンキング期間に重畳し、時間軸誤差補正回路ののちに接
続された映像信号処理回路で時間遅延や時間軸不連続を
有するディジタル信号処理を受けたのち、再び残留誤差
データを抜き取って時間軸誤差補正回路に転送し、この
データを用いて読み出しクロックパルスに位相変調をか
け、速度誤差を補正することができる。
【００１４】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１５】図１に示すように入力映像信号（ａ）はＡ
／Ｄ変換器１で書き込みクロックパルス（ｂ）によりデ
ィジタル化され、メモリ２に加えられる。メモリ２はさ
らに読み出しクロックパルス（ｄ）で読み出すことので
きるメモリである。ＰＬＬ回路３では入力映像信号（ａ
）に含まれる水平同期信号またはカラーバースト信号の
周波数に応じた書き込みクロック（ｂ）を発生し、補間
回路４では外部から入力される誤差データを内挿演算し
て速度誤差を求め基準発生器５では読み出しクロックパ
ルス（ｄ）の基準信号を作っている。位相変調器６は速
度誤差に応じて基準信号に位相変調をかけ、読み出しク
ロックパルス（ｄ）を発生している。残留誤差重畳回路
７はディジタル化された映像信号の水平ブランキング期
間にＰＬＬ回路３からの残留誤差データを重畳している
。残留誤差重畳回路７からの出力信号は時間遅延や時間
軸不連続を有するディジタル信号処理回路８を通り、水
平ブランキング期間に重畳された残留誤差データを抜き
取る重畳誤差抜取り回路９を通ったのち、残留誤差デー
タが重畳されていた部分を置換する置換回路１０を通っ
て、ディジタル化された映像信号を読み出しクロックパ
ルス（ｄ）によりＤ／Ａ変換器１１でアナログ信号に変
換して出力する。
／Ｄ変換器１で書き込みクロックパルス（ｂ）によりデ
ィジタル化され、メモリ２に加えられる。メモリ２はさ
らに読み出しクロックパルス（ｄ）で読み出すことので
きるメモリである。ＰＬＬ回路３では入力映像信号（ａ
）に含まれる水平同期信号またはカラーバースト信号の
周波数に応じた書き込みクロック（ｂ）を発生し、補間
回路４では外部から入力される誤差データを内挿演算し
て速度誤差を求め基準発生器５では読み出しクロックパ
ルス（ｄ）の基準信号を作っている。位相変調器６は速
度誤差に応じて基準信号に位相変調をかけ、読み出しク
ロックパルス（ｄ）を発生している。残留誤差重畳回路
７はディジタル化された映像信号の水平ブランキング期
間にＰＬＬ回路３からの残留誤差データを重畳している
。残留誤差重畳回路７からの出力信号は時間遅延や時間
軸不連続を有するディジタル信号処理回路８を通り、水
平ブランキング期間に重畳された残留誤差データを抜き
取る重畳誤差抜取り回路９を通ったのち、残留誤差デー
タが重畳されていた部分を置換する置換回路１０を通っ
て、ディジタル化された映像信号を読み出しクロックパ
ルス（ｄ）によりＤ／Ａ変換器１１でアナログ信号に変
換して出力する。
【００１６】以上の時間軸誤差補正回路１２と映像信号
処理回路１３について、さらに詳しくその動作を説明す
る。
処理回路１３について、さらに詳しくその動作を説明す
る。
【００１７】ＰＬＬ回路３は入力映像信号（ａ）に含ま
れている水平同期信号、あるいはカラーバースト信号の
周波数に応じた書き込みクロックパルス（ｂ）を発生し
ている。入力映像信号（ａ）はこの書き込みクロック（
ｂ）により、Ａ／Ｄ変換器１でディジタル化されてメモ
リ２に書き込まれる。また、ＰＬＬ回路３はループ内で
取りきれない位相誤差を残留誤差データ（ｃ）として、
ディジタルデータで出力している。
れている水平同期信号、あるいはカラーバースト信号の
周波数に応じた書き込みクロックパルス（ｂ）を発生し
ている。入力映像信号（ａ）はこの書き込みクロック（
ｂ）により、Ａ／Ｄ変換器１でディジタル化されてメモ
リ２に書き込まれる。また、ＰＬＬ回路３はループ内で
取りきれない位相誤差を残留誤差データ（ｃ）として、
ディジタルデータで出力している。
【００１８】この残留誤差データ（ｃ）を残留誤差重畳
回路７で、メモリ２から読み出された映像信号の水平ブ
ランキング期間に重畳する。したがって、時間軸補正回
路１２からは水平ブランキング期間に残留誤差データが
重畳されたディジタル映像信号が出力する。
回路７で、メモリ２から読み出された映像信号の水平ブ
ランキング期間に重畳する。したがって、時間軸補正回
路１２からは水平ブランキング期間に残留誤差データが
重畳されたディジタル映像信号が出力する。
【００１９】上記ディジタル映像信号は映像信号処理回
路１３に送られ、まず、ディジタル信号処理回路８で時
間遅延や時間軸不連続を有する処理をうける。このディ
ジタル信号処理はディジタルフィルタのように時間遅延
を受けるものと、メモリを用いた静止画再生のように時
間軸の連続性が断ち切られるものがある。
路１３に送られ、まず、ディジタル信号処理回路８で時
間遅延や時間軸不連続を有する処理をうける。このディ
ジタル信号処理はディジタルフィルタのように時間遅延
を受けるものと、メモリを用いた静止画再生のように時
間軸の連続性が断ち切られるものがある。
【００２０】ディジタル信号処理を受けた映像信号の水
平ブランキング期間から重畳誤差抜取回路９で残留誤差
データを抜き取る。抜き取られた残留誤差データは時間
軸誤差補正回路１２に転送される。水平ブランキング期
間に重畳した残留誤差データをそのままにしておくとモ
ニタ受像機での水平同期を乱してしまい、正常な画像が
得られない。そこで水平ブランキング期間から残留誤差
データを抜き取った部分は置換回路１０で固定値にすげ
替えられる。映像信号は通常クランプ回路（図示せず）
で直流電位（クランプ電位）を付加されたのちＡ／Ｄ変
換される。つまりシンクチップレベルは一定電圧に固定
されている。したがって残留誤差データの部分はクラン
プ電位に相当するディジタルデータに置換すれば元の水
平同期信号波形に戻すことができる。
平ブランキング期間から重畳誤差抜取回路９で残留誤差
データを抜き取る。抜き取られた残留誤差データは時間
軸誤差補正回路１２に転送される。水平ブランキング期
間に重畳した残留誤差データをそのままにしておくとモ
ニタ受像機での水平同期を乱してしまい、正常な画像が
得られない。そこで水平ブランキング期間から残留誤差
データを抜き取った部分は置換回路１０で固定値にすげ
替えられる。映像信号は通常クランプ回路（図示せず）
で直流電位（クランプ電位）を付加されたのちＡ／Ｄ変
換される。つまりシンクチップレベルは一定電圧に固定
されている。したがって残留誤差データの部分はクラン
プ電位に相当するディジタルデータに置換すれば元の水
平同期信号波形に戻すことができる。
【００２１】時間軸誤差補正回路１２の補間回路４には
一水平走査期間ごとに残留誤差データが転送されてくる
。連続する二水平走査期間の残留誤差データを内挿演算
で補間し、速度誤差データを得る。この速度誤差データ
は置換回路１０の出力とタイミングが合致しているから
、この速度誤差データにより基準信号を位相変調して得
た読み出しクロックパルス（ｄ）で置換回路１０の出力
をＤ／Ａ変換器１１でＤ／Ａ変換すれば速度誤差まで補
正されたアナログ映像信号を出力信号として得られる。
一水平走査期間ごとに残留誤差データが転送されてくる
。連続する二水平走査期間の残留誤差データを内挿演算
で補間し、速度誤差データを得る。この速度誤差データ
は置換回路１０の出力とタイミングが合致しているから
、この速度誤差データにより基準信号を位相変調して得
た読み出しクロックパルス（ｄ）で置換回路１０の出力
をＤ／Ａ変換器１１でＤ／Ａ変換すれば速度誤差まで補
正されたアナログ映像信号を出力信号として得られる。
【００２２】なお本実施例では、残留誤差データ（ｃ）
を抜き取った部分の置換は固定値としたが、水平同期信
号の前縁から残留誤差データが重畳されていた部分の直
前までの特定部分の値を保持しておいてこの値で置換し
てもよい。
を抜き取った部分の置換は固定値としたが、水平同期信
号の前縁から残留誤差データが重畳されていた部分の直
前までの特定部分の値を保持しておいてこの値で置換し
てもよい。
【００２３】また、水平同期信号の前縁から残留誤差デ
ータが重畳されていた部分の直前までのうちの一定期間
の平均値で置換してもよい。
ータが重畳されていた部分の直前までのうちの一定期間
の平均値で置換してもよい。
【００２４】以上のように本実施例によれば、ＰＬＬ回
路の残留誤差データを、一旦映像信号の水平ブランキン
グ期間に重畳して、時間軸誤差補正回路１２から出力し
、映像信号処理回路１３でＤ／Ａ変換する直前で残留誤
差データを再び抜き取って時間軸補正回路１２に転送し
、速度誤差を求めて読み出しクロックに位相変調をかけ
ることにより、時間遅延や時間軸不連続を有するディジ
タル信号処理を施しても正しく速度誤差を補正すること
ができる。
路の残留誤差データを、一旦映像信号の水平ブランキン
グ期間に重畳して、時間軸誤差補正回路１２から出力し
、映像信号処理回路１３でＤ／Ａ変換する直前で残留誤
差データを再び抜き取って時間軸補正回路１２に転送し
、速度誤差を求めて読み出しクロックに位相変調をかけ
ることにより、時間遅延や時間軸不連続を有するディジ
タル信号処理を施しても正しく速度誤差を補正すること
ができる。
【００２５】
【発明の効果】以上の実施例から明らかなように、本発
明によれば、入力映像信号は時間軸誤差補正回路を通っ
たのち時間遅延や時間軸不連続を有する映像信号処理回
路を接続しても、正しく速度誤差を補正することができ
、その実用的効果は大きい。
明によれば、入力映像信号は時間軸誤差補正回路を通っ
たのち時間遅延や時間軸不連続を有する映像信号処理回
路を接続しても、正しく速度誤差を補正することができ
、その実用的効果は大きい。
【図１】本発明の実施例の時間軸誤差補正回路と映像信
号処理回路のブロック図
号処理回路のブロック図
【図２】従来の時間軸誤差補正回路と映像信号処理回路
のブロック図
のブロック図
１ Ａ／Ｄ変換器
２ メモリ
３ ＰＬＬ回路
４ 補間回路
５ 基準発生器
６ 位相変調器
７ 残留誤差重畳回路
８ ディジタル信号処理回路
９ 重畳誤差抜取り回路
１０ 置換回路
１１ Ｄ／Ａ変換回路
１２ 時間軸誤差補正回路
１３ 映像信号処理回路
Claims (5)
- 【請求項１】入力映像信号に含まれる時間軸変動に応じ
た書き込みクロックパルスを発生するＰＬＬ回路と、前
記書き込みクロックパルスで前記入力映像信号をディジ
タル化してメモリに書き込む手段と、外部入力データに
応じて基準信号に位相変調をかけた読み出しクロックパ
ルスでメモリからディジタル化された映像信号を読み出
す手段と、メモリから読み出された映像信号の水平ブラ
ンキング期間に前記ＰＬＬ回路の残留誤差データを重畳
する手段とを備えた時間軸誤差補正回路。 - 【請求項２】水平ブランキング期間に重畳されている残
留誤差データを抜き取って送出する手段と、ディジタル
化された映像信号を外部入力クロックパルスでアナログ
信号に変換する手段とを備えた映像信号処理回路。 - 【請求項３】水平ブランキング期間に重畳されている残
留誤差データをあらかじめ定めた固定値で置換するよう
に配した請求項２記載の映像信号処理回路。 - 【請求項４】水平ブランキング期間中の残留誤差データ
を水平同期信号の前縁から残留誤差データが重畳されて
いる部分の直前までの特定部分の値を保持して置換する
ようにした請求項２記載の映像信号処理回路。 - 【請求項５】水平ブランキング期間中の残留誤差データ
を水平同期信号の前縁から残留誤差データが重畳されて
いる部分の直前までの一定期間の平均値で置換するよう
にした請求項２記載の映像信号処理回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132569A JPH04357794A (ja) | 1991-06-04 | 1991-06-04 | 時間軸誤差補正回路と映像信号処理回路 |
| US07/892,122 US5283660A (en) | 1991-06-04 | 1992-06-02 | Video signal processing apparatus having timebase corrector and means for replacing residual error data with specific data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132569A JPH04357794A (ja) | 1991-06-04 | 1991-06-04 | 時間軸誤差補正回路と映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04357794A true JPH04357794A (ja) | 1992-12-10 |
Family
ID=15084379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3132569A Pending JPH04357794A (ja) | 1991-06-04 | 1991-06-04 | 時間軸誤差補正回路と映像信号処理回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5283660A (ja) |
| JP (1) | JPH04357794A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4151641B2 (ja) * | 2004-10-25 | 2008-09-17 | ソニー株式会社 | 映像信号処理装置および映像信号処理方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234785A (ja) * | 1987-03-24 | 1988-09-30 | Sony Corp | 時間軸補正装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54143017A (en) * | 1978-04-28 | 1979-11-07 | Sony Corp | Time base error correction unit |
| JPS56131272A (en) * | 1980-03-18 | 1981-10-14 | Sony Corp | Time-axis correcting device |
| JPS57106285A (en) * | 1980-12-22 | 1982-07-02 | Sony Corp | Time base collector |
| DE3533698A1 (de) * | 1985-09-21 | 1987-03-26 | Bosch Gmbh Robert | Verfahren zur verkopplung eines taktsignals mit einem videosignal |
-
1991
- 1991-06-04 JP JP3132569A patent/JPH04357794A/ja active Pending
-
1992
- 1992-06-02 US US07/892,122 patent/US5283660A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234785A (ja) * | 1987-03-24 | 1988-09-30 | Sony Corp | 時間軸補正装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5283660A (en) | 1994-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5038219A (en) | Video signal recording apparatus | |
| JP2674416B2 (ja) | 映像信号磁気再生装置 | |
| US4977462A (en) | Apparatus for correcting a time base error in a video signal | |
| US5179450A (en) | Video signal processing apparatus and method for the time base compensation | |
| US5212562A (en) | Image signal reproducing apparatus having memory function | |
| JPH04357794A (ja) | 時間軸誤差補正回路と映像信号処理回路 | |
| US5606426A (en) | Digital time base corrector for reproducing video signals | |
| JPH0345591B2 (ja) | ||
| US5229892A (en) | Time base corrector having a velocity error data extracting circuit | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JP2928887B2 (ja) | 画像信号処理装置 | |
| JPS5833379A (ja) | 静止画記録装置 | |
| JP2531490B2 (ja) | 画像再生装置 | |
| JPS62281578A (ja) | 時間軸誤差補正方式 | |
| JPH084338B2 (ja) | デイスク再生装置 | |
| JPS63234785A (ja) | 時間軸補正装置 | |
| JPH0357384A (ja) | 画像信号再生装置 | |
| JPH03230304A (ja) | 磁気記録再生装置 | |
| JPH0233295A (ja) | 時間軸誤差補正装置 | |
| JPH02162883A (ja) | 画像信号記録再生装置 | |
| JPS61214876A (ja) | 時間軸変動補正装置 | |
| JPS61148676A (ja) | 時間軸補正装置 | |
| JPH0453067A (ja) | 時間軸補正回路 | |
| JPH02180479A (ja) | 画像信号再生装置 | |
| JPH02214289A (ja) | カラー映像信号の時間軸補正装置 |