-
-
Digitaler Geschwindigkeitsfehlerkompensator
-
Die Erfindung betrifft einen Geschwindigkeitsfehlerkompensator und
insbesondere einen digitalen Geschwindigkeitsfehlerkompensator, der in einer Zeitbasiskorrektureinrichtung
verwendbar ist, wie einerVideosignal-Zeitbasiskorrektureinrichtung.
-
Zeitbasisfehler, die Frequenz- und/oder Phasenfehler sind, werden
häufig in Informationssignale eingeführt, die von einem Aufzeichnungsmedium wiedergegeben
werden.
-
Wenn beispielsweise Videosignale auf einem Magnetband, wie mittels
eines Videobandgerätes (VTR), aufgezeichnet sind, können Zeitbasisfehler in diejenigen
Videosignale eingeführt werden, die abgespielt bzw. wiedergegeben werden. Solche
Zeitbasisfehler beruhen auf beispielsweise der Dehnung oder der Schrumpfung des
Magnetbandes, nachdem die Videosignale aufgezeichnet worden sind, einer Änderung
der Geschwindigkeittmit der das Magnetband während der Wiedergabebetriebsart angetrieben
wird, gegenüber derjenigen während der AufzeichnungsbetriebsartlÄnderungen in der
Geschwindigkeit,mit der die Wiedergabeköpfe das Magnetband während der Aufzeichnungs-
und Wiedergabebetriebsarten in einem sog. Schrägspur-VTR abtasten, und dergleichen.
Wenn die wiedergegebenen Videosignale auf einem Fernsehmonitor oder -empfänger dargestellt
werden, können die Zeitbasisfehler dort so auftreten, daß sie als unerwünschte Effekte
wie Jitter (Zittern), Helligkeitsverzerrungen, fehlerhafte Farbdarstellung und dergleichen
erscheinen.
-
Es sind Zeitbasiskorrektureinrichtungen bekannt, durch die die erwähnten
Zeitbasisfehler im wesentlichen aus den wiedergegebenen Videosignalen entfernbar
sind (vgl.
-
US-PS 38 60 952). Üblicherweise werden die wiedergegebenen
Videosignale
aus deren üblichen analogen Form in digitale Form umgesetzt'und werden die digitalen
Videosignale in einem Digitalspeicher zwischengespeichert.
-
Aufeinanderfolgende Abtastungen des Videosignals werden in den Speicher
mit einer Einschreibtaktrate oder -geschwindigkeit eingeschrieben, die mit den erfaßten
Zeitbasisfehlern synchronisiert ist. Wenn einmal eine Zeile der Videosignalabtastungen
gespeichert ist, werden die gespeicherten Abtastungen ~jeweils mit einer festen
Standard-Auslesetaktrate oder -geschwindigkeit ausgelesen.
-
Da die Videosignalabtastungen synchron zu den Zeitbasisfehlern eingeschrieben
und mit einer festen Geschwindigkeit ausgelesen werden, werden die Zeitbasisfehler
im wesentlichen entfernt. Die ausgelesenen Videosignale werden dann zurück in analoge
Form umgesetzt und können dargestellt, übertragen oder in anderer Weise verarbeitet
werden, wobei sie frei von unerwünschten Zeitbasisfehlern sind.
-
Die erwähnte übliche Zeitbasiskorrektureinrichtung berücksichtigt
jedoch nicht Geschwindigkeitsfehler. Der Geschwindigkeitsfehler eines Videosignals
ist der Zeitbasisfehler, der über den gesamten oder einen wesentlichen Abschnitt
eines Horizontalzeilenintervalls vorliegen kann. In üblichen Zeitbasiskorrektureinrichtungen
werden das Horizontalsynchronsignal und das übliche Burstsignal am Beginn eines
Zeilenintervalls erfaßt und ist der Schreibtaktgenerator zum Erzeugen von Einschreibtaktimpulsen,
die mit dem Zeitbasisfehler synchronisiert sind, frequenz- und phasenverriegelt
mit solchen Synchron- und Burstsignalen. Die Phasenverriegelung der Einschreibtaktimpulse
tritt zu Beginn jedes Horizontalzeilenintervalls auf, weil das Burstsignal in dem
Videosignal nur zu dieser Zeit vorliegt. Es folgt keine Einstellung oder Korrektur
in der Phase der Einschreibtaktimpulse während des Restes des Horizontalzeilen-
intervalls.
Jedoch kann die Zeitsteuerung oder Phasenlage des Videosignals während dieses Zeilenintervalls
schwanken. Beispielsweise kann die Phase des Farbhilfsträgers,auf den die Farbartkomponente
moduliert ist, schwanken. Diese unberücksichtigte Zeit- oder Phasenschwankung des
Videosignals während des Horizontalzeilenintervalls wird als "Geschwindigkeitsfehler
bezeichnet. Selbstverständlich kann am Ende des Zeilenintervalls bzw. richtiger
zu Beginn des nächst,folgenden Zeilenintervalls das Gesamtausmaß des Geschwindigkeitsfehlers
lediglich durch Erfassen des Betrages der Phaseneinstellung festgestellt werden,
die erforderlich ist, um die Einschreibtaktimpulse richtig phasensynchron zum Burstsignal
einzustellen. D.h. bei einem üblichen Phasenregler (APC) erreicht das Einschreibtaktphasensteuersignal
eine gute Anzeige des Ausmaßes des Geschwindigkeitsfehlers, der in dem unmittelbar
vorhergehenden Zeilenintervall vorgelegen hat.
-
Es wurde bereits angegeben, Zeitbasiskorrektureinrichtungen der erwähnten
Art vorzusehen, die eine Geschwindigkeitsfehlerkorrekturschaltung aufweisen.
-
Gemäß beispielsweise der US-PS 41 20 000 wird der Geschwindigkeitsfehler
jeder Zeile der wiedergegebenen Videosignals als Geschwindigkeitsfehlerkorrekturspannung
gespeichert. Diese Spannung wird durch Vergleichen der Phase der Zeitbasiskorrektur-Einschreibtaktimpulse
mit der Phase des Burstsignal-s in jedem Zeilenintervall erzeugt und die Geschwindigkeitsfehlerkorrekturspannung
wird abhängig von jeder Phasendifferenz dazwischen erzeugt. Wenn eine Zeile von
Videosignalen aus dem Zeitbasiskorrekturspeicher ausgelesen wird, wird die Geschwindigkeitsfehlerkorrekturspannung,
die dieser Zeile zugeordnet ist, über eine Zeitperiode integriert, die gleich einem
Horizontalzeilenintervall
ist, wodurch ein sich linear änderndes Geschwindigkeitsfehlersignal erzeugt wird,
wobei dieses Signal zur Phasenmodulation der Auslesetaktimpulse verwendet wird.
Daher werden die Videosignale aus dem Zeitbasiskorrekturspeicher mit einer phasenmodul
ierten Geschwindigkeit ausgelesen, von der angenommen ist, daß sie eine enge Annäherung
an den tatsächlichen Geschwindigkeitsfehler ist, der in der Zeile der Videosignale
vorhanden ist, die in den Speicher eingelesen worden sind.
-
Bei dem vorstehenden Geschwindigkeitsfehlerkorrektursystem werden
Geschwindigkeitsfehler durch Ändern der Phase oder der Zeitpunkte des Auftretens
der Auslesetaktimpulse korrigiert. Die Videosignalabtastungen, die als Mehrbit-Digitalsignale
wiedergegeben sind, werden aus dem Zeitbasiskorrekturspeicher zu phaseneingestellten
Zeitpunkten ausgelesen. Obwohl die effektiven Größen oder Werte der Abtastungen
nicht geändert werden, hat die Phasenmodulation der Auslesetaktimpulse eine Kompensation
bezüglich Geschwindigkeitsfehlern zur Folge, wenn die ausgelesenen Abtastungen zurück
in analoge Form umgesetzt werden.
-
Daher erfolgt keine Geschwindigkeitsfehlerkorrektur in den digitalisierten
Videosignalen, sondern wird vielmehr erreicht, wenn die Videosignale in ihre analoge
Form rückumgesetzt werden.
-
Es ist jedoch in vielen Fällen erwünscht, ein geschwindigkeitsfehlerkorrigiertes
digitales Videosignal zu erhalten.
-
Gemäß den erläuterten Vorgehensweisen bei der Geschwindigkeitsfehlerkorrektur
wird diese lediglich dadurch erreicht, daß das geschwindigkeitsfehlerkorrigierte
analoge Videosignal wieder in digitale Form rückumgesetzt wird. Dies ist selbstverständlich
von dem üblichen Quantisierungsrauschen begleitet, sowie inhärenten Fehlern bei
jeder Digital/Analog/Digital-
Umsetzung. Daher ist es erwünscht,
einen digitalen Geschwindigkeitsfehlerkompensator anzugeben, der derart ausgebildet
ist, daß eine Digital/Analog-Umsetzung und eine Phasenmodulation der Auslegetaktimpulse
vermieden werden kann.
-
Es ist daher Aufgabe der Erfindung, einen -digitalen Geschwindigkeitsfehlerkompensator
anzugeben, der unter Vermeidung der erwähnten Nachteile insbesondere für Zeitbasiskorrektureinrichtungen
zweckmäRig ist, um Zeitbasisfehler zu korrigieren, die in einem Videosignal vorliegen
können.
-
Insbesondere soll der Geschwindigkeitsfehlerkompensator Videosignalabtastungspegel
kompensieren, die aus einem Zeitbasiskorrekturspeicher ausgelesen sind, derart,
daß die kompensierten Abtastungen im wesentlichen frei von Geschwindigkeitsfehlern
sind.
-
Gemäß der Erfindung wird ein Geschwindigkeitsfehlerkompensator zur
Verwendung bei einer Zeitbasiskorrektureinrichtung angegeben, mit einan Speicher,
in den aufeinanderfolgende Abtastungen eines periodischen Informationssignals wie
eines Farbvideosignalgemisches mit einer Einschreibgeschwindigkeit eingeschrieben
werden, die mit den Zeitbasisfehlern in dem Informationssignal synchronisiert sind,
derart, daß mehrere Perioden oder Zeilen der Informationssignale in dem Speicher
gespeichert sind, und aus dem die aufeinanderfolgenden Abtastungen mit einer konstanten
Auslesegeschwindigkeit ausgelesen werden. Ein Geschwindigkeitsfehlerdetektor erfaßt
Geschwindigkeitsfehler in aufeinanderfolgenden Perioden oder Zeilen der Informationssignale,
die in den Speicher eingeschrieben sind. Ein Abtastungspegelkompensator kompensiert
den
Pegel einer aus dem Speicher ausgelesenen Abtastung als Funktion
des erfaßten Geschwindigkeitsfehlers derart, daß der Pegel der ausgelesenen Abtastung
so verändert wird, daß er gleich dem Pegel ist, den sie zu dem Zeitpunkt haben sollte,
zu dem sie ausgelesen würde, wenn kein Geschwindigkeitsfehler vorliegt.
-
Bei einem bevorzugten Ausführungsbeispiel der Erfindung verarbeitet
der Geschwindigkeitsfehlerkompensator ein Farbvideosignalgemisch,wobei die aufeinanderfolgenden
Abtastungen des Videosignals,die von dem Speicher ausgelesen werden, getrennt werden,
vorzugsweise mittels eines Digitalseparators in Luminanz-oder Leuchtdichtekomponente-Abtastungen
und Chrominanz- oder Farbartkomponente-Abtastungen. Gemäß einem Merkmal der Erfindung
besteht der Abtastungspegelkompensator aus getrennten Leuchtdichte- und Farbartinterpolatoren
zum Erzeugen kompensierter Leuchtdichte- bzw. Farbartabtastungen. Die kompensierte
Leuchtdichteabtastung yy wird durch Multiplizierer erzeugt, die so arbeiten, daß
die kompensierte Leuchtdichteabtastung gemäß dem Ausdruck y a ay (1-x) + byx erzeugt
wird, wobei ay und by aufeinanderfolgende Farbartkomponente-Abtastungen sind und
wobei x der Geschwindigkeitsfehler einer dieser Abtastungen ist. Die kompensierte
Farbartabtastung Yc wird durch Multiplizierer erzeugt, die so arbeiten, daß die
kompensierte Farbartabtastung gemäß dem Ausdruck Yc ~ bC sin (n/2)x + aC cos (v/2)x
erzeugt wird, wobei aC und bC aufeinanderfolgende Farbartkomponente-Abtastungen
sind und wobei x der Geschwindigkeitsfehler einer dieser Abtastungen ist.
-
Die kompensierten Leuchtdichte- und Farbartabtastungen werden zum
Erzeugen von geschwindigkeitsfehlerkompensierten Abtastungen des Farbvideosignalgemisches
kombiniert.
-
Die Erfindung wird anhand der in der Zeichnung dargestellten AusführungSbeispiele
näher erläutert. Es zeigen Fig. 1 ein Blockschaltbild einer Zeitbasiskorrektureinrichtung,bei
der die Erfindung vorteilhaft anwendbar ist, Fig. 2 ein Blockschältbild eines digitalen
Integrators, der bei der Erfindung zum Erzeugen von Geschwindigkeitsfehlersignalen
verwendbar ist, Fig. 3A und 3B Signalverläufe zur Wiedergabe der Art, in der die
Geschwindigkeitsfehlersignale erzeugbar sindf Fig. 4 ein Blockschaltbild des Geschwindigkeitsfehlerkompensators
gemäß der Erfindung, Fig. 5 ein Bild einer veränderbaren Verzögerungsschaltung,
die bei der Erfindung verwendbar ist, Fig. 6 ein Blockschaltbild eines Interpolators
in Übereinstimmung mit der Erfindung zum Kompensieren von Leuchtdichtekomponente-Abtastungen,
die Geschwindigkeitsfehler enthalten, Fig. 7 eine graphische Darstellung zur Erläuterung
der Arbeitsweise des Ausführungsbeispiels gemäß Fig. 6, Fig. 8 ein Blockschaltbild
eines Interpolators in Übereinstimmung mit der Erfindung, der Farbartkomponente-Abtastungen
kompensiert, die Geschwindigkeitsfehler enthalten,
Fig. 9A und
9B einen Signalverlauf bzw. ein Phasen- bzw.
-
Zeigerdiagramm zur Erläuterung der Arbeitsweise des Interpolators
gemäß Fig. 8.
-
Fig. 1 zeigt zunächst ein Blockschaltbild einer Zeitbasiskorrektureinrichtung,
bei der die Erfindung in besonderer Weise anwendbar ist. Insbesondere wird die Zeitbasiskorrektureinrichtung
gemäß Fig. 1 in Zusammenhang mit einem eingegebenen Farbvideosignalgemisch beispielsweise
einem von einem Videobandgerät wiedergegebenen Videosignal erläutert. Jedoch ist
die dargestellte Zeitbasiskorrektureinrichtung so ausgebildet, daß sie Zeitbasisfehler
korrigieren kann, die in einem periodischen Informationssignal vorliegen können,
das beispielsweise von einer Signalwiedergabeeinrichtung zugeführt wird. Die dargestellte
Zeitbasiskorrektureinrichtung besteht aus einem Speicher 3, einer Speichersteuerung
6, einem Schreibtaktgenerator 7, einem Lesetaktgenerator 9, einem Geschwindigkeitsfehlerdetektor
11, einem Geschwindigkeitsfehlerdatensignalgenerator 13 und einem Geschwindigkeitsfehlerkompensator
4. Der Speicher 3 kann aus mehreren Speichereinheiten bestehen, deren jede zum Speichern
mindestens einer Zeile der Videosignale ausgebildet ist. Der Speicher 3 ist vorzugsweise
ein adressierbarer Speicher und wird durch die Speichersteuerung 6 derart gesteuert,
daß bestimmte Speichereinheiten davon und adressierbare Stellen in diesen Speichereinheiten
adressierbar sind, derart, daß die Digitalsignale einschreibbar sind und daß darin
gespeicherte Digitalsignale auslesbar sind.
-
Es zeigt sich, daß der Speicher 3 ein üblicher digitaler Speicher
ist.
-
Der Eingang des Speichers 3 ist mit einem Eingangsanschluß 1 über
einen Analog/Dital-Umsetzer 2 (A/D)
gekoppelt. Der A/D-Umsetzer
2 ist so ausgebildet, daß er ein Videosignal abtastet, das dem Eingangsanschluß
1 mit einer Abtastgeschwindigkeit zugeführt ist, die mit den Zeitbasisfehlern synchronisiert
ist, die in dem Eingangsvideosignal enthalten sind. Aufeinanderfolgende, durch den
A/D-Umsetzer 2 erzeugte Abtastungen werden dem Speicher 3 zugeführt und in adressierten
Stellen einer Speichereinheit, die durch die Speicher-Steuerung 6 gewählt ist, gespeidert.
Bei dem erläuterten Ausführungsbeispiel besitzt das Farbvideosignalgemisch, das
dem Eingangsanschluß 1 zugeführt ist, einen Farbhilfsträger, auf den die Farbartkomponente
amplitudenmoduliert ist, mit einer Hilfsträgerfrequenz f . Die sc Abtastgeschwindigkeit,
mit der das Eingangsfarbvideosignal abgetastet wird, beträgt 4f . Der sc A/D-Umsetzer
2 tastet das Eingangsvideosignal mit der Abtastgeschwindigkeit ab und setzt jede
Abtastung in ein entsprechendes Mehrbit-Digitalsignal um, dessen Wert die Größe
der Abtastung wiedergibt. Diese Mehrbit-Digitalabtastungen werden in den jeweiligen
Speichereinheiten des Speichers 3 gespeichert.
-
Der Eingangsanschluß 1 ist auch mit einem Synchron-und Burstsignalseparator
8 gekoppelt. Der Separator 8 kann üblichen Aufbau besitzen und ist so ausgebildet,
daß er von dem eingangsseitigen Farbvideosignalgemisch das Horizontalsynchronsignal
und das Burstsignal abtrennt, die zu Beginn jedes Horizontalzeilenintervalls vorliegen.
Eine nähere Erläuterung dieses Synchronseparators 8 erscheint daher entbehrlich.
-
Die abgetrennten Horizontalsynchronsignale und Burstsignale, die von
dem eingangsseitigen Farbvideosignalgemisch abgeleitet sind, werden dem Schreibtaktgenerator
7 zugeführt. Der Schreibtaktgenerator ist so ausgebildet, daß er Schreibtaktsignale
einer Frequenz 4f erzeugt, wobei
dieses Scheibtaktsignal mit dem
abgetrennten Burstsignal phasensynchronisiert ist. Weiter enthält der Schreibtaktgenerator
7 eine herkömmliche Frequenzregelung (AFC) und eine herkömmliche Phasenregelung
(APC) derart, daR die Schreibtaktimpulse sowohl frequenz- äls auch phasensynchronisiert
mit dem abgetrennten Horizontalsynchronsignal und dem Burstsignal sind. Irgendwelche
Zeitbasisfehler, die in dem eingangsseitigen Farbvideosignalgemisch vorliegen können,
sind auch in den Schreibtaktimpulsen enthalten, die mit den Horizontalsynchron-
und Burst signalen synchronisiert sind. Obwohl nicht dargestellt, werden die Schreibtaktimpulse,
die durch den Schreibtaktgenerator 7 erzeugt sind, auch zum Abtasten des eingangsseitigen
Videosignals im A/D-Umsetzer verwendet.
-
Die Speichersteuerung 6 ist so ausgebildet, daß sie sowohl die Schreibtaktimpulse
empfängt, die vom Schreibtaktgenerator 7 erzeugt sind, als auch Lesetaktimpulse,
die durch den Lesetaktgenerator 9 erzeugt sind. Die Speichersteuerung 6 ist so ausgebildet,
daß sie die bestimmten Speichereinheiten im Speicher 3 wählt, in die eine oder mehrere
Zeilen der Videoabtastungen eingeschrieben sind und von denen aufeinanderfolgende
Zeilen von Videosignalabtastungen ausgelesen werden.
-
Der Lesetaktgenerator 9 ist mit einem AnschluR 10 gekoppelt, der so
ausgebildet ist, daß er mit einem Bezugstaktsignal versorgt ist, das von einer geeigneten
Quelle, wie einem Quarzoszillator oder dergleichen (nicht dargestellt) zugeführt
ist. Bei einem Ausführungsbeispiel erzeugt der Lesetaktgenerator 9 Auslesetaktimpulse
mit einer festen konstanten Frequenz von beispielsweise 4f . Solche Lesetaktimpulse
werden der Speichers teuerung 6 sc zugeführt und werden zum Auslesen aufeinanderfolgender
Abtastungen der geeignet ausgewählten Speichereinheit des Speichers 3 verwendet.
-
Fig. 1 enthält auch eine Geschwindigkeitsfehlerkorrekturschaltung,
bestehend aus einem Geschwindigkeitsfehlerdetektor 11, einem Geschwindigkeitsfehlerdatensignalgenerator
3 und einem Geschwindigkeitsfehlerkompensator 4. Der Geschwindigkeitsfehlerdetektor
11 ist so ausgebildet, daß er den Geschwindigkeitsfehler erfaßt, der in jeder Zeile
der Videosignale vorliegen kann, die in den Speicher 3 eingeschrieben ist. Beispielsweise
kann der Geschwindigkeitsfehlerdetektor 11 einen Phasendifferenzdetektor enthalten,
der mit den durch den Schreibtaktgenerator 7 erzeugten Schreibtaktimpulsen und den
Horizontalsynchron- und Burstsignalen versorgt ist, die von dem ankommenden Videosignal
mittels des Separators 8 abgetrennt sind. Es zeigt sich, daß zu Beginn eines Zeilenintervalls
die durch den Schreibtaktgenerat'or 7 erzeugten Schreibtaktimpulse noch mit dem
Burstsignal phasensynchronisiert sind, das zu Beginn des unmittelbar vorhergehenden
Zeilenintervalls vorgelegen hat. Deshalb gibt die Phasendifferenz zwischen den Schreibtaktimpulsen
und dem Burstsignal,das von dem vorliegenden Zeilenintervall abgetrennt ist, den
Geschwindigkeitsfehler des vorhergehenden Zeilenintervalls wieder. Ublicherweise
erzeugt der Geschwindigkeitsfehlerdetektor i1 eine Ausgangsspannung, die eine Funktion
dieser Phasendifferenz ist.
-
Das Ausgangssignal des Geschwindigkeitsfehler-detektors 11 wird einem
Analog/Digital-Umsetzer 12 (A/D) zugeführt, der zum Umsetzen der durch den Geschwindigkeitsfehlerdetektor
1 1 erzeugten analogen Spannung, die den Geschwindigkeitsfehler des vorhergehenden
Zeilenintervalls wiedergibt, in ein entsprechendes Digitalsignal dient. Diese digitalisierte
Geschwindigkeitsfehlerspannung wird ihrerseits über eine Zeitperiode mittels des
Geschwindigkeitsfehlerdatensignalgenerators 13 digital integriert. Der Geschwindigkeitsfehlerdatensignalgenerator
13
erzeugt eine digitalisierte Form eines linear ansteigenden Signals.
-
Das Ausgangssignal des Geschwindigkeitsfehlerdatensignalgenerators
13 wird dem Geschwindigkeitsfehlerkompensator 4 zugeführt. Der Geschwindigkeitsfehlerkompensator,
der weiter unten näher erläutert wird, empfängt auch aufeinanderfolgende oder aneinanderanschließende
Videosignalabtastungen, die vom Speicher 3 ausgelesen sind. Es zeigt sich, daß solche
ausgelesenen Videosignalabtastungen einen Geschwindigkeitsfehler zeigen, wobei der
Geschwindigkeitsfehler durch den Geschwindigkeitsfehlerkompensator 4 kompensiert
wird. Der Ausgang des Geschwindigkeitsfehlerkompensators 4 ist mit einem Ausgangsanschluß
5 gekoppelt, der mit zeitbasiskorrlgierten und geschwindigkeitsfehlerkompensierten
Videosignalabtastungen versorgt ist. Wie das weiter unten erläutert werden wird,
arbeitet der Geschwindigkeitsfehlerkompensator 4 zum Verändern des Effektivwertes
oder Pegels jeder ausgelesenen Videosignalabtastung derart, daß der Pegel jeder
Abtastung im wesentlichen gleich dem Pegel gemacht wird, den sie zu dem Zeitpunkt
haben sollte, zu dem sie aus dem Speicher 3 ausgelesen würde, wenn kein Geschwindigkeitsfehler
vorgelegen hätte. Dies wird weiter unten näher erläutert.
-
Wesentlich wird also, nachdem eine Zeile der Videosignalabtastungen
in einer Speichereinheit des Speichers 3 gespeichert ist, der Geschwindigkeitsfehler
dieser Zeile mittels des Geschwindigkeitsfehlerdetektors 11 erfaßt. Vorzugsweise
enthält, wenn auch nicht dargestellt, der Geschwindigkeitsfehlerdetektor 11 einen
Geschwindigkeitsfehlerspeicher, derart, daß die Geschwindigkeitsfehlerspannung,die
erzeugt wird, wenn jede Zeile der Videosignalabtastungen in den Speicher 3
eingeschrieben
wird, in einem Speicherplatz, der dieser Zeile zugeordnet ist, gespeichert wird.
-
Der Geschwindigkeitsfehlerkompensator 4 verwendet aufeinanderfolgende
Videosignalabtastungen zusammen mit dem Geschwindigkeitsfehlerdatensignal, das den
Geschwindigkeitsfehler von beispielsweise der ersten solchen aufetnanderfolgenden
Abtastungen wiedergibt, zum Kompcnsieren oder Verändern des Pegels der ersten Abtastung.
Daher wird der Ausgangsanschluß 5 mit aufeinanderfolgenden geschwindigkeitsfehlerkompensierten
Videosignalabtastungen versorgt.
-
Fig. 2 zeigt ein Ausführungsbeispiel eines Geschwindigkeitsfehlerdatensignalgenerators
13. Der Generator 13 besteht aus einer Digitalschaltung und enthält eine digitale
Summierschaltung 14, deren Ausgang mit einem digitalen Register 15 gekoppelt ist.
Die Inhalte des Registers 15 werden zur Summierschaltung 14 rückgeführt und werden
dort mit einem Signal summiert, das proportional dem Geschwindigkeitsfehler ist,
der durch den Geschwindigkeitsfehlerdetektor erfaßt ist und durch den A/D-Umsetzer
12 digitalisiert ist. Das Ausgangssignal gibt zusätzlich dazu, daß es dem Register
15 zugeführt wird, das Geschwindigkeitsfehlerdatensignal wieder, das dem Geschwindigkeitsfehlerkompensator
4 zugeführt wird.
-
Das Register 15 ist mit einem Taktimpulseingangsanschluß 16a und einem
Rücksetzeingangsanschluß 16b versehen. Taktimpulse, die mit den erwähnten Lesetaktimpulsen
synchronisiert sind, oder diesen gleich sind, werden dem Taktimpulsanschluß 16a
zugeführt. Es zeigt sich, daß deshalb Taktimpulse mit einer Wiederholfrequenz von
4f dem Register 15 zugeführt werden.
-
sc Jeder dieser Taktimpulse dient zum Laden des Registers
mit
dem Digitalsignal, das durch die Summierschaltung 14 zugeführt ist. Der Rücksetzanschluß
16b ist so ausgebildet, daß er mit einem Rücksetzsignal versorgt ist, das eine Wiederholfrequenz
besitzt, die gleich der Zeilenauslesegeschwindigkeit vom Speicher 3 ist. D.h.
-
ein Rücksetzimpuls wird dem Rücksetzanschluß 16b zugeführt, wenn die
erste Videosignalabtastung eines Horizontalzeilenintervalls, das im Speicher 3 gespeichert
ist, ausgelesen wird. Daher wird das Register 15 rückgesetzt und wird dessen Inhalt
zu Beginn jedes Auslese-Zeilenintervalls gelöscht.
-
Die Art und Weise, in der der digitale Integrator gemäß Fig. 2 arbeitet,
wird nun mit Bezug auf die Signalvorläufe gemäß den Fig. 3A und 3B näher erläutert.
-
Fig. 3A zeigt die Größe am Ende jedes Horizontalzeilenintervalls des
ankommenden Videosignals,um die die Phase des durch den Schreibtaktgenerator 7 erzeugten
Schreibtaktimpulses sich von der Phase des Burstsignals unterscheidet, das von dem
ankommenden Videosignal abgetrennt ist. Insbesondere gibt Fig. 3A die Phasensteuerung
gegenüber dem Schreibtaktimpuls wieder.
-
Zum Zeitpunkt t H1 am Ende eines ersten Zeilenintervalls (bzw. d.h.
zu Beginn des nächstfolgenden Zeilenintervalls) kann die Phase der Schreibtaktimpulse
eingestellt oder verschoben werden um den dargestellten negativen Betrag zwecks
Synchronisation mit der Phase des abgetrennten Burstsignals. Dies gibt.den Zeitbasisfehler
wieder, der in dem ersten Horizontalzeilenintervall vorliegt. Zum Zeitpunkt tH2
muß die Phase der Schreibtaktimpulse um den dargestellten positiven Betrag verschoben
werden. Zum Zeitpunkt tH3 muß die Phase der Schreibtaktimpulse um den dargestellten
negativen Betrag verschoben werden und müssen positive und negative Phasenverschiebungen
der Schreibtaktimpulse
zu Beginn der folgenden Zeilenintervalle
durchgeführt werden, wie das zu den Zeitpunkten tH4 und tH5 dargestellt ist. Es
zeigt sich, daß die Größe dieser Phasenverschiebungen, die durchgeführt werden müssen,
um die Schreibtaktimpulse synchron zu den abgetrennten Burstsignalen zu machen,
als Geschwindigkeitsfehlerspannungen durch den Geschwindigkeitsfehlerdetektor 11
erzeugt werden. Daher erzeugt gemäß Fig. 3A der Geschwindi?keitsfehlerdetektor 11
die Geschwindigkeitsfehlerspannung VE zum Zeitpunkt tH1 Der A/D-Umsetzer 12 setzt
die durch den Geschwindigkeitsfehlerdetektor 11 erzeugte Geschwindigkeitsfehler
spannung VE in ein entsprechendes Digitalsignal um, wenn das Zeilenintervall der
Videosignalabtastungen, die diesem Geschwindigkeitsfehler zugeordnet sind, aus dem
Speicher 3 ausgelesen ist. Zusätzlich, wenn auch nicht dargestellt, wird dieses
digitalisierte Geschwindigkeitsfehlersignal durch die Anzahl der Videosignalabtastungen
geteilt, die in jedem Zeilenintervall enthalten sind (z.B. 910 Abtastungen beim
erläuterten Beispiel), um so ein digitalisiertes Geschwindigkeitsfehlersignal zu
erzeugen, das den Geschwindigkeitsfehler der ersten Videos ignalabtastung wiedergibt,
die aus dem Speicher 3 ausgelesen ist.
-
Dieses geteilte digitalisierte Geschwindigkeitsfehlersignal wird dem
Eingang der Summierschaltung 14 zugeführt.
-
Zu Beginn eines Horizontalzeilenintervalls, d.h. zu Beginn des Zeilenintervalls,
während dem Videosignalabtastungen aus dem Speicher 3 ausgelesen werden, wird das
Register 15 rückgesetzt und wird das Geschwindigkeitsfehlersignal, das den Geschwindigkeitsfehler
der ersten Videosignalabtastung wiedergibt, der
Summierschaltung
14 zugeführt. Abhängig von dem ersten Taktimpulsjter dem Anschluß 16a des Registers
15 zugeführt wird, wird dieses digitalisierte Geschwindigkiitsfehlersignal in das
Register 15 geladen. Der Inhalt des Registers 15, der nun gleich der Größe des Geschwindigkeitsfehlersignäls
ist, der der ersten Videosignalabtastung,die aus dem Speicher 3 ausgelesen ist,
zugeordnet ist, wird mit dem digitalisierten Geschwindigkeitsfehlersignal summiert,
das der Summierschaltung 14 zugeführt ist, wobei das digitalisierte Geschwindigkeitsfehlersignal
dem Geschwindigkeitsfehler gleich bleibt, geteilt durch die Anzahl der in einem
Zeilenintervall enthaltenen Abtastungen. Daher ist nun das Ausgangssignal der Summierschaltung
14 gleich der Summe des.
-
Inhalts des Registers 15 und des geteilten digitalisierten Geschwindigkeitsfehlersignals,
das dem Eingang der-Summierschaltung 14 zugeführt ist.
-
Abhängig von dem nächsten Taktimpuls, der dem Anschluß 16a zugeführt
ist, wird das Ausgangssignal der Summierschaltung 14 in das Register 15 geladen
und wird der fortgeschriebene Inhalt dieses Registers 15 zu dem geteilten digitalisierten
Geschwindigkeitsfehlersignal addiert, das dem Eingang der Summierschaltung 14 zugeführt
ist. Daher wird das Ausgangssignal der Summierschaltung 14 von Neuem erhöht. Dieser
Vorgang setzt sich abhängig von jedem Taktimpuls fort, derart, daß das Ausgangssignal
der Summierschaltung 14 inkrementell oder schrittweise zunimmt. Fig. 3B zeigt diese
Zunahme im Ausgangssignal der Summierschaltung 14, die, wie es sich zeigt, der Integration
der Geschwindigkeitsfehlerspannung VE entspricht.Da die Taktimpulse, die dem Anschluß
16a zugeführt sind, eine Wiederholfrequenz gleich der Abtastfrequenz von 4f besitzen,
ergibt sc sich aus Fig. 3B, daß das Ausgangssignal der Summierschaltung 14 mit dieser
Abtastgeschwindigkeit oder
frequenz erhöht wird, derart, daß ein
integriertes diskretes Geschwindigkeitsfehlerdatensignal bei jedem Taktimpuls erzeugt
wird. Daher wird ein diskretes Geschwindigkeitsfehlerdatensignal durch den Geschwindigkeitsfehlerdatensignalgenerator
13 dem Geschwindigkeitsfehlerkompensator 4 synchron mit jeder Videosignalabtastung
zugeführt, die dem Kompensator 4 vom Speicher 3 zugeführt ist. D.h. jedes diskrete
Geschwindigkeitsfehlersignal, das vom Integrator gemäß Fig. 2 erzeugt ist, ist einer
jeweiligen Videosignalabtastung zugeordnet, und gibt deren Geschwindigkeitsfehler
wieder, die aus dem Speicher 3 ausgelesen ist. Wenn die letzte Videosignalabtastung,
die in einem Zeilenintervall enthalten ist, ausgelesen ist, wird das Register. 15
(Fig. 2) rückgesetzt und wird der vorstehende Vorgang wiederholt, wie das in den
Fig. 3A und 3B dargestellt ist. Daher arbeitet der Integrator gemäß Fig. 2 als digitaler
Integrator zum Integrieren über ein Horizontalzeilenintervall'des Geschwindigkeitsfehlers,
der durch den Geschwindigkeitsfehlerdetektor 11 erfaßt ist, und durch den A/D-Umsetzer
12 digitalisiert ist.
-
Fig. 4 zeigt ein Blockschaltbild des Geschwindigkeitsfehlerkompensators
4. Bei dem erläuterten Ausführungsbeispiel, bei dem die Zeitbasiskorrektureinrichtung
und der Geschwindigkeitsfehlerkompensator zum Korrigieren von Zeitbasis- und Geschwindigkeitsfehlern
in einem Videosignalgemisch verwendet werden, ist der Geschwindigkeitsfehlerkompensator
4 mit getrennten Interpolatoren 19 und 20 versehen, die zum Kompensieren von Geschwindigkeitsfehlern
ausgebildet sind, die in den Abtastungen von den Leuchtdichte- bzw. Farbartkomponenten
enthalten sind. Folglich wird der eine Interpolator als Leuchtdichtekomponente -Interpolator
19 und der andere als Farbartkomponente -Interpolator 20 bezeichnet. Die Eingänge
dieser Interpolatoren 19, 20 sind
mit einem Leuchtdichte/Farbart-Separator
18 (Y/C) gekoppelt und die Ausgänge dieser Interpolatoren 19, 20 sind mit einem
Leuchtdichte/Farbart-Kombinierer 21 (Y/C) gekoppelt.
-
Der Separator 18 ist mit einem Eingangsanschluß 17 gekoppelt für den
Empfang der aus dem Speicher 3 ausgelesenen, aufeinanderfolgenden Videosignalabtastungen.
-
Der Separator 18 kann ein Digitalfilter an sich bekannten Aufbaus
sein (vgl. John P. Rossi in "Digital TV Comb Filter with Adaptive Features", International
Conference on Video and Data Recording, (1976), S. 267 bis 279).
-
Daher trennt der Separator 18 die vom Speicher 3 zugeführten Abtastungen'in
jeweilige Leuchtdichte- und Farbartkomponente-Abtastungen. Die Leuchtdichtekomponente-Abtastungen
werden in einer weiter unten erläuterten Weise durch den Interpolator 19 kompensiert
und die Farbartkomponente-Abtastungen werden durch den Interpolator 20 kompensiert.
Die kompensierten Leuchtdichte-und Farbartkomponente-Abtastungen werden dann durch
den Kombinierer 21 kombiniert, der beispielsweise einen Digitalmischer enthalten
kann. Dieser Mischer kann invers zum digitalen Separator 18 gemäß den Prinzipien
aufgebaut sein, wie sie in der vorstehenden Literaturstelle erläutert sind. Das
Ausgangssignal des Mischers 21 wird dem Ausgangsanschluß 22 zugeführt, der seinerseits
mit dem Ausgangsanschluß 5 gemäß Fig. 1 gekoppelt ist.
-
Jeder der Interpolatoren 19 und 20 ändert abhängig von den diskreten
Geschwindigkeitsfehlerdatensignalen, die durch den Integrator gemäß Fig. 2 erzeugt
sind, den Pegel oder Wert der aufeinanderfolgenden Leuchtdichte-und Farbartkomponente-Abtastungen
derart, daß die Pegel dieser Abtastungen gleich den Pegeln gemacht werden, die solche
Abtastungen zu den Zeiten haben
würden, wenn sie aus dem Speicher
3 ausgelesen sind, wenn keine Geschwindigkeitsfehler vorliegen. Dies ist weiter
unten näher erläutert.
-
Der Leuchtdichteabtastungspegelinterpolator 19 ist in Fig. 6 dargestellt.
Dieser Interpolator 19 besteht aus Multiplizierern 35 und 36, einem Signalgenerator
34 und einer SI!-.,ulierschaltung 37. Ein Eingangsanschluß 30 ist so nJsgebildet,
daß er aufeinanderfolgende Leuchtdichte-Abtastungen empfängt, die vom Speicher 3
ausgelesen sind und vom Digitalfilter 18 abgetrennt sind.
-
Der Eingangsanschluß 30 ist mit dem Multiplizierer 35 über eine Verzögerungsschaltung
31 und eine selektive Verzögerungsschaltung 32 verbunden. Die Verzögerungsschaltung
31 ist so ausgebildet, daß sie eine Verzögerung entsprechend einem Auslesetaktimpulsintervall
(1D) ausübt, derart, daß die am Ausgang auftretende verzögerte Abtastung in Zeitübereinstimmung
mit der nächstfolgenden Abtastung ist, die dem Eingangsanschluß 30 zugeführt ist.
Wie dargestellt, ist der Eingangsanschluß auch direkt mit einer anderen selektiven
Verzögerungsschaltung 33 verbunden. Die selektiven Verzögerungsschaltungen 32 und
33 besitzen ähnlichen Aufbau, wobei ein Ausführungsbeispiel in Fig. 5 dargestellt
ist. Der Zweck und die Arbeitsweise der selektiven Verzögerungsschaltungen 32 und
33 wird weiter unten erläutert.
-
Die Ausgänge der selektiven Verzögerungsschaltungen 32 und 33 sind
mit den Multiplizierern 35 bzw. 36 gekoppelt. Es zeigt sich, daß wegen der durch
die Verzögerungsschaltung 31 ausgeübten Verzögerung um ein Taktimpulsintervall (1D)
aufeinanderfolgende Leuchtdichtekomponente-Abtastungen in Zeitübereinstimmung den
Multiplizierern 35 und 36 zugeführt werden.
-
Ein Signal VE2, das die Größe des Geschwindigkeitsfehlerdatensignals
wiedergibt, das durch den Integrator gemäß Fig. 2 erzeugt ist, wird dem Multiplizierer
36 zugeführt. Es wird daran erinnert, daß der Pegel oder Wert dieses Geschwindigkeitsfehlerdatensignals
inkrementell einmal in jedem Taktimpulsintervall zunimmt. Daher wird der Geschwindigkeitsfehler,der
jeder der aufeinanderfolgenden Abtastungen, die dem Interpolierer gemäß Fig. 6 zugeführt
sind, zugeordnet ist, ebenfalls dem Multiplizierer 36 zugeführt.
-
Es zeigt sich, daß das GeschwindiBkeitsfehlersignal, das durch den
Integrator gemäß Fig. 2 erzeugt ist, einen Zeitsteuerfehler wiedergibt und daß die
diskreten Geschwindigkeitsfehlerdatensignale daher Zeitverschiebungen wiedergeben.
Üblicherweise ist der Zeitfehler, der durch das Geschwindigkeitsfehlerdatensignal
wiedergegeben ist, kleiner als die Dauer 1D des Auslesetaktimpulsintervalls. Es
ist jedoch möglich, daß ernsthaftere Geschwindigkeitsfehler vorliegen können und
die Zeitverschiebung, die durch das Geschwidigkeitsfehlerdatensignal wiedergegeben
ist, deshalb größer als 1 Taktimpulsintervall sein kann. Beispielsweise kann der
Geschwindigkeitsfehler größer als 1D oder größer als 2D oder größer als 3D usw.
sein.
-
Folglich kann das Geschwindigkeitsfehlerdatensignal aus mehreren Bit
bestehen, wie ein 10-Bit-Signal, wobei die höchstwertigen Bit, wie die beiden höchstwertigen
Bit angeben, ob der Geschwindigkeitsfehler kleiner als 1D oder zwischen 1D und 2D
oder zwischen 2D und 3D usw. ist. Die übrigen Bit niedriger Wertigkeit geben die
absolute Größe des Geschwindigkeitsfehlers wieder. Die Bit höherer Wertigkeit des
Geschwindigkeitsfehlerdatensignals werden durch VE 1 wiedergegeben und die Bit niedriger
Wertigkeit des Geschwindigkeitsfehlerdatensignals werden durch VE2 wiedergegeben.
Wie in Fig. 6 dargestellt, werden die
niedrigerwertigen Bit VE2
jedes diskreten Geschwindigkeitsfehlerdatensigna1s dem Multiplizierer 36 zugeführt.
Die höher-wertigeren Bit VE 1 jedes diskreten Geschwindigkeitsfehlerdatensignals
werden den selektiven Verzögerungsschaltungen 32 und 33 zugeführt. Die niedrigerwertigen
Bit VE2 geben den Geschwindigkeitsfehler x jeder ausgelesenen Leuchtdichtekomponente-Abtastungen
wieder.
-
Wie ebenfalls in Fig. 6 dargestellt, werden die niedriger~wertigen
Bit VE2 des Geschwindigkeitsfehlerdatensignals einem Signalgenerator 34 zugeführt,
der so ausgebildet ist, daß er ein Mehrbit-Digitalsignal erzeugt, das die Differenz
zwischen einer Auslesetaktperiode 1D und dem Geschwindigkeitsfehler x wiedergibt.
Der Signalgenerator 34 erzeugt ein Signal, das, für die Zwecke der vorliegenden
Betrachtung, den Wert (1-x) besitzt. Dieser Signalgenerator 34 kann beispielsweise
einen Subtrahierer oder auch einen adressierbaren Speicher enthalten, der mehrere
Speicherplätze aufweist, wobei jeder Speicherplatz den Digitalwert (1-x) speichert
und jeder Speicherplatz durch den Wert x adressierbar ist, der durch die niedriger~wertigen
Bit VE2 des Geschwindigkeitsfehlerdatensignals wiedergegeben ist. Der Ausgang des
Signalgenerators 34 ist mit dem Multiplizierer 35 gekoppelt.
-
Der Summierer 37 ist mit den Ausgängen der Multiplizierer 35 und 36
gekoppelt und so ausgebildet, daß er die Produkte digital summiert oder addiert,
die durch jeden der Multiplizierer 35, 36 erzeugt sind. Der Ausgang der Summierschaltung
37 ist mit einem Ausgangsanschluß 38 gekoppelt und führt diesem eine pegelkompensierte
Leuchtdichtekomponente-Abtastung zu. Der Anschluß 38 ist seinerseits mit einem entsprechenden
Eingang
des Mischers 21 (Fig. 4) gekoppelt.
-
Die Arbeitsweise des Interpolators gemäß Fig. 6 wird im folgenden
mit Bezug auf die graphische Darstellung gemäß Fig. 7 näher erläutert. Die Gerade
R gibt die Leuchtdichtekomponente wieder, die aus dem Speicher 3 ausgelesen ist
und einen Geschwindigkeitsfehler enthält.
-
Insbesondere wird die Abtastung a zum Zeitpunkt t1 ausgelesen und
wird die nächstfolgende Abtastung b zu einem Zeitpunkt t2 ausgeles-en.Fig. 7 zeigt
das Lesetaktintervall 1D, das diese aufeinanderfolgenden Abtastungen a und b trennt.
Es ist angenommen, daß der Geschwindigkeitsfehler der Abtastung a gleich x ist,
und der Wert x durch die niedrigerwertigen Bit VE2 des Geschwindigkeitsfehlerdatensignals
wiedergegeben ist, das durch den Integrator gemäß Fig. 2 zu dem Zeitpunkt erzeugt
wird, zu dem die Abtastung aausgelesen wird. Wie erwähnt, , . . . , . , ~ ,. ..
~ wieder gibt der Geschwlndlgkeltstehler eine Zeltver6cnleDungRmlt der die Abtastung,
in diesem Fall die Abtastung a, in den Speicher 3 eingeschrieben und aus diesem
ausgelesen wird. Zur Beseitigung dieses Geschwindigk'eitsfehlers sollte die Abtastung
a zum Zeitpunkt txl ausgelesen werden. Daher wird eine richtige geschwindigkeitsfehlerkorrigierte
Leuchtdichtekomponente durch die Gerade S gemäß Fig. 7 wiedergegeben. Wenn die Leuchtdichteabtastungen,
die aus dem Speicher 3 ausgelesen werden, zum Auslöschen des Geschwindigkeitsfehlers
zeitverschoben werden, wird die sich ergebende Leuchtdichtekomponente durch die
Abtastungen wiedergegeben, die die Gerade S definieren. Daher sollte die geschwindigkeitsfehlerkorrigierte
Abtastung, die aus dem Speicher 3 zum Zeitpunkt tl ausgelesen wird, den Pegel oder
Wert y' besitzen.
-
Selbstverständlich ist zum Zeitpunkt tl der tatsächliche Pegel der
Abtastung gleich dem Pegel a, der, wie sich das zeigt, um den Betrag x von dem richtigen
Zeitpunkt t
zeitverschoben ist, zu dem es ausgelesen werden sollte.
-
der der Pegel der Abtastung der a zum Zeitpunkt t1 1 ausgelesen wird,
würde den Wert y' besitzen, wenn kein Geschwindzgkeitsfehler beim Einschreiben der
Abtastungen vorgelegen hätte. Der Interpolator gemäß Fig. 6 bewirkt eine Berechnung
des Pegels y, den die Abtastung a zum Zeitpunkt t1 hahen sollte, wenn kein Geschwindigkeitsfehler
in den Leuchtdichtekomponente-Abtastungen vorgelegen hätte.
-
Die trigonometrische Beziehung, die in Fig. 7 dargestellt ist, ergibt
sich somit zu: b-y - y - a <1), 1 x y = (b-a)x + a (2), y = a(l-x) + bx (3).
-
Der Signalgenerator 34, die Multiplizierer 35 und 36 und die Summierschaltung
37 gemäß Fig. 6 dienen zur Ausführung der Gleichung (3). Daher erzeugt der Multiplizierer
36 das Produkt bx, wobei b die Größe der Leuchtdichteabtastung ist, die gerade aus
dem Speicher 3 ausgelesen wird und wobei x die Größe des Geschwindigkeitsfehlers
ist, wie er durch das Geschwindigkeitsfehlerdatensignal wiedergegeben wird, das
durch den Integrator gemäß Fig. 2 erzeugt ist. Es zeigt sich, daß der Geschwindigkeitsfehler
der vorhergehenden Abtastung a im wesentlichen der gleiche wie der Geschwindigkeitsfehler
der vorliegenden Abtastung b ist, derart, daß der Geschwindigkeitsfehler x entweder
der Abtastung a oder der Abtastung b zugeordnet werden kann.
-
Der Multiplizierer 35 erzeugt das Produkt a und die Summierschaltung
37 summiert die Produkte der Multiplizierer 35 und 36 zum Erzeugen der pegelkompensierten
Abtastung y in Übereinstimmung mit der Gleichung (3). Daher besitzt die kompensierte
Abtastung y einen Wert, der gleich dem Wert ist, den die Abtastung a zu einem Zeitpunkt
t1 haben sollte, wenn kein Geschwindigkeitsfehler vorliegt. D.h. der Wert der Abtastung
y entspricht dem Pegel der geschwindigkeitsfehlerkorrigierten Leuchtdichtekomponente,
die'durch die Gerade S (Fig. 7) zum Zeitpunkt t1 gezeigt ist.
-
Jede der selektiven Verzögerungsschaltungen 32 und 33 kann den Aufbau
gemäß Fig. 5 besitzen und aus kaskadengeschalteten 1D-Verzögerungselementen 23,
24, 25 und 26 bestehen. Jede dieser Verzögerungselemente ist so ausgebildet, daß
es eine Zeitverzögerung entsprechend einer Lesetaktperiode ausübt. Der Ausgang jedes
Verzögerungselementes ist mit einem entsprechenden Anschluß einer Schalteinrichtung
28 verbunden, die schematisch als einen bewegbaren Kontakt aufweisend dargestellt
ist, der selektiv mit einer der dargestellten Anschlüsse verbindbar ist. Eine Ausführungsform
der Schalteinrichtung 28 ist ein Multiplexer mit mehreren Eingängen, deren jeder
selektiv mit einem Ausgang abhängig von einem zugeführten Steuersignal verbindbar
ist. Gemäß Fig. 5 besteht das Steuersignal aus dem höherwertigen Bit Je 1 des Geschwindigkeitsfehlerdatensignals,
das durch den Integrator gemäß Fig. 2 erzeugt ist Abhängig vom Wert dieser höherwertigen
Bit VE 1 ist der Ausgang des Multiplexers oder der Schalteinrichtung 28 mit einem
entsprechenden der Eingänge oder Anschlüsse verbunden.
-
Wenn die selektive Verzögerungsschaltung gemäß Fig. 5 als Verzögerungsschaltung
32 gemäß Fig. 6 verwendet wird, ist deren Eingangsanschluß 27 mit aufeinanderfolgenden
verzögerten Leuchtdichtekomponente-Abtastungen a versorgt. In gleicher Weise ist,
wenn die selektive Verzögerungsschaltung als Verzögerungsschaltung 33 verwendet
wird, der Eingangsanschluß 27 mit aufeinanderfolgenden Leuct,tdichtekomponente-Abtastungen
b versorgt. Abhängig von der Größe des Geschwindigkeitsfehlers der Abtastung, die
der selektiven Verzögerungsschaltung zugeführt wird, ist, wie durch die höherwertigen
Bit VE1 des Geschwindigkeitsfehlerdatensignals wiedergegeben, der Ausgang der Schalteinrichtung
28 mit einem entsprechenden deren Eingänge verbunden, wodurch die Leuchtdichtekomponente-Abtastung
dem Ausgangsanschluß 29 mit einer Verzögerung entsprechend 1D, 2D, 3D oder 4D zugeführt
wird, abhängig davon, mit welchem der jeweiligen Anschlüsse der Ausgang der Schalteinrichtung
28 verbunden ist.
-
Fig. 8 zeigt ein Blockschaltbild eines Farbartkomponente -Interpolators
20. Diser Interpolator 20 ist für den gleichen Zweck wie der zuvor erwähnte Leuchtdichtekomponente-Interpolator
19-vorgesehen, d.h. zum Modifizieren bzw.
-
Ändern des Pegels oder Wertes der Farbartkomponente-Abtastung, die
aus dem Speicher 3 ausgelesen ist, derart, daß dieser Pegel gleich dem Pegel gemacht
wird,- den sie zu dem Zeitpunkt haben sollte, zu dem sie ausgelesen wäre, wenn kein
Geschwindigkeitsfehler vorgelegen hätte.
-
Der Farbartkomponente-Interpolator 20 gemäß Fig. 8 besteht aus Multiplizierern
43 und 44,einer Summierschaltung 45 und Signalgeneratoren 47 und 48. Der Multiplizierer
43 ist über eine Verzögerungsschaltung 40 mit einem Eingangsanschluß 39 gekoppelt.
Die Verzögerungsschaltung 40 ist so ausgebildet, daß sie jede dieser Abtastungen
um eine Zeitverzögerung verzögert, die einer Lesetaktperiode (ID) gleich ist. Der
Multiplizierer 44 ist auch
mit dem Eingangsanschluß 39 gekoppelt
und ist so ausgebildet, daß er die Farbartkomponente-Abtastung empfängt, die dann
vom Speicher 3 ausgelesen ist. Daher empfangen wegen der Verzögerungsschaltung 40
die Multiplizierer 43 und 44 die unmittelbar vorhergehende bzw. die vorliegende
Farbartkomponente-Abtastung in übereinstimmender Zeitbeziehung (Zeitkoinzidenz).
Die unmittelbar vorhergehende Farbartkomponente-Abtastung a wird dem Multiplizierer
43 zugeführt und die vorliegende Farbartkomponente-Abtastung b wird dem Multiplizierer
44 zugeführt. Zusätzlich sind selektive Verzögerungsschaltungen 41 und 42, die ähnlich
den erläuterten Verzögerungsschaltungen 32 und 33 sein können und die ausführlich
mit Bezug auf Fig. 5 erläutert worden sind, mit den Eingängen der Multiplizierer
43 bzw. 44 verbunden und dienen im wesentlichen dem gleichen Zweck wie die erwähnten
selektiven Verzögerungsschaltungen 32 und 33. D.h. die Verzögerungsschaltungen 41
und 42 dienen zur Kompensation von Geschwindigkeitsfehlern mit Größen, die größer
als 1 Lesetaktperiode sind.
-
Wie dargestellt, werden die höherwertigen Bit-VE1 des Geschwindigkeitsfehlerdatensignals,
das durch den Integrator gemäß Fig. 2 erzeugt ist, den selektiven Verzögerungsschaltungen
41 und 42 zugeführt und dienen zum Erreichen der Zeitverzögerung, die durch diese
auf die Farbartkomponente-Abtastungen ausgeübt wird.
-
Die Signalgeneratoren 47 und 48 sind zum Empfang von niederwertigeren
Bit VE2 des Geschwindigkeitsfehlerdatensignals angeschlossen, wobei diese Bit den
Geschwindigkeitsfehler x wiedergeben, der weiter oben erläutert ist. Der Signalgenerator
47 ist so ausgebildet, daß er ein Mehrbit-Digitalsignal erzeugt, das cos (w/2)x
wiedergibt und der Signalgenerator 48 ist so ausgebildet, daß er ein Mehrbit-Digitalsignal
erzeugt, das sin <7r/2)x wiedergibt. Die Signalgenera-
toren
47 und 48 können adressierbare Speichereinrichtungen mit mehreren Speicherplätzen
aufweisen, wobei jeder Speicherplatz durch den Wert x adressierbar ist, der durch
die niedrigwertigen Bit VE2 wiedergegeben ist, wobei jeder adressierte Speicherplatz
ein Digitalsignal speichert, das cos (n2)x bzw. sin (r/2)x wiedergibt. Die Ausgänge
der Signalgeneratoren 47 und 48 sind mit den Multipliziererr 43 und 44 gekoppelt.
Der Multiplizierer 43 ist so aussbildet, daß er ein Digitalsignal erzeugt, das das
Produkt a cos (no2)x wiedergibt, und der Multiplizierer 44 ist so ausgebildet, daß
er ein Digitalsignal erzeugt, das das Produkt b sin (n/2)x wiedergibt. Diese durch
die Multiplizierer 43 und 44 erzeugte Ausgangssignale werden in der Summierschaltung
44 summiert, die ein Ausgangssignal y erzeugt, mit y o< cos <?r/2)x + b sin
<ir/2)x. Dieses Ausgangssignal y wird dem Ausgangsanschluß 46 zugeführt und ist
die Farbartkomponente-Abtastung, die zur Korrektur bezüglich Geschwindigkeitsfehlern
kompensiert worden ist.
-
Die Arbeitsweise des Interpolators gemäß Fig. 8 ergibt sich am besten
unter Bezug auf die graphischen Darstellungen gemäß Fig. 9A und 9B. Es zeigt sich,
daß die Farbartkomponente des Videosignals auf den üblichen Farbhilfsträger amplitudenmoduliert
ist, dessen Frequenz fsc ist. Fig. 9A gibt einen Halbzyklus des amplitudenmodulierten
Farbhilfsträgers wieder. Es sei angenommen, daß zwei aufeinanderfolgende Farbartkomponente-Abtastungen>
die in den Speicher 3 eingeschrieben sind und aus diesem ausgelesen werden, Abtastungen
a bzw. b sind. Da das eingangsseitige Farbvideosignalgemisch mit der Abtastgeschwindigkeit
bzw. -frequenz sc abgetastet wird, ergibt sich, daß die Abtastungen a und b voneinander
um einen Winkelbetrag von #/2 getrennt sind. Es sei weiter angenommen, daß die Abtastungen
a und b den Ge-
schwindigkeitsfehler x, wie dargestellt, besitzen.
-
Daher sollte, obwohl die Abtastung a aus dem Speicher 3 zum Zeitpunkt
tl 1 ausgelesen wird, wegen dieses Geschwindigkeitsfehlers die Abtastung aus dem
Speicher 3 zum Zeitpunkt t ausgelesen werden. Ohne Geschwindigkeitsx fehler würde
die Farbartkomponente als Kurve S auftreten, die in Strichlinien in Fig. 9A dargestellt
ist. Wegen des Geschwindigkeitsfehlers in der Farbartkomponente tritt jedoch die
tatsächliche Farbartkomponente, die aus dem Speicher 3 ausgelesen ist, in analoger
Version als Kurve R auf.
-
Aus der Kurve S ergibt sich, daß ohne Geschwindigkeitsfehler x die
Farbartkomponente-Abtastung zum Zeitpunkt t den Wert y haben würde. Der Zweck des
-Interpolators gemäß Fig. 8 ist es, den Abtastungswert y abhängig von den aufeinanderfolgenden
Abtastungen a und b zu berechnen oder zu interpolieren, wobei die aufeinanderfolgenden
Abtastungen aus dem Speicher 3 zum Zeitpunkt t bzw. t2 ausgelesen werden. Der Abtastungswert
y kann aus dem Phasen- oder Zeigerdiagramm erhalten werden, das dem Signalverlauf
gemäß Fig. 9A entspricht. Dieses Phasen-oder Zeigerdiagramm ist in Fig. 9B dargestellt.
-
Aus den Fig. 9A und 9B ergibt sich, daß die Abtastung a bei einem
willkürlichen Winkel e des Farbhilfsträgerzyklus erhalten wird. Fig. 9B zeigt den
der Abtastung a entsprechenden Vektor. Selbstverständlich tritt die nächstfolgende
Abtastung b zum Winkel t/2 in Anschluß an das Auftreten der Abtastung a auf. Fig.
9B zeigt auch den der Abtastung b entsprechenden Vektor. Nun tritt die Abtastung
y zu einem verzögerten Zeitpunkt entsprechend dem Geschwindigkeitsfehler x auf.
Die Winkeldarstellung dieser Verzögerungszeit entsprichtc<'und es zeigt sich,
daß gilt (r/2)x. Fig. 9B gibt den der Abtastung y
entsprechenden
Vektor wieder. Aus Fig. 9B ergibt sich, daß die Abtastungen a-und b den beiden Schenkeln
eines rechtwinkligen Dreiecks entsprechen. Die Hypotenuse dieses Dreiecks ist deshalb
gleich
Es zeigt sich weiter, daß die kompensierte Abtastung y gemäß Fig. 9B gleich einem
Schenkel eines anderen rechtwinkligen Dreiecks ist. dessen Hypotenuse ebenfalls
gleich
ist.Folglich ergibt sich der Wert der kompensierten Farbartkomponente-Abtastung
y gemäß:
sin (6 + 9) (4)
(sin o(cos 0+ cos i sin p) (5 )I
y = b sin acos o( (7), Es zeigt sich daher1 daß der Interpolator gemäß Fig. 8 die
Gleichung (7) ausführt. Falls die Größe des Geschwindigkeitsfehlers x eine Lesetaktperiode
überschreitet, arbeiten die selektiven Verzögerungsschaltungen 41 und 42 in der
weiter oben mit Bezug auf Fig. 5 erläuterten Weise zur Kompensation bezüglich dieser
Größe des Geschwindigkeitsfehlers.
-
Daher gibt der Ausgangsanschluß 46 (Fig. 8) ein Mehrbit-Digitalsignal
ab, das die kompensierte Farbartkomponente-Abtastung y in Übereinstimmung mit der
Gleichung (7) wiedergibt. Diese kompensierte Farbartkomponente-Abtastung wird im
Mischer 21 (Fig. 4) mit der kompensierten Leuchtdichtekomponente-Abtastung kombiniert,
die durch den Interpolator gemäß Fig. 6 erzeugt ist, um am Ausgangsanschluß 22 (Fig.
4) kompensierte Abtastungen
des aus dem Speicher 3 ausgelesenen
Farbvideosignalgemisches abzugeben. Es zeigt sich daher, daß der Pegel jeder aus
dem Speicher 3 ausgelesenen Abtastung so geändert wird, daß er gleich dem Pegel
ist, den sie zu dem Zeitpunkt haben sollte, zu dem sie ausgelesen würde, wenn kein
Geschwindigkeitsfehler vorliegen würde.
-
Wenn auch die vorliegende Erfindung insbesondere mit Bezug auf ein
bevorzugtes Ausführungsbeispiel dargestellt worden ist, ergibt sich, daß andere
Ausführungsformen möglich sind. Beispielsweise kann, obwohl das ankommende Videosignal
mit einer Frequenz von 4f sc abgetastet wird, auch eine Abtastfrequenz von sc verwendet
werden. Es zeigt sich, daß die Lesetaktfrequenz ebenfalls 3f c sein kann. Weiter
können die sc dargestellte Zeitbasiskorrektureinrichtung und der Geschwindigke its
fehlerkompensator bei anderen periodischen Informationssignalen verwendet werden
und müssen nicht nur für Farbvideosignalgemische verwendet werden. Abhängig von
der Zusammensetzung solcher periodischer Informationssignale kann gegebenenfalls
entweder der Interpolator 19 (Fig. 6) oder der Interpolator 20- (Fig. 8) weggelassen
sein.
-
Leerseite