JPS63176070A - 映像信号クランプ装置 - Google Patents
映像信号クランプ装置Info
- Publication number
- JPS63176070A JPS63176070A JP62006176A JP617687A JPS63176070A JP S63176070 A JPS63176070 A JP S63176070A JP 62006176 A JP62006176 A JP 62006176A JP 617687 A JP617687 A JP 617687A JP S63176070 A JPS63176070 A JP S63176070A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- video signal
- voltage
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 abstract description 9
- 239000003990 capacitor Substances 0.000 abstract description 8
- 238000000926 separation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は５映像信号のクランプ電圧制御に、映像信号を
デジタル化した信号を用いて行うようにした映像信号ク
ランプ装置に関するものである。
デジタル化した信号を用いて行うようにした映像信号ク
ランプ装置に関するものである。
（従来の技術）
近年、デジタル技術の急速な進歩に伴い映像分野におい
ても、映像信号の遅延１時間軸圧縮、伸長等をデジタル
信号により処理するに至り、映像信号をデジタル化する
Ａ／Ｄコンバータへの入力信号のクランプ技術が重要に
なってきている。
ても、映像信号の遅延１時間軸圧縮、伸長等をデジタル
信号により処理するに至り、映像信号をデジタル化する
Ａ／Ｄコンバータへの入力信号のクランプ技術が重要に
なってきている。
第３図は従来の映像信号クランプ装置の構成を示したも
ので、第３図において、１は映像信号をバッファ増幅す
るバッファ、２は入力映像信号から水平同期信号を分離
する水平同期分離回路、３は水平同期分離回路２からの
水平同期信号にもとづいてタイミングパルスを生成する
遅延回路、４はクランプ電圧発生回路、５はクランプ電
圧発生回路４から出力されるクランプ電圧をサンプリン
グするサンプルホールド回路、６は映像信号をデジタル
化するＡ／Ｄコンバータ、７は直流成分をカットするコ
ンデンサ、８，９はクランプ電圧を決定するための抵抗
である。
ので、第３図において、１は映像信号をバッファ増幅す
るバッファ、２は入力映像信号から水平同期信号を分離
する水平同期分離回路、３は水平同期分離回路２からの
水平同期信号にもとづいてタイミングパルスを生成する
遅延回路、４はクランプ電圧発生回路、５はクランプ電
圧発生回路４から出力されるクランプ電圧をサンプリン
グするサンプルホールド回路、６は映像信号をデジタル
化するＡ／Ｄコンバータ、７は直流成分をカットするコ
ンデンサ、８，９はクランプ電圧を決定するための抵抗
である。
以上のように構成された従来の映像信号クランプ装置に
ついて、以下その動作を説明する。なお、第４図は第１
図〜第３図の各ブロックの要部におけるタイミングチャ
ートで第４図も参照しながら説明する。
ついて、以下その動作を説明する。なお、第４図は第１
図〜第３図の各ブロックの要部におけるタイミングチャ
ートで第４図も参照しながら説明する。
入力映像信号（ａ）は水平同期分離回路２により水平同
期部が分離される０次に遅延回路３により水平同期区間
、もしくはペデスタル区間まで遅延され適当な幅のパル
スとして出力される。これをクランプパルス（ｂ）と呼
ぶ０次にクランプパルス（ｂ）はサンプルホールド回路
５に入力され、クランプ電圧発生回路４のクランプ電圧
をサンプリングする。一方、入力映像信号はバッファ１
に入力される。次にバッファ１の出力がコンデンサ７で
直流成分をカットされ、前述のクランプパルス（ｂ）に
よりサンプリングされた電圧にクランプされ、Ａ／Ｄコ
ンバータ６に入力される。
期部が分離される０次に遅延回路３により水平同期区間
、もしくはペデスタル区間まで遅延され適当な幅のパル
スとして出力される。これをクランプパルス（ｂ）と呼
ぶ０次にクランプパルス（ｂ）はサンプルホールド回路
５に入力され、クランプ電圧発生回路４のクランプ電圧
をサンプリングする。一方、入力映像信号はバッファ１
に入力される。次にバッファ１の出力がコンデンサ７で
直流成分をカットされ、前述のクランプパルス（ｂ）に
よりサンプリングされた電圧にクランプされ、Ａ／Ｄコ
ンバータ６に入力される。
（発明が解決しようとする問題点）
しかしながら上記従来の映像信萼クランプ装置は、クラ
ンプ電圧を決定するのに抵抗を用いているために１部品
のバラツキによりクランプ電圧がバラツクという問題を
有していた。
ンプ電圧を決定するのに抵抗を用いているために１部品
のバラツキによりクランプ電圧がバラツクという問題を
有していた。
本発明は上記従来の問題を解決するもので、クランプ電
圧のバラツキをなくり、Ａ／Ｄコンバータへの入力クラ
ンプ電圧を自動的に最適値に制御することができる映像
信号クランプ装置を提供することを目的とする。
圧のバラツキをなくり、Ａ／Ｄコンバータへの入力クラ
ンプ電圧を自動的に最適値に制御することができる映像
信号クランプ装置を提供することを目的とする。
（問題を解決するための手段）
この目的を達成するために本発明の映像信号クランプ装
置は、クランプパルスにより、映像信号をデジタル化す
るＡ／Ｄコンバータの出力レベルと任意の基準レベルと
をデジタル比較し、その出力情報に従ってＡ／Ｄコンバ
ータ入力部のクランプ電圧を制御するようにしたもので
ある。
置は、クランプパルスにより、映像信号をデジタル化す
るＡ／Ｄコンバータの出力レベルと任意の基準レベルと
をデジタル比較し、その出力情報に従ってＡ／Ｄコンバ
ータ入力部のクランプ電圧を制御するようにしたもので
ある。
（作 用）
したがって本発明によれば、部品のバラツキによるクラ
ンプ電圧のバラツキがなくなるので精度良くクランプ電
圧を設定することができ、さらに、映像信号のクランプ
点を直接クランプせず、バイアス電圧を可変させる構成
であるので映像信号にきずが入るのを防止することがで
きるという効果もある。
ンプ電圧のバラツキがなくなるので精度良くクランプ電
圧を設定することができ、さらに、映像信号のクランプ
点を直接クランプせず、バイアス電圧を可変させる構成
であるので映像信号にきずが入るのを防止することがで
きるという効果もある。
（実施例）
以下本発明の一実施例について１図面の簡単な説明する
。
。
第１図は本発明の一実施例における映像信号クランプ装
置の構成を示したもので、この実施例はＡ／Ｄコンバー
タの入力電圧範囲の中央にクランプ電圧を設定するもの
である。
置の構成を示したもので、この実施例はＡ／Ｄコンバー
タの入力電圧範囲の中央にクランプ電圧を設定するもの
である。
第１図において、１０はＤタイプフリッププロップ（以
下Ｄ−ＦＦと呼ぶ）で６のＡ／ＤコンバータからのＭＳ
Ｂ出力をデータ入力として取り込む。
下Ｄ−ＦＦと呼ぶ）で６のＡ／ＤコンバータからのＭＳ
Ｂ出力をデータ入力として取り込む。
１１．１４．１５は抵抗、１２はコンデンサ、１３はト
ランジスタで定電圧源を構成している。なお、バッファ
１、水平同期分離回路２、遅延回路３．Ａ／Ｄコンバー
タ６、コンデンサ７は第１図に示した従来例の構成と同
じものである。
ランジスタで定電圧源を構成している。なお、バッファ
１、水平同期分離回路２、遅延回路３．Ａ／Ｄコンバー
タ６、コンデンサ７は第１図に示した従来例の構成と同
じものである。
以上のように構成された実施例の映像信号クランプ装置
について、以下その動作を第４図のタイミングチャート
を参照しながら説明する。
について、以下その動作を第４図のタイミングチャート
を参照しながら説明する。
入力された映像信号（ａ）はバッファ１を通り、コンデ
ンサ７にて任意の直流バイアスでＡ／Ｄコンバータ６に
入力される。次にＡ／Ｄコンバータ６からのデジタル出
力のうちＭＳＢ出力（ｃ）をＤ−ＦＦＩＯのデータ入力
端子から入力する。同時に。
ンサ７にて任意の直流バイアスでＡ／Ｄコンバータ６に
入力される。次にＡ／Ｄコンバータ６からのデジタル出
力のうちＭＳＢ出力（ｃ）をＤ−ＦＦＩＯのデータ入力
端子から入力する。同時に。
従来例と同様に水平同期分離回路２と遅延回路３からク
ランプパルス（ｂ）を生成し、そのクランプパルス（ｂ
）をＤ−ＦＦＩＯのクロック入力端子から入力する。ク
ランプパルス（ｂ）が入力された時。
ランプパルス（ｂ）を生成し、そのクランプパルス（ｂ
）をＤ−ＦＦＩＯのクロック入力端子から入力する。ク
ランプパルス（ｂ）が入力された時。
データ入力であるＭＳＢ出力（ｃ）が１１ Ｌ ＩＩで
あればＤ−ＦＦＩＯのて出力は１１ ＨＩＦとなり第４
図（ｄ）の判定出力が得られる。この判定出力（ｄ）で
抵抗１１とコンデンサ１２で決まる時定数でトランジス
タ！３のベース電圧を徐々に昇圧し、さらにトランジス
タ１３のエミッタ電圧を昇圧する。このエミッタ電圧の
昇圧により、Ａ／Ｄコンバータ６のバイアス電圧が上が
ることになる。この動作を繰り返し、バイアス電圧がＡ
／Ｄコンバータ６の入力電圧範囲の中央のレベルを越え
るとＭ Ｓ Ｂ （ｃ）がＩＩ Ｈｌ＋となり、上記と
逆の動作となってＡ／Ｄコンバータ６の入力バイアスを
下げ、第４図の（ａ）のバイアス電圧のようになる。以
上のような帰還動作でＡ／Ｄコンバータ６の入力電圧範
囲の中央にクランブ電圧が設定される。
あればＤ−ＦＦＩＯのて出力は１１ ＨＩＦとなり第４
図（ｄ）の判定出力が得られる。この判定出力（ｄ）で
抵抗１１とコンデンサ１２で決まる時定数でトランジス
タ！３のベース電圧を徐々に昇圧し、さらにトランジス
タ１３のエミッタ電圧を昇圧する。このエミッタ電圧の
昇圧により、Ａ／Ｄコンバータ６のバイアス電圧が上が
ることになる。この動作を繰り返し、バイアス電圧がＡ
／Ｄコンバータ６の入力電圧範囲の中央のレベルを越え
るとＭ Ｓ Ｂ （ｃ）がＩＩ Ｈｌ＋となり、上記と
逆の動作となってＡ／Ｄコンバータ６の入力バイアスを
下げ、第４図の（ａ）のバイアス電圧のようになる。以
上のような帰還動作でＡ／Ｄコンバータ６の入力電圧範
囲の中央にクランブ電圧が設定される。
以上のように本実施例は、Ａ／Ｄコンバータから出力さ
れたデジタル出力のうちＭＳＢ出力を用いてＡ／Ｄコン
バータへの入力信号の直流レベルを判定し、それにもと
づいて入力バイアス電圧を可変させるようにしたもので
あり、この実施例によれば精度良くクランプ電圧を設定
することができる。また、従来のように、映像信号のク
ランプ点を直接クランプせず、バイアス電圧を変化させ
る構成であるので、映像信号にきずが入るのを防止する
ことができる。
れたデジタル出力のうちＭＳＢ出力を用いてＡ／Ｄコン
バータへの入力信号の直流レベルを判定し、それにもと
づいて入力バイアス電圧を可変させるようにしたもので
あり、この実施例によれば精度良くクランプ電圧を設定
することができる。また、従来のように、映像信号のク
ランプ点を直接クランプせず、バイアス電圧を変化させ
る構成であるので、映像信号にきずが入るのを防止する
ことができる。
第２図は本発明の他の実施例における映像信号クランプ
装置の構成を示すものである。第２図において、１６は
デジタルデータレベル判定回路（以下ＤＬＤと呼ぶ）、
１７はバイアススイッチ回路、１８は定電圧源である。
装置の構成を示すものである。第２図において、１６は
デジタルデータレベル判定回路（以下ＤＬＤと呼ぶ）、
１７はバイアススイッチ回路、１８は定電圧源である。
バッファ１、水平同期分離回路２、遅延回路３、Ａ／Ｄ
コンバータ６、コンデンサ７は第１図は同じものである
。
コンバータ６、コンデンサ７は第１図は同じものである
。
以上のように構成された映像信号クランプ装置について
、第４図のタイミングチャートを参照しながら以下にそ
の動作を説明する。
、第４図のタイミングチャートを参照しながら以下にそ
の動作を説明する。
Ａ／Ｄコンバータ６から出力されたデジタルデータをＤ
ＬＤ回路１６へ入力する。同時に、従来例と同様に作成
されたクランプパルス（ｂ）をＤＬＤ回路１６へ入力し
、その時のデジタルデータと、任意の基準電圧とデジタ
ル比較し第４図（ｆ）の誤差データを出力する。誤差デ
ータ（ｆ）は、ＤＬＤ回路１６内で得られるデジタル状
態での誤差信号を量子化されたアナログ量に変換したも
のである。この誤差データ（ｆ）をバイアススイッチ回
路１７に入力し、誤差データのアナログ量に相当する電
圧にて瞬時にバイアス電圧をスイッチさせ、第４図（ｇ
）のバイアス電圧を得る。このバイアス電圧（ｇ）を定
電圧源１８を介し、Ａ／Ｄコンバータ６の入力へ帰還す
る。
ＬＤ回路１６へ入力する。同時に、従来例と同様に作成
されたクランプパルス（ｂ）をＤＬＤ回路１６へ入力し
、その時のデジタルデータと、任意の基準電圧とデジタ
ル比較し第４図（ｆ）の誤差データを出力する。誤差デ
ータ（ｆ）は、ＤＬＤ回路１６内で得られるデジタル状
態での誤差信号を量子化されたアナログ量に変換したも
のである。この誤差データ（ｆ）をバイアススイッチ回
路１７に入力し、誤差データのアナログ量に相当する電
圧にて瞬時にバイアス電圧をスイッチさせ、第４図（ｇ
）のバイアス電圧を得る。このバイアス電圧（ｇ）を定
電圧源１８を介し、Ａ／Ｄコンバータ６の入力へ帰還す
る。
以上のように本実施例は、Ａ／Ｄコンバータから出力さ
れたデジタルデータをＤＬＤ回路へ入力し、クランプ点
での電圧とクランプ電圧とをデジタル比較しその誤差デ
ータを量子化されたアナログ量に変換し、そのアナログ
量に相当する電圧でバイアス電圧を瞬時にスイッチする
ようにしたものであり、この実施例によれば、映像信号
を高速に、精度良くクランプすることができる。
れたデジタルデータをＤＬＤ回路へ入力し、クランプ点
での電圧とクランプ電圧とをデジタル比較しその誤差デ
ータを量子化されたアナログ量に変換し、そのアナログ
量に相当する電圧でバイアス電圧を瞬時にスイッチする
ようにしたものであり、この実施例によれば、映像信号
を高速に、精度良くクランプすることができる。
（発明の効果）
以上の説明で明らかなように本発明は、クランプパルス
により、映像信号をデジタル化するＡ／Ｄコンバータの
デジタル出力と任意の基準レベルとをデジタル比較し、
その出力情報に従ってＡ／Ｄコンバータ入力部のクラン
プ電圧を制御するようにしたものであり、これによりク
ランプ電圧の設定精度を向上するとかでき、さらに、映
像信号のバイアスを制御することにより、映像信号のク
ランプ点にきすをつけないという効果も得ることができ
る優れた映像信号クランプ装置を実現できるものである
。
により、映像信号をデジタル化するＡ／Ｄコンバータの
デジタル出力と任意の基準レベルとをデジタル比較し、
その出力情報に従ってＡ／Ｄコンバータ入力部のクラン
プ電圧を制御するようにしたものであり、これによりク
ランプ電圧の設定精度を向上するとかでき、さらに、映
像信号のバイアスを制御することにより、映像信号のク
ランプ点にきすをつけないという効果も得ることができ
る優れた映像信号クランプ装置を実現できるものである
。
第１図は本発明の一実施例における映像信号クランプ装
置の構成を示すブロック図、第２図は本発明の他の実施
例における映像信号クランプ装置の構成を示すブロック
図、第３図は従来例における映像信号クランプ装置の構
成を示すブロック図、第４図（ａ）〜（ｇ）は第１図〜
第３図までの各ブロックの要部の波形図とタイミングチ
ャートである。 １ ・・・バッファ、 ２・・・水平同期分離回路、
３ ・・・遅延回路、 ６・・・Ａ／Ｄコンバータ、１
０・・・Ｄタイプフリップフロップ（Ｄ−ＦＦ）、１６
・・・デジタルデータレベル判定回路（Ｄ Ｌ Ｄ）、
１７・・・バイアススイッチ回路、１８・・・定電圧源
。 特許出願人 松下電器産業株式会社 ＋、 ｋ 第３図 ４−クランプｔ１兜生回語 ５−＋ｆンアルホールド可路 ７−コンゾシサ ８．９−村ジ几 ａ９６．Ｎｏ１火イ東イ古“う゛ ｂ９１．クフンブパル六 図面の浄二′内客！＝変更なし） 第４図 手続補正指令書 昭和６２年４月７日 特許庁長官 黒 １）明 雄 殿 １、事件の表示 特願昭６２−６１７６号２、発明の名
称 映像信号クランプ装置３、補正をする者 事件との関係 出願人 住 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
谷 井 昭 雄 ４、代理人 ５、手続補正指令書の日付 昭和６２年３月４日 （発送日 昭和６２年３月３１日
）６、補正により増加する発明の数 ０７、補正の対
象 図面
置の構成を示すブロック図、第２図は本発明の他の実施
例における映像信号クランプ装置の構成を示すブロック
図、第３図は従来例における映像信号クランプ装置の構
成を示すブロック図、第４図（ａ）〜（ｇ）は第１図〜
第３図までの各ブロックの要部の波形図とタイミングチ
ャートである。 １ ・・・バッファ、 ２・・・水平同期分離回路、
３ ・・・遅延回路、 ６・・・Ａ／Ｄコンバータ、１
０・・・Ｄタイプフリップフロップ（Ｄ−ＦＦ）、１６
・・・デジタルデータレベル判定回路（Ｄ Ｌ Ｄ）、
１７・・・バイアススイッチ回路、１８・・・定電圧源
。 特許出願人 松下電器産業株式会社 ＋、 ｋ 第３図 ４−クランプｔ１兜生回語 ５−＋ｆンアルホールド可路 ７−コンゾシサ ８．９−村ジ几 ａ９６．Ｎｏ１火イ東イ古“う゛ ｂ９１．クフンブパル六 図面の浄二′内客！＝変更なし） 第４図 手続補正指令書 昭和６２年４月７日 特許庁長官 黒 １）明 雄 殿 １、事件の表示 特願昭６２−６１７６号２、発明の名
称 映像信号クランプ装置３、補正をする者 事件との関係 出願人 住 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
谷 井 昭 雄 ４、代理人 ５、手続補正指令書の日付 昭和６２年３月４日 （発送日 昭和６２年３月３１日
）６、補正により増加する発明の数 ０７、補正の対
象 図面
Claims (1)
- 映像信号をデジタル化するＡ／Ｄコンバータと、映像信
号の水平同期信号から水平同期区間もしくはペデルス区
間に依存するタイミングパルスを出力する遅延回路と、
このタイミングパルスによりＡ／Ｄコンバータの出力レ
ベルと任意の基準レベルとをデジタル比較するレベル判
定回路と、このレベル判定回路の出力情報に従って前記
Ａ／Ｄコンバータ入力部のクランプ電圧を制御するクラ
ンプ電圧制御回路とを備えたことを特徴とする映像信号
クランプ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006176A JPS63176070A (ja) | 1987-01-16 | 1987-01-16 | 映像信号クランプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006176A JPS63176070A (ja) | 1987-01-16 | 1987-01-16 | 映像信号クランプ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63176070A true JPS63176070A (ja) | 1988-07-20 |
Family
ID=11631239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62006176A Pending JPS63176070A (ja) | 1987-01-16 | 1987-01-16 | 映像信号クランプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63176070A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250564A (ja) * | 1989-03-24 | 1990-10-08 | Matsushita Electric Ind Co Ltd | クランプ装置と自動利得制御装置 |
| EP0498262A2 (en) * | 1991-02-04 | 1992-08-12 | Thomson Consumer Electronics, Inc. | Signal clamp circuitry for analog-to-digital converters |
| DE4212002A1 (de) * | 1991-04-09 | 1992-10-15 | Mitsubishi Electric Corp | Videosignal-kemmschaltung |
| DE19512075B4 (de) * | 1994-04-07 | 2007-09-20 | Rca Thomson Licensing Corp. | Videosignal-Klemmanordnung |
| JP4816815B2 (ja) * | 2009-10-30 | 2011-11-16 | 新東工業株式会社 | 多角柱状部材の研磨装置およびその研磨方法 |
-
1987
- 1987-01-16 JP JP62006176A patent/JPS63176070A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250564A (ja) * | 1989-03-24 | 1990-10-08 | Matsushita Electric Ind Co Ltd | クランプ装置と自動利得制御装置 |
| EP0498262A2 (en) * | 1991-02-04 | 1992-08-12 | Thomson Consumer Electronics, Inc. | Signal clamp circuitry for analog-to-digital converters |
| EP0498262A3 (ja) * | 1991-02-04 | 1995-01-18 | Thomson Consumer Electronics | |
| DE4212002A1 (de) * | 1991-04-09 | 1992-10-15 | Mitsubishi Electric Corp | Videosignal-kemmschaltung |
| US5341218A (en) * | 1991-04-09 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | Video signals clamping circuit for maintaining DC level of video signals |
| DE19512075B4 (de) * | 1994-04-07 | 2007-09-20 | Rca Thomson Licensing Corp. | Videosignal-Klemmanordnung |
| JP4816815B2 (ja) * | 2009-10-30 | 2011-11-16 | 新東工業株式会社 | 多角柱状部材の研磨装置およびその研磨方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63176070A (ja) | 映像信号クランプ装置 | |
| JPS62258508A (ja) | 調整増幅器のオフセツト電圧を補償する方法および回路装置 | |
| US4233629A (en) | Sync separator with a look-ahead clamp | |
| US5341173A (en) | Automatic gain control circuit | |
| JP3088234B2 (ja) | 映像信号受信装置における適応形クランプ回路 | |
| JP2522395B2 (ja) | 映像信号クランプ回路 | |
| KR940000979B1 (ko) | 영상신호의 시간축 보정 회로 | |
| JPH0657052B2 (ja) | 同期信号除去装置 | |
| JPS628990B2 (ja) | ||
| JPH01220988A (ja) | 位相検波回路 | |
| JPS6228892B2 (ja) | ||
| JP2657118B2 (ja) | 映像／音声切換装置 | |
| JPH01260977A (ja) | クランプ回路 | |
| JPH0213514B2 (ja) | ||
| JP2908465B2 (ja) | 磁気記録再生装置 | |
| JPS6093891A (ja) | テレビジヨン文字多重デ−タ・スライス回路 | |
| JPH05199431A (ja) | クランプ回路 | |
| KR100213006B1 (ko) | 비데오 테이프 레코더의 다기능 모드의 오디오 처리회로 | |
| JPS61208386A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| JPH067630Y2 (ja) | ビデオクランプ回路 | |
| JPS61125292A (ja) | ビデオ信号の時間軸補正装置 | |
| JPS60245383A (ja) | デ−タ信号の分離回路 | |
| JPH10336483A (ja) | 同期信号位置検出装置 | |
| KR880002410Y1 (ko) | 영상재생기기의 수직동기신호를 이용한 스캔서치 장치 | |
| JPS62122379A (ja) | 映像信号直流再生回路 |