JPS62122379A - 映像信号直流再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は映像信号直流再生回路に関し、特にテレビジョ
ン信号等のアナログ映像信号を入力とする映像伝送装置
のアナログインターフェイス装置に於ける映像信号の有
する直流レベルの安定化を図るための直流再生回路に関
する。

従来技術 従来、この種の映像信号の有する直流レベルの安定化を
図るための直流再生回路は第３図に示す如き構成であっ
た。図において、入力端子１０１より入力されたアナロ
グ映像信号１１１は制御回路１０２に入力され、制御信
号１１６により直流レベルが制御、再生される。しかる
後にＡ／Ｄ変換回路１０３とタイミング回路１０７とへ
大々送出される。直流再生されたアナログ映像信号１１
２はＡ／Ｄ変換回路１０３により９ビツトのディジタル
映像信号１１３にアナログ／ディジタル変換されて比較
回路１０５へ送出される。

更に、タイミング回路１０７では、直流再生されたアナ
ログ映像信号１１２から水平同期信号のみが分離され、
分離された水平同期信号より水平向ｌＩ！１信号を形成
するパルスの中央をパルスの前縁とするパルス幅１．５
μｓのタイミングパルス１１７が発生されて比較回路１
０５へ送出される。

比較回路１０５に於いて、基準設定器１０４で予め設定
された基準化＠１１４とディジタル映像信号１１３とが
タイミングパルス１１７にＪ：る時刻つまりディジタル
映像信号１１３の水平同期信号の中央のレベルが比較回
路１０５に入力される時刻で比較される。その結果はデ
ィジタル映像信号１１３の水平同期信号の中央のレベル
が、基準信号１１４のレベルより高いか低いか又は等し
いかの３値情報で表現される２ビツトの比較信号１１５
として制御信号発生回路１０６へ送出される。

制御信号発生回路１０６では、比較信号１１５に従いデ
ィジタル映像信号１１３の水平同期信号の中央のレベル
が基準信号１１４のレベルより高い場合には、直流制御
されたアナログ映像信号１１２の直流レベルが低下する
制御信号１１６を、又逆に低い場合には直流制御された
アナログ映像信号１１２の直流レベルが上昇する制御信
号１１６が夫々発生されて制御回路１０２へ夫々送出さ
れる。

以上の動作により、入力されたアナログ映像信号をディ
ジタル変換して比較し、更に制御を行うことで任意に設
定した直流レベルとすることにより、映像信号の有する
直流レベルが安定になる様直流再生を行っていた。

上述した従来の映像信号直流再生回路は、制御の判定に
ディジタル映像信号の水平同期信号の中央レベルが基準
レベルより高いか低いか又は等しいかの３種類の情報し
か使用していない為に、制御信号としては、入力アナロ
グ映ａ信号の直流レベルを低下させるか、上界させるか
又は変化させずにおくかの３種類のみしか用いられず、
よって制御精度が粗略であった。

又、制御信号の制御量が一定である為、入力アナログ映
像信号の直流レベルが急激に変動した場合、直流レベル
の変動量に対し制御の追従′が「れ、応答性が悪かった
。

又、制御の判定が映像信号の水平同期信号の中央のみの
１つのデータでしか行われていない為、水平同期信号に
雑音等が重畳した場合、制御が不安定になりやすい等の
欠点があった。

発明の目的 本発明の目的は、制御精度や応答性や更には制御の安定
を図り得る映像信号直流再生回路を提供することである
。

λｍｏｗ虞 本発明によれば、アナログ映像信号をディジタル化した
ディジタル映像信号と基準ディジタル信号との差に応じ
た制御信号を発生して、この制御信号に応じて前記アナ
ログ映像信号の直流分を再生するようにした映像信号直
流再生回路であって、前記映像信号の所定期間内におけ
る前記ディジタル映像信号と前記基準信号との差に応じ
たａ＋Ｉ制御信号を発生する制御信号発生手段を設け、
この制御信号により前記アナログ映像信号の直流分を再
生するようにしたことを特徴とする映像信号直流再生回
路が得られる。

実施例 以下、図面を用いて本発明の実施例につき説明する。

第１図は本発明の実施例の構成図であり、第２図は第１
図に示されているタイミング回路及び積分回路に於ける
動作タイミング図である。以下、第１図に従い本発明の
実施例について１水平開期区間における説明を行う。

入力端子１より入力されたアナログ映像化＠１１は制御
回路２へ送出される。制御回路２はアナログ映像信号１
１の本来有している直流成分を遮断して制御信号発生回
路８より入力される制御信号１８に従って直流レベルを
与えることにより、最適な直流成分を再生し、直流再生
されたアナログ映像信号１２をタイミング回路９及びＡ
／Ｄ変換回路３へ送出する。このタイミング回路９ｔよ
直流再生されたアナログ映像信号１２より、第２図に示
す水平同期パルス５１を分離し、この分離された水平同
期信号パルス５１の前縁と前縁が一致しかつ任意にパル
ス幅を可変できる第１のタイミングパルス５２を発生す
る。更に、この第１のタイミングパルス５２の後縁と前
縁が一致し任意にパルス幅を可変できる第２のタイミン
グパルス５３をも発生し、この第２のタイミングパルス
５３とクロック入力端子１０より入力されるサンプリン
グクロック２０との論理積を求め、その論理積を任意に
開始時刻と継続時間を設定できるタイミングクロック１
９として積分回路６へ送出する。

Ａ／Ｄ変換回路３は直流再生されたアナログ映像信号１
２をクロック入力端子１０より入力されたサンプリング
クロック２０により、９ビツトのディジタル映像信号１
３ヘアナログ／デイジタル変換し、ディジタル映像信号
１３を減算回路５へ送出する。この減算回路５はＡ／Ｄ
変換回路３より入力された９ビツトのディジタル映像信
号１３と、基準設定器４で設定された映像信号のペデス
タルレベルに相当する９ビツトの基準信号１４とのレベ
ル差をサンプリングクロックに従う各サンプル点で計算
し、９ビツトの差信号１５として積分回路６へ送出する
。この積分回路６は減算回路５より入力した９ビツトの
差信号１５を、タイミング回路９より入力するタイミン
グクロック１９に従い積分を行う。タイミング回路９に
於いて、任意に開始時刻と継続時間を設定できるタイミ
ングクロック１９を第２図に承り様に水平同期信号のバ
ックポーチ部に設定することにより、ディジタル映像信
号１３のペデスタルレベルとカラーバーストレベルとを
含むバックポーチレベルと基準信号１４である設定され
たペデスタルレベルとのレベル差のみが積分回路６で積
分されることになる。

ここで、ディジタル映像信号１３のカラーバーストレベ
ルはペデスタルレベルに対し１員の極性に対称である為
に、積分されることによりペデスタルレベルに平均化さ
れるので、積分回路６はディジタル映像信号１３のペデ
スタルレベルと基準信号１４である設定されたペデスタ
ルレベルとのレベル差が、タイミング回路９で設定され
る時間、つまりタイミングクロック１つのクロック数個
のサンプル数（ここでｍとする）積分されて１６ビツト
の積分信号１６としてＤ／Ａ変換回路７へ送出される。

Ｄ／Ａ変換回路７は積分回路６より入力された１６ビツ
トの積分信号１６をアナログ積分信号１７ヘデイジタル
／アナログ変換し、制御信号発生回路８へ送出する。こ
のアナログ積分信号１７は言い換えればディジタル映像
信号１３にアナログ／ディジタル変換を行ったところの
直流再生されたアナログ映像信号１２のペデスタルレベ
ルと基準信号１４であるペデスタルレベルとのレベル差
の約ｍ倍に近いレベルである。制御信号発生回路８では
、Ｄ／Ａ変換回路７より入力された直流再生されたアナ
ログ映像信号１２のペデスタルレベルと基準信号１４で
ある設定されたペデスタルレベルとのレベル差に比例す
るアナログ積分信号１７により、制御回路２に於いて直
流再生されたアナログ映像信号１２の直流レベルが上記
のレベル差分制御できる制御信号１８が発生される。つ
まり、直流再生されたアナログ映像信号１２のペデスタ
ルレベルが基準信号１４のレベルに近ずいて安定化する
ように制御できる制御信号１８を発生させて制御回路２
へ送出する。

ここで、水平同期信号のバックポーチ部のみに着目して
、タイミング回路９の第２のタイミングパルスの継続時
間をＴ１サンプリングクロック２０の周波数をｒとする
と、積分回路６に於ける積分されたサンプル数ｍは、ｍ
＝Ｔ−ｆと表される。

又、減算回路５の出力である差信号１５のレベルをＱｉ
（ｉはｉサンプル目を示す）とすると、積分回路６の出
力、言い換えればＤ／Ａ変換回路の出力であるアナログ
積分信号のレベル■は、Ｉ＝ＴＤ１と表されるので、制
御信号発生回路８の出＋１１ 力である制御信号のレベルＣは、Ｃ＝Ｉ／ｍ＝（１７ｍ
）ＴＤｉとなる。

ｓｔ 発明の詳細 な説明したように、本発明によれば、減ｎ回路で入力レ
ベルと基準設定レベルとのレベル差検出を行い、積分回
路で数トサンプルのデータの平均化を行ってＤ／Ａ変換
回路を使用して制御０の生成を行うことにより、制御判
定の制度が上昇するという効果がある。また制御量が可
変なので、制御の追従がＩＰりなり応答性が良くなる。

また、データの平均化により、雑音等によるレベル変動
の影響が軽減されて制御の安定性が増加するという効果
もある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
のブロックの動作を説明するタイミングチト一ト、第３
図は従来の映像信号直流再生回路のブロック図である。 主要部分の符号の説明 ２・・・・・・直流再生用制御回路 ３・・・・・・Ａ／Ｄ変換回路 ５・・・・・・減算回路 ６・・・・・・積分回路 ７・・・・・・Ｄ／Ａ変換回路 ８・・・・・・制御信号発生回路 ９・・・・・・タイミング回路

Claims (1)

【特許請求の範囲】
1. アナログ映像信号をディジタル化したディジタル映像信
   号と基準ディジタル信号との差に応じた制御信号を発生
   して、この制御信号に応じて前記アナログ映像信号の直
   流分を再生するようにした映像信号直流再生回路であっ
   て、前記映像信号の所定期間内における前記ディジタル
   映像信号と前記基準信号との差に応じた制御信号を発生
   する制御信号発生手段を設け、この制御信号により前記
   アナログ映像信号の直流分を再生するようにしたことを
   特徴とする映像信号直流再生回路。