JPS5895451A - デ−タ信号受信装置 - Google Patents
デ−タ信号受信装置Info
- Publication number
- JPS5895451A JPS5895451A JP19309981A JP19309981A JPS5895451A JP S5895451 A JPS5895451 A JP S5895451A JP 19309981 A JP19309981 A JP 19309981A JP 19309981 A JP19309981 A JP 19309981A JP S5895451 A JPS5895451 A JP S5895451A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- pulse
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/12—Compensating for variations in line impedance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は直流カット、直流再生方式を用いたデータ信号
受信装置に関するものである。
受信装置に関するものである。
上記データ信号受搭装置にむいては、従来、直流再生し
た後の受信信号のピーク値のレベル変動を検出して、ピ
ーク値をある一定値に制御するいわゆるピークＡＧＣ方
式が開用されてい友。この方式によれば、受信・１′Ｎ
号に波形歪がある場合、あるいは雑音が重畳している場
合、利得制御１’ｌＪ路ヲ一通過した後の受信信号レベ
ルは雑音等がほとんど無い場合に比較してで動すると言
う不都合を生ずる。
た後の受信信号のピーク値のレベル変動を検出して、ピ
ーク値をある一定値に制御するいわゆるピークＡＧＣ方
式が開用されてい友。この方式によれば、受信・１′Ｎ
号に波形歪がある場合、あるいは雑音が重畳している場
合、利得制御１’ｌＪ路ヲ一通過した後の受信信号レベ
ルは雑音等がほとんど無い場合に比較してで動すると言
う不都合を生ずる。
本発明の目的は受信信号に波形歪がある場合、あるいセ
雑音が重畳している場合においても受信信号レベルヲー
足とし、かつサンブリ・／グ点の信号レベルを安定化し
て、安定なサンプリング全可能ならしめるデータ信号受
信装置を提供することにある。
雑音が重畳している場合においても受信信号レベルヲー
足とし、かつサンブリ・／グ点の信号レベルを安定化し
て、安定なサンプリング全可能ならしめるデータ信号受
信装置を提供することにある。
本発明のデータ信号受信装置は、２値の符号系列をラン
ダムな符号系列にした後その周波数成分のうちの低周波
成分を抑圧して伝送される久方信号？受信し、抑圧され
た低周波成分を再生した直流再生信号全前記入力信号に
同期したサンプリングパルスでサンプリングして前記ラ
ンダム化された符号系列を出力信号として得るデータ受
信装置において、前記直流再生信号とその極性？示す極
住イサ号と前記サンプリングパルスと全入力とし、絶対
値がほぼ等しく極性の異なる２つの基準電圧の範囲内に
前記直流再生信号があるときのみ前記サンプリングパル
スに同期して所定のパルス幅の出力パルスを発生する調
理回路と、前記出力パルスを積分して得られる直流の制
御電圧によって前記入力信号（／’Ｈレベルを制御する
利得制御回路とを有し、前記入力信号に低周波成分を再
生した後のサンプリング点におけるレベルをほぼ一定に
制御することを特徴とする。
ダムな符号系列にした後その周波数成分のうちの低周波
成分を抑圧して伝送される久方信号？受信し、抑圧され
た低周波成分を再生した直流再生信号全前記入力信号に
同期したサンプリングパルスでサンプリングして前記ラ
ンダム化された符号系列を出力信号として得るデータ受
信装置において、前記直流再生信号とその極性？示す極
住イサ号と前記サンプリングパルスと全入力とし、絶対
値がほぼ等しく極性の異なる２つの基準電圧の範囲内に
前記直流再生信号があるときのみ前記サンプリングパル
スに同期して所定のパルス幅の出力パルスを発生する調
理回路と、前記出力パルスを積分して得られる直流の制
御電圧によって前記入力信号（／’Ｈレベルを制御する
利得制御回路とを有し、前記入力信号に低周波成分を再
生した後のサンプリング点におけるレベルをほぼ一定に
制御することを特徴とする。
第１図は本発明の笑施例であるデータ・１１（号受信装
置を示すブロック図で、１は入力信号、２は等化回路、
３＃−ｊ：可変利得回路、４は直流再生四路、５は波形
整形回路、６はサンプリング回路、７は出力信号、８は
制御回路、９は量子化帰還回路、１０は受信タイミング
再生回路、Ａは直流再生信号、Ｃはサンプリングパルス
、Ｂは直流再生信号への極性を示す極性信号で、Ｄに可
変利得（ロ）路を制御する制御′電圧である。
置を示すブロック図で、１は入力信号、２は等化回路、
３＃−ｊ：可変利得回路、４は直流再生四路、５は波形
整形回路、６はサンプリング回路、７は出力信号、８は
制御回路、９は量子化帰還回路、１０は受信タイミング
再生回路、Ａは直流再生信号、Ｃはサンプリングパルス
、Ｂは直流再生信号への極性を示す極性信号で、Ｄに可
変利得（ロ）路を制御する制御′電圧である。
入力信号１は等化回路２によって波形歪の補正が行わ糺
、可変利得回路ｉによってレベル調整され、直流再生回
路４によって送信（ｆｉｌｌでカットされた低周波成分
が付加されて、第３図に示す直流再生信号に変換くれる
。この信号Ａによってここに示される波形はサンプリン
グパルスＣｉ位相基準として時間軸上の波形を重ね合わ
せたものでアイパターンと称するものである。信号Ａは
零電位を基準にして上下はぼ対称な形であシ、波形整形
回路５によって零電位と比較して正の電位の時は調理レ
ベル″１″に、負の電位の時は論理レベル”０”に変換
して極性信号Ｂｉ得る。受信タイミング、′ｐ４生回路
１０Ｉｆｉ入力信号の立上シおよび立下シ変換点に位相
同期させる方式等を用いた周知の位相同期回路で実現で
き、サンプリングＣｔ−発生する。
、可変利得回路ｉによってレベル調整され、直流再生回
路４によって送信（ｆｉｌｌでカットされた低周波成分
が付加されて、第３図に示す直流再生信号に変換くれる
。この信号Ａによってここに示される波形はサンプリン
グパルスＣｉ位相基準として時間軸上の波形を重ね合わ
せたものでアイパターンと称するものである。信号Ａは
零電位を基準にして上下はぼ対称な形であシ、波形整形
回路５によって零電位と比較して正の電位の時は調理レ
ベル″１″に、負の電位の時は論理レベル”０”に変換
して極性信号Ｂｉ得る。受信タイミング、′ｐ４生回路
１０Ｉｆｉ入力信号の立上シおよび立下シ変換点に位相
同期させる方式等を用いた周知の位相同期回路で実現で
き、サンプリングＣｔ−発生する。
サンプリング回路６はその入力信号のジッタの影響の無
い点でサンプリングをして送信側で送った符号を再生す
るものである。量子化帰還回路９は送信側で抑圧した低
周波成分を補正するために、杼住信号Ｂｉ入力信号とし
て、送信側の低周波抑圧回路と同じ時定数を有する積分
回路で積分して低周波成分を発生するものである。
い点でサンプリングをして送信側で送った符号を再生す
るものである。量子化帰還回路９は送信側で抑圧した低
周波成分を補正するために、杼住信号Ｂｉ入力信号とし
て、送信側の低周波抑圧回路と同じ時定数を有する積分
回路で積分して低周波成分を発生するものである。
制御回路８の詳細なブロック図を第２図に示す。
第２図において％１１．１２はレベル比較回路、１３．
１４は排他的論理和回路、１５は論理和回路、１６はフ
リップフロップ回路、１７はモノステーブルマルチパイ
プレータ回路、１８は積分回路、＋Ｖｒ、＋Ｖｒは基準
電圧、Ｅは回路１７の出力信号である。＋Ｖｒ及び−Ｖ
ｒはレベル比較回路１１および１２の基準電圧で手動調
整によって所定のレベルに設定される。モノステーブル
マルチパイプレータ回路１７の出力パルスのパルス幅τ
はやはシ手動調整によって所定の時間幅に設定される。
１４は排他的論理和回路、１５は論理和回路、１６はフ
リップフロップ回路、１７はモノステーブルマルチパイ
プレータ回路、１８は積分回路、＋Ｖｒ、＋Ｖｒは基準
電圧、Ｅは回路１７の出力信号である。＋Ｖｒ及び−Ｖ
ｒはレベル比較回路１１および１２の基準電圧で手動調
整によって所定のレベルに設定される。モノステーブル
マルチパイプレータ回路１７の出力パルスのパルス幅τ
はやはシ手動調整によって所定の時間幅に設定される。
レベル比較回路１１の出力信号は、直流再生信号への電
位が基準電圧＋Ｖｒ よシ高い場合は論理″′１″、低
い場合は論理１０″となるように構成され、その出力は
排他的論理和回路１３に加えられるが、信号Ｂは信号Ａ
が零電位よシ高い場合論理”１″であるので、排他的論
理和回路１３の出力は、信号Ａの電位が基準電圧＋Ｖｒ
よシ高り場合は論理″０″、低い場合は論理″′１″と
なる。なお信号Ａの電位が負の場合、回路１３の訃男、
は論理″０”である。レベル比較回路１２の出力信号の
条件も、レベル比較回路１１と同様で信号Ａｌ７）１１
！位が基準電圧−Ｖｒよシ高い場合は論理″′１″、低
い場合は論理″Ｏ″である。排他的論理和回路１４の出
力は、信号Ａの電位が負でかつ基準電圧−Ｖｒ よシ高
ｂｓ合は論理”■”、低い場合は論理”０”である。又
、信号Ａの電位が正の場合、回路１４の出力は論理”０
”である。排他的論理和回路１３゜１４の出力は論理和
回路１５で合成され、信号Ｂの論理″′１″および６０
”の両方の領域において信号Ａのレベル変化が検出可能
となる。論理和回路１５の出力は７リツプフロツプ回路
１６に加えられ、サンプリングパルスＣの立上シ時点に
おける論理状態がこの回路１６に記憶される。モノステ
ーブルマルチバイブレータ回路１７はフリップフロップ
回路１６の出力の立上シ変化点においてのみパルス幅τ
の出力パルスＥｔ−ｍ生ずるものであるが、サンプリン
グパルスＣの立上シ変化点において信号Ａのレベルが基
準電圧＋Ｖｒ よシ大きくなった場合はこの回路１７の
出力にはパルスは発生されず、信号にのレベルが小さく
なった場合にパルス全発生する。積分回路１８は出力パ
ルスＥｌ−積分して直流電圧に変換するもので、第１図
の可変利得回路３が内蔵する電圧によって抵抗値の変化
する可変抵抗素子を制御する制御電圧Ｄｔ−発生する。
位が基準電圧＋Ｖｒ よシ高い場合は論理″′１″、低
い場合は論理１０″となるように構成され、その出力は
排他的論理和回路１３に加えられるが、信号Ｂは信号Ａ
が零電位よシ高い場合論理”１″であるので、排他的論
理和回路１３の出力は、信号Ａの電位が基準電圧＋Ｖｒ
よシ高り場合は論理″０″、低い場合は論理″′１″と
なる。なお信号Ａの電位が負の場合、回路１３の訃男、
は論理″０”である。レベル比較回路１２の出力信号の
条件も、レベル比較回路１１と同様で信号Ａｌ７）１１
！位が基準電圧−Ｖｒよシ高い場合は論理″′１″、低
い場合は論理″Ｏ″である。排他的論理和回路１４の出
力は、信号Ａの電位が負でかつ基準電圧−Ｖｒ よシ高
ｂｓ合は論理”■”、低い場合は論理”０”である。又
、信号Ａの電位が正の場合、回路１４の出力は論理”０
”である。排他的論理和回路１３゜１４の出力は論理和
回路１５で合成され、信号Ｂの論理″′１″および６０
”の両方の領域において信号Ａのレベル変化が検出可能
となる。論理和回路１５の出力は７リツプフロツプ回路
１６に加えられ、サンプリングパルスＣの立上シ時点に
おける論理状態がこの回路１６に記憶される。モノステ
ーブルマルチバイブレータ回路１７はフリップフロップ
回路１６の出力の立上シ変化点においてのみパルス幅τ
の出力パルスＥｔ−ｍ生ずるものであるが、サンプリン
グパルスＣの立上シ変化点において信号Ａのレベルが基
準電圧＋Ｖｒ よシ大きくなった場合はこの回路１７の
出力にはパルスは発生されず、信号にのレベルが小さく
なった場合にパルス全発生する。積分回路１８は出力パ
ルスＥｌ−積分して直流電圧に変換するもので、第１図
の可変利得回路３が内蔵する電圧によって抵抗値の変化
する可変抵抗素子を制御する制御電圧Ｄｔ−発生する。
従って、信号Ａのレベルが大きくなると制御電圧りは小
さくなシ、逆に信号Ａのレベルが小さくなると制御電圧
は大きくなる。基準電圧±Ｖｒ およびパルスＥにお
けるパルス幅τの設定リング時点でのパルスＥの発生確
率が１／２となるようにする。具体的には可変利得回路
３に与える制御電圧として制御電圧りでなく、制御ルー
プを切断して外部から固定バイアス電圧を与え、制御電
圧りが前記固定バイアス電圧と一致するよう１ に基準電圧士Ｖｒおよびハルツτを設定した後、制御ル
ープを閉じれば良い。上記のように初期条件が設定され
ていれば、正常な受信信号レベルに対してはパルスＥの
発生確率は１／２で、受信信号レベルが変動すれば、こ
のパルスＥの発生確率は１／２で、受信信号レベルが変
動すれば、このパルスＥの発生確率は１／２よシずれ、
制御電圧りは初期の設定値よシずれることになる。
さくなシ、逆に信号Ａのレベルが小さくなると制御電圧
は大きくなる。基準電圧±Ｖｒ およびパルスＥにお
けるパルス幅τの設定リング時点でのパルスＥの発生確
率が１／２となるようにする。具体的には可変利得回路
３に与える制御電圧として制御電圧りでなく、制御ルー
プを切断して外部から固定バイアス電圧を与え、制御電
圧りが前記固定バイアス電圧と一致するよう１ に基準電圧士Ｖｒおよびハルツτを設定した後、制御ル
ープを閉じれば良い。上記のように初期条件が設定され
ていれば、正常な受信信号レベルに対してはパルスＥの
発生確率は１／２で、受信信号レベルが変動すれば、こ
のパルスＥの発生確率は１／２で、受信信号レベルが変
動すれば、このパルスＥの発生確率は１／２よシずれ、
制御電圧りは初期の設定値よシずれることになる。
第４図は第１図の可変利得回路の一例を示し、可変抵抗
素子１９＃″を制御電圧りによって制御され、制御雷、
圧りが大きくなると内部抵抗が小さくなシ、制御電圧り
が小さくなると内部抵抗が増大するので、第１図におけ
る信号Ａはサンプリング、点における信号レベルが正側
は＋Ｖｒ、負側は−Ｖｒとなるように制御される。信号
Ａにガウス性の雑音が重ｆしている場合、サンプリング
点における信号Ａの振幅分布は＋Ｖｒあるいは−Ｖｒの
上下に対称に分布することになる。従ってサンプリング
点において雑音の影響によって、第２図でパルスＥが発
生する確率は１／２となシ、雑音によって制御電圧りは
影響されない。パルス性の雑音については時間軸、上の
サンプリング点のみに着目している為、影響を受ける臘
率が小さい事と積分回路によって平滑化されるため、そ
の影響はほとんど無い。
素子１９＃″を制御電圧りによって制御され、制御雷、
圧りが大きくなると内部抵抗が小さくなシ、制御電圧り
が小さくなると内部抵抗が増大するので、第１図におけ
る信号Ａはサンプリング、点における信号レベルが正側
は＋Ｖｒ、負側は−Ｖｒとなるように制御される。信号
Ａにガウス性の雑音が重ｆしている場合、サンプリング
点における信号Ａの振幅分布は＋Ｖｒあるいは−Ｖｒの
上下に対称に分布することになる。従ってサンプリング
点において雑音の影響によって、第２図でパルスＥが発
生する確率は１／２となシ、雑音によって制御電圧りは
影響されない。パルス性の雑音については時間軸、上の
サンプリング点のみに着目している為、影響を受ける臘
率が小さい事と積分回路によって平滑化されるため、そ
の影響はほとんど無い。
受信９号に波形歪がある場合、従来の方式においては波
形のピーク値によって利得制御を行っていｆｃ７’ｃめ
、サンプリング点における信号レベルは無歪の状態に比
較して異なる値となる場合が有るが、本発明の方式にお
いてはサンプリング点における受信信号レベルを基準レ
ベルに一致させているため、波形歪が有ってもサンプリ
ング点における信号レベルは一定になる。
形のピーク値によって利得制御を行っていｆｃ７’ｃめ
、サンプリング点における信号レベルは無歪の状態に比
較して異なる値となる場合が有るが、本発明の方式にお
いてはサンプリング点における受信信号レベルを基準レ
ベルに一致させているため、波形歪が有ってもサンプリ
ング点における信号レベルは一定になる。
以上の説明によって明らかなように、本発明によれば受
信信号に波形歪がある場合、あるいは雑音が重畳してい
る場合においてもサンプリング点における受信信号レベ
ルを安定ならしめ、これによって安定した受信符号再生
に対して大きな効果が得られる。
信信号に波形歪がある場合、あるいは雑音が重畳してい
る場合においてもサンプリング点における受信信号レベ
ルを安定ならしめ、これによって安定した受信符号再生
に対して大きな効果が得られる。
第１図は本発明の実施例を示すブロック図、第２図は第
１図の制御回路の例を示すブロック図−第３図は第１図
、第２図の動作を示す説明図、第４図は第１図の可変利
得回路の一例を示す回路図である。 図において、 １・・・・・・入力信号、２・・・・・・等化回路、３
・・・・・・可変利得回路、４・・・・・・直流再生回
路、５・・・・・・波形整形回路、６・・・・・・サン
プリング回路、７・・・・・・出力信号、８・・・・・
・制御回路、９・・・・・・量子化帰還回路、１０・・
・・・・受信タイミング再生回路、１１．１２・・・・
・・レベル比較回路、１３．１４・・・・・・排他的論
理和回路、１５・・・・・・論理和回路、１６・・・・
・・フリップフロップ回路、１７・・・・・・モノステ
ーブルマルチノくイブレ−夕回路、１８・・・・・積分
回路、１９・・・・・・可変抵抗素子、Ａ・・・・・・
直流再生信号、Ｂ・山・・易性信号、Ｃ・・・・・・サ
ンプリングパルス、Ｄ・・・・・・制御電圧、Ｅ・・・
・・・出力パルス、±Ｖｒ・・・・・・基準電圧。
１図の制御回路の例を示すブロック図−第３図は第１図
、第２図の動作を示す説明図、第４図は第１図の可変利
得回路の一例を示す回路図である。 図において、 １・・・・・・入力信号、２・・・・・・等化回路、３
・・・・・・可変利得回路、４・・・・・・直流再生回
路、５・・・・・・波形整形回路、６・・・・・・サン
プリング回路、７・・・・・・出力信号、８・・・・・
・制御回路、９・・・・・・量子化帰還回路、１０・・
・・・・受信タイミング再生回路、１１．１２・・・・
・・レベル比較回路、１３．１４・・・・・・排他的論
理和回路、１５・・・・・・論理和回路、１６・・・・
・・フリップフロップ回路、１７・・・・・・モノステ
ーブルマルチノくイブレ−夕回路、１８・・・・・積分
回路、１９・・・・・・可変抵抗素子、Ａ・・・・・・
直流再生信号、Ｂ・山・・易性信号、Ｃ・・・・・・サ
ンプリングパルス、Ｄ・・・・・・制御電圧、Ｅ・・・
・・・出力パルス、±Ｖｒ・・・・・・基準電圧。
Claims (1)
- ２値の符号系列をランダム化して符号系列とした後その
周波数成分のうちの低周波成分を抑圧して伝送される入
力信号を受信し、抑圧された低周波成分を再生した１直
流再生信号？前記入方信号に＋８１ 期したサンプリン
グパルスでサンプリングして前記ランダム化された符号
系列を出方信号として得るデータ１６号受信装置におい
て、前記直流再生信号とその極性を示す極性信号と前記
リング共ルスと全入力とし、絶対値がほぼ等しく極性の
異なる２つの基準電圧の範囲内に前記直流再生信号があ
るときのみ前記サンプリングパルスＶＣ同期して所定の
パルス幅の出方パルスを発生する倫理回路と、前記出力
パルスを積分して得られる直流の制御電圧によって前４
己入力信号のレベルを制御する利得制御回路とを有し、
前記入力信号に低周波数
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19309981A JPS5895451A (ja) | 1981-12-01 | 1981-12-01 | デ−タ信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19309981A JPS5895451A (ja) | 1981-12-01 | 1981-12-01 | デ−タ信号受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895451A true JPS5895451A (ja) | 1983-06-07 |
Family
ID=16302215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19309981A Pending JPS5895451A (ja) | 1981-12-01 | 1981-12-01 | デ−タ信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895451A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60249447A (ja) * | 1984-05-25 | 1985-12-10 | Kokusai Denshin Denwa Co Ltd <Kdd> | 軟判定復調方式 |
-
1981
- 1981-12-01 JP JP19309981A patent/JPS5895451A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60249447A (ja) * | 1984-05-25 | 1985-12-10 | Kokusai Denshin Denwa Co Ltd <Kdd> | 軟判定復調方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0427509B1 (en) | Method and apparatus for clock recovery and data retiming for random NRZ data | |
| EP1146644B1 (en) | Method and circuit for correcting a duty-cycle of a signal | |
| US4371974A (en) | NRZ Data phase detector | |
| US5432480A (en) | Phase alignment methods and apparatus | |
| JPH06164652A (ja) | 適応スレショルド装置 | |
| JPH0758783A (ja) | 直列伝送二値信号の直流分再生方法および装置 | |
| JPH05507188A (ja) | ジッターピーキングの無いクロック回復回路 | |
| US5157359A (en) | Carrier reset fm modulator and method of frequency modulating video signals | |
| JPH08213979A (ja) | タイミング抽出回路 | |
| JPS60235563A (ja) | クロツク信号発生装置 | |
| JPS6348471B2 (ja) | ||
| JP2941276B2 (ja) | 位相弁別器 | |
| JPS5895451A (ja) | デ−タ信号受信装置 | |
| JPS63158909A (ja) | 平均値に依在しない２進信号を発生する方法および装置 | |
| JPH0896516A (ja) | クロック発生装置 | |
| EP4213390A1 (en) | Loop filter, and timing recovery method and apparatus | |
| JPH01291524A (ja) | Ｐｌｌ回路 | |
| JPS62209976A (ja) | 映像信号直流安定化回路 | |
| JPH05252027A (ja) | 位相同期ループ回路 | |
| JPS62122379A (ja) | 映像信号直流再生回路 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JPH0567968A (ja) | デイジタルフエーズロツクドループ回路 | |
| JPS63238722A (ja) | クロツク再生回路 | |
| JPH09102172A (ja) | 磁気再生装置 | |
| JP2006202425A (ja) | 磁気テープ再生装置 |