JPH05252027A - 位相同期ループ回路 - Google Patents
位相同期ループ回路Info
- Publication number
- JPH05252027A JPH05252027A JP4046635A JP4663592A JPH05252027A JP H05252027 A JPH05252027 A JP H05252027A JP 4046635 A JP4046635 A JP 4046635A JP 4663592 A JP4663592 A JP 4663592A JP H05252027 A JPH05252027 A JP H05252027A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- loop filter
- output signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】 タイミング再生回路等に適用できる位相同期
ループ回路に関し、位相誤差に対応して位相制御時間間
隔を変更し、ジッタを抑圧する。 【構成】 位相比較器１と、この位相比較器１の位相比
較出力信号を加えるループフィルタ２と、このループフ
ィルタ２により高周波成分及び雑音を除去された出力信
号を加える量子化器３と、この量子化器３の出力信号を
加えるシーケンシャルループフィルタ４と、このシーケ
ンシャルループフィルタ４により位相誤差が大きい時に
は短い時間間隔となるように、又位相誤差が小さい時に
は長い時間間隔となるように、分周比を変更する制御が
行われ、発振器６の出力信号を分周出力する分周回路５
とを備える。
ループ回路に関し、位相誤差に対応して位相制御時間間
隔を変更し、ジッタを抑圧する。 【構成】 位相比較器１と、この位相比較器１の位相比
較出力信号を加えるループフィルタ２と、このループフ
ィルタ２により高周波成分及び雑音を除去された出力信
号を加える量子化器３と、この量子化器３の出力信号を
加えるシーケンシャルループフィルタ４と、このシーケ
ンシャルループフィルタ４により位相誤差が大きい時に
は短い時間間隔となるように、又位相誤差が小さい時に
は長い時間間隔となるように、分周比を変更する制御が
行われ、発振器６の出力信号を分周出力する分周回路５
とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、タイミング再生回路等
に適用できるディジタル処理による位相同期ループ回路
に関する。データ伝送システムに於いては、受信信号よ
りタイミング信号を抽出し、そのタイミング信号を用い
て受信信号の識別，再生を行うものであり、その場合
に、位相同期ループ回路を設けて、受信信号位相に同期
化させる構成が採用されている。この位相同期ループ回
路により再生されたタイミング信号のジッタを小さくす
ることが要望されている。
に適用できるディジタル処理による位相同期ループ回路
に関する。データ伝送システムに於いては、受信信号よ
りタイミング信号を抽出し、そのタイミング信号を用い
て受信信号の識別，再生を行うものであり、その場合
に、位相同期ループ回路を設けて、受信信号位相に同期
化させる構成が採用されている。この位相同期ループ回
路により再生されたタイミング信号のジッタを小さくす
ることが要望されている。
【０００２】
【従来の技術】図３は従来例の説明図であり、ＡＭＩ符
号を用いたディジタル加入者線伝送装置の受信部のタイ
ミング再生回路の要部を示す。同図に於いて、３１は位
相同期ループ回路、３２はループフィルタ、３３は量子
化器、３４はサンプル回路、３５は分周回路、３６は発
振器、３７はＡＤ変換器、３８は線路等化器、３９は判
定帰還型等化器である。
号を用いたディジタル加入者線伝送装置の受信部のタイ
ミング再生回路の要部を示す。同図に於いて、３１は位
相同期ループ回路、３２はループフィルタ、３３は量子
化器、３４はサンプル回路、３５は分周回路、３６は発
振器、３７はＡＤ変換器、３８は線路等化器、３９は判
定帰還型等化器である。
【０００３】受信信号は、位相同期ループ回路３１から
の再生タイミング信号に従ってＡＤ変換器３７に於いて
ディジタル信号に変換され、線路等化器３８により線路
の伝送損失が等化されると共に、インパルス応答がメイ
ンカーソルの１Ｔ前で、零クロスするように整形され、
判定帰還型等化器３９により符号間干渉がなくなるよう
に等化される。この判定帰還型等化器３９のプリカーソ
ルタップのタップ係数出力信号が位相同期ループ回路３
１に加えられ、ループフィルタ３２を介して量子化器３
３に加えられて量子化され、サンプル回路３４に於いて
サンプルホールドされて分周回路３５に加えられ、発振
器３６の出力信号を分周する分周比が制御されて、ＡＤ
変換器３７に加えられるタイミング信号の位相が制御さ
れる。
の再生タイミング信号に従ってＡＤ変換器３７に於いて
ディジタル信号に変換され、線路等化器３８により線路
の伝送損失が等化されると共に、インパルス応答がメイ
ンカーソルの１Ｔ前で、零クロスするように整形され、
判定帰還型等化器３９により符号間干渉がなくなるよう
に等化される。この判定帰還型等化器３９のプリカーソ
ルタップのタップ係数出力信号が位相同期ループ回路３
１に加えられ、ループフィルタ３２を介して量子化器３
３に加えられて量子化され、サンプル回路３４に於いて
サンプルホールドされて分周回路３５に加えられ、発振
器３６の出力信号を分周する分周比が制御されて、ＡＤ
変換器３７に加えられるタイミング信号の位相が制御さ
れる。
【０００４】判定帰還型等化器３９は、例えば、図４に
示す構成を有するもので、４１は判定器、４２，４３，
４４は加算器、４５は遅延回路（Ｔ）、４６はタップ係
数更新部、４７は加算器、４８−１〜４８−ｎは遅延回
路（Ｔ）、４９−０〜４９−ｎは係数器である。係数器
４９−１〜４９−ｎの出力信号は加算器４７に加えられ
て加算され、係数器４９−０の出力信号は加算器４４に
加えられる。
示す構成を有するもので、４１は判定器、４２，４３，
４４は加算器、４５は遅延回路（Ｔ）、４６はタップ係
数更新部、４７は加算器、４８−１〜４８−ｎは遅延回
路（Ｔ）、４９−０〜４９−ｎは係数器である。係数器
４９−１〜４９−ｎの出力信号は加算器４７に加えられ
て加算され、係数器４９−０の出力信号は加算器４４に
加えられる。
【０００５】時刻ｋに於ける受信信号をｆk 、この受信
信号ｆk の符号間干渉成分を等化する為の符号間干渉レ
プリカをｒk 、判定器４１により判定された受信シンボ
ルをａk 、係数器４９−１〜４９−ｎに加えられるタッ
プ係数をＣj （ｊ＝１〜ｎ）とすると、符号間干渉レプ
リカｒk は、 ｒk ＝(j=1) (n) Σ（ａk-j ×Ｃj ） …（１） で表される。なお、(j=1) (n) Σは、ｊ＝１からｊ＝ｎ
までの加算を示す。
信号ｆk の符号間干渉成分を等化する為の符号間干渉レ
プリカをｒk 、判定器４１により判定された受信シンボ
ルをａk 、係数器４９−１〜４９−ｎに加えられるタッ
プ係数をＣj （ｊ＝１〜ｎ）とすると、符号間干渉レプ
リカｒk は、 ｒk ＝(j=1) (n) Σ（ａk-j ×Ｃj ） …（１） で表される。なお、(j=1) (n) Σは、ｊ＝１からｊ＝ｎ
までの加算を示す。
【０００６】受信信号ｆk から符号間干渉レプリカｒk
を加算器４２に於いて減算し、判定器４１に於けるレベ
ル識別によりＡＭＩ符号の＋１，０，−１の何れかが判
定されて、受信シンボルａk となる。又加算器４４から
の誤差信号ｅk-1 は、 ｅk-1 ＝（ｆk −ｒk −ａk ）Ｚ-1−ａk ×Ｃ-1 …（２） で表される。
を加算器４２に於いて減算し、判定器４１に於けるレベ
ル識別によりＡＭＩ符号の＋１，０，−１の何れかが判
定されて、受信シンボルａk となる。又加算器４４から
の誤差信号ｅk-1 は、 ｅk-1 ＝（ｆk −ｒk −ａk ）Ｚ-1−ａk ×Ｃ-1 …（２） で表される。
【０００７】この誤差信号ｅk-1 を減少させるように、
タップ係数更新部４６は係数器４９−０〜４９−ｎに加
えるタップ係数Ｃj を調整するものであり、このタップ
係数更新アルゴリズムは、例えば、次式で表される。 Ｃj k+1 ＝Ｃj k ＋α・ａk-j-1 ・ｅk-1 …（３） 但し、ｊ＝−１，１〜ｎである。
タップ係数更新部４６は係数器４９−０〜４９−ｎに加
えるタップ係数Ｃj を調整するものであり、このタップ
係数更新アルゴリズムは、例えば、次式で表される。 Ｃj k+1 ＝Ｃj k ＋α・ａk-j-1 ・ｅk-1 …（３） 但し、ｊ＝−１，１〜ｎである。
【０００８】判定帰還型等化器のタップ係数Ｃj は、図
５に示すように、受信信号のインパルス応答のタップ係
数を表しており、Ｃ1 ，Ｃ2 ，Ｃ3 はポストカーソル、
Ｃ-1はプリカーソルを示す。このプリカーソルのタップ
係数Ｃ-1を位相情報とし、この位相情報を位相同期ルー
プ回路３１に加えてタイミング再生を行うことができ
る。その為に、プリカーソルが零クロスし、その零クロ
ス点からデータの１ビット時間Ｔ後に、メインカーソル
となるように、線路等化器３８（図３参照）に於いて波
形整形する。即ち、メインカーソルの１Ｔ前に於いて、
インパルス応答が一旦負極性となった後に正極性となる
ような極性判定が生じる波形として、プリカーソルの近
傍に於いて零クロス点が生じるようにする。
５に示すように、受信信号のインパルス応答のタップ係
数を表しており、Ｃ1 ，Ｃ2 ，Ｃ3 はポストカーソル、
Ｃ-1はプリカーソルを示す。このプリカーソルのタップ
係数Ｃ-1を位相情報とし、この位相情報を位相同期ルー
プ回路３１に加えてタイミング再生を行うことができ
る。その為に、プリカーソルが零クロスし、その零クロ
ス点からデータの１ビット時間Ｔ後に、メインカーソル
となるように、線路等化器３８（図３参照）に於いて波
形整形する。即ち、メインカーソルの１Ｔ前に於いて、
インパルス応答が一旦負極性となった後に正極性となる
ような極性判定が生じる波形として、プリカーソルの近
傍に於いて零クロス点が生じるようにする。
【０００９】従って、図５に於いて、点線矢印で示すＣ
-1＞０の場合はタイミング位相が遅れており、Ｃ-1＜０
の場合はタイミング位相が進んでいることが判る。即
ち、プリカーソルのタップ係数Ｃ-1は位相情報を持つこ
とになるから、ループフィルタ３２（図３参照）を通し
て高周波成分及び雑音を除去し、平均的な位相情報を得
るものである。
-1＞０の場合はタイミング位相が遅れており、Ｃ-1＜０
の場合はタイミング位相が進んでいることが判る。即
ち、プリカーソルのタップ係数Ｃ-1は位相情報を持つこ
とになるから、ループフィルタ３２（図３参照）を通し
て高周波成分及び雑音を除去し、平均的な位相情報を得
るものである。
【００１０】図３に於けるループフィルタ３２は、ａ＜
１として、 Ｈ（Ｚ-1）＝（１−ａ・Ｚ-1）／（１−Ｚ-1） …（４） の伝達関数Ｈ（Ｚ-1）を有する構成とすることができ
る。又サンプル回路３４は、ループフィルタ３２の出力
信号を一定時間間隔でサンプルホールドし、伝達関数Ｈ
（Ｚ-1）＞０の時はタイミング位相を進ませ、Ｈ
（Ｚ-1）＜０の時はタイミング位相を遅らせるように、
分周回路３５の分周比を制御し、発振器３６の出力信号
を分周回路３５により分周することにより、受信信号に
位相同期したタイミング信号を再生することができる。
１として、 Ｈ（Ｚ-1）＝（１−ａ・Ｚ-1）／（１−Ｚ-1） …（４） の伝達関数Ｈ（Ｚ-1）を有する構成とすることができ
る。又サンプル回路３４は、ループフィルタ３２の出力
信号を一定時間間隔でサンプルホールドし、伝達関数Ｈ
（Ｚ-1）＞０の時はタイミング位相を進ませ、Ｈ
（Ｚ-1）＜０の時はタイミング位相を遅らせるように、
分周回路３５の分周比を制御し、発振器３６の出力信号
を分周回路３５により分周することにより、受信信号に
位相同期したタイミング信号を再生することができる。
【００１１】
【発明が解決しようとする問題点】前述のように、従来
例のタイミング再生回路に於いては、ループフィルタ３
２の出力信号を、サンプル回路３４により一定時間間隔
でサンプルホールドするもので、一般的には、適応でき
る入力信号周波数と自局の周波数（発振器の分周出力）
の最大誤差が決められて、そに対応できるように、時間
間隔が設定されるものである。従って、最大誤差に比較
して入力信号の周波数と自局の周波数との差が小さい場
合、必要とする時間間隔より短い時間間隔でサンプルホ
ールドされることになり、ジッタが大きくなる問題があ
った。本発明は、誤差量に対応して位相制御時間間隔を
制御して、ジッタを抑圧することを目的とする。
例のタイミング再生回路に於いては、ループフィルタ３
２の出力信号を、サンプル回路３４により一定時間間隔
でサンプルホールドするもので、一般的には、適応でき
る入力信号周波数と自局の周波数（発振器の分周出力）
の最大誤差が決められて、そに対応できるように、時間
間隔が設定されるものである。従って、最大誤差に比較
して入力信号の周波数と自局の周波数との差が小さい場
合、必要とする時間間隔より短い時間間隔でサンプルホ
ールドされることになり、ジッタが大きくなる問題があ
った。本発明は、誤差量に対応して位相制御時間間隔を
制御して、ジッタを抑圧することを目的とする。
【００１２】
【課題を解決するための手段】本発明の位相同期ループ
回路は、図１を参照して説明すると、位相比較器１と、
この位相比較器１の位相比較出力信号を加えるループフ
ィルタ２と、このループフィルタ２の出力信号を量子化
する量子化器３と、この量子化器３の出力信号を加える
シーケンシャルループフィルタ４と、このシーケンシャ
ルループフィルタ４の出力信号を基に分周比を変更し
て、発振器６の出力信号を分周する分周回路５とを備え
ている。
回路は、図１を参照して説明すると、位相比較器１と、
この位相比較器１の位相比較出力信号を加えるループフ
ィルタ２と、このループフィルタ２の出力信号を量子化
する量子化器３と、この量子化器３の出力信号を加える
シーケンシャルループフィルタ４と、このシーケンシャ
ルループフィルタ４の出力信号を基に分周比を変更し
て、発振器６の出力信号を分周する分周回路５とを備え
ている。
【００１３】
【作用】位相比較器１の位相比較出力信号は、ループフ
ィルタ２により高周波成分及び雑音が除去され、量子化
器３により例えば＋１と−１とに量子化される。この量
子化器３の出力信号をシーケンシャルループフィルタ４
に加える。このシーケンシャルループフィルタ４は、ラ
ンダムウォークフィルタのように、確率変換特性を有す
るもので、例えば、アップダウンカウンタを用いて構成
することができ、所定値のカウント内容となると、分周
回路５の分周比を制御して、初期値に復帰する。従っ
て、位相誤差が大きい場合には、短い時間間隔で分周回
路５の分周比を制御するから、位相同期化を高速化する
ことができる。又反対に、位相誤差が小さい場合には、
長い時間間隔で分周回路５の分周比を制御するから、ジ
ッタを抑圧することができる。
ィルタ２により高周波成分及び雑音が除去され、量子化
器３により例えば＋１と−１とに量子化される。この量
子化器３の出力信号をシーケンシャルループフィルタ４
に加える。このシーケンシャルループフィルタ４は、ラ
ンダムウォークフィルタのように、確率変換特性を有す
るもので、例えば、アップダウンカウンタを用いて構成
することができ、所定値のカウント内容となると、分周
回路５の分周比を制御して、初期値に復帰する。従っ
て、位相誤差が大きい場合には、短い時間間隔で分周回
路５の分周比を制御するから、位相同期化を高速化する
ことができる。又反対に、位相誤差が小さい場合には、
長い時間間隔で分周回路５の分周比を制御するから、ジ
ッタを抑圧することができる。
【００１４】
【実施例】図２は本発明の実施例の説明図であり、１１
は位相同期ループ回路、１２はループフィルタ、１３は
量子化器、１４はシーケンシャルループフィルタ、１５
は分周回路、１６は発振器、１７はＡＤ変換器、１８は
線路等化器、１９は判定帰還型等化器であり、タイミン
グ再生回路に適用した場合を示す。
は位相同期ループ回路、１２はループフィルタ、１３は
量子化器、１４はシーケンシャルループフィルタ、１５
は分周回路、１６は発振器、１７はＡＤ変換器、１８は
線路等化器、１９は判定帰還型等化器であり、タイミン
グ再生回路に適用した場合を示す。
【００１５】ＡＤ変換器１７と線路等化器１８と判定帰
還型等化器１９とは、前述の従来例と同様な構成を有す
るものであり、線路等化器１８によりインパルス応答波
形が図５に示すように、プリカーソル近傍に於いて極性
が判定するように等化する。そして、判定帰還型等化器
１９のプリカーソルのタップ係数Ｃ-1による信号を位相
同期ループ回路１１に加える。この信号は、図１の位相
比較器１の位相比較出力信号に相当する。又位相同期ル
ープ回路１１は、量子化器１３の出力信号を加えるシー
ケンシャルループフィルタ１４を備え、シーケンシャル
ループフィルタ１４の出力信号により分周回路１５の分
周比を制御するものである。
還型等化器１９とは、前述の従来例と同様な構成を有す
るものであり、線路等化器１８によりインパルス応答波
形が図５に示すように、プリカーソル近傍に於いて極性
が判定するように等化する。そして、判定帰還型等化器
１９のプリカーソルのタップ係数Ｃ-1による信号を位相
同期ループ回路１１に加える。この信号は、図１の位相
比較器１の位相比較出力信号に相当する。又位相同期ル
ープ回路１１は、量子化器１３の出力信号を加えるシー
ケンシャルループフィルタ１４を備え、シーケンシャル
ループフィルタ１４の出力信号により分周回路１５の分
周比を制御するものである。
【００１６】ループフィルタ１２は、前述の（４）式に
示す伝達関数Ｈ（Ｚ-1）を有するもので、量子化器１３
は、例えば、閾値をＴＨＲとすると、 Ｈ（Ｚ-1）≧＋ＴＨＲの時、＋１ ０＜Ｈ（Ｚ-1）＜＋ＴＨＲの時、０ ０＞Ｈ（Ｚ-1）＞−ＴＨＲの時、０ Ｈ（Ｚ-1）≦−ＴＨＲの時、−１ とするものである。即ち、位相誤差が±ＴＨＲを超えた
時に、±１の量子化出力信号をシーケンシャルループフ
ィルタ１４に入力することになる。
示す伝達関数Ｈ（Ｚ-1）を有するもので、量子化器１３
は、例えば、閾値をＴＨＲとすると、 Ｈ（Ｚ-1）≧＋ＴＨＲの時、＋１ ０＜Ｈ（Ｚ-1）＜＋ＴＨＲの時、０ ０＞Ｈ（Ｚ-1）＞−ＴＨＲの時、０ Ｈ（Ｚ-1）≦−ＴＨＲの時、−１ とするものである。即ち、位相誤差が±ＴＨＲを超えた
時に、±１の量子化出力信号をシーケンシャルループフ
ィルタ１４に入力することになる。
【００１７】シーケンシャルループフィルタ１４は、例
えば、ランダムウォークフィルタと称される±ｎ段のア
ップダウンカウンタを用いたフィルタとすることができ
る。このフィルタは、カウント内容をＮとすると、 入力＋１の時、Ｎ＝Ｎ＋１ 入力−１の時、Ｎ＝Ｎ−１ とするアップダウンカウントを行い、Ｎ＝２ｎの時、位
相進み制御信号を出力して、Ｎ＝ｎとし、Ｎ＝０の時、
位相遅れ制御信号を出力して、Ｎ＝ｎとする。即ち、初
期値をｎとしてアップダウンカウントし、カウント内容
Ｎが２ｎとなった時及びカウント内容Ｎが０となった時
に、分周回路１５の分周比を制御する。
えば、ランダムウォークフィルタと称される±ｎ段のア
ップダウンカウンタを用いたフィルタとすることができ
る。このフィルタは、カウント内容をＮとすると、 入力＋１の時、Ｎ＝Ｎ＋１ 入力−１の時、Ｎ＝Ｎ−１ とするアップダウンカウントを行い、Ｎ＝２ｎの時、位
相進み制御信号を出力して、Ｎ＝ｎとし、Ｎ＝０の時、
位相遅れ制御信号を出力して、Ｎ＝ｎとする。即ち、初
期値をｎとしてアップダウンカウントし、カウント内容
Ｎが２ｎとなった時及びカウント内容Ｎが０となった時
に、分周回路１５の分周比を制御する。
【００１８】従って、位相誤差が大きい場合には、カウ
ント内容Ｎが２ｎ又は０となる時間間隔が短くなり、位
相誤差が小さい場合には、量子化器１３の出力信号が０
又は＋１と−１とが交互的なものとなるから、カウント
内容Ｎが２ｎ又は０となる時間間隔が長くなる。即ち、
同期引込時のような位相誤差が大きい期間では、分周回
路１５の分周比の制御による位相制御が短時間で行われ
て、位相同期の高速化が可能となる。又定常時のような
位相誤差が小さい期間では、分周回路１５の分周比の制
御による位相制御が長い時間間隔で行われ、必要以上の
位相制御を行わないから、ジッタを抑圧することができ
る。
ント内容Ｎが２ｎ又は０となる時間間隔が短くなり、位
相誤差が小さい場合には、量子化器１３の出力信号が０
又は＋１と−１とが交互的なものとなるから、カウント
内容Ｎが２ｎ又は０となる時間間隔が長くなる。即ち、
同期引込時のような位相誤差が大きい期間では、分周回
路１５の分周比の制御による位相制御が短時間で行われ
て、位相同期の高速化が可能となる。又定常時のような
位相誤差が小さい期間では、分周回路１５の分周比の制
御による位相制御が長い時間間隔で行われ、必要以上の
位相制御を行わないから、ジッタを抑圧することができ
る。
【００１９】シーケンシャルループフィルタ１４として
は、ランダムウォークフィルタ以外に、例えば、Ｎビフ
ォーＭフィルタ等を用いることができる。又図１に示す
ように、位相比較器１により入力信号と出力信号との位
相を比較し、入力信号の位相に同期した出力信号を得る
位相同期ループ回路とすることもできる。その場合、入
力信号の周波数を８０ｋＨｚとし、発振器６の発振周波
数を１５．３６ＭＨｚ、分周回路１５の分周比１／Ｎ
を、例えば、１／１９１〜１／１９３とすることによ
り、入力信号に位相同期した８０ｋＨｚの出力信号を得
ることができる。
は、ランダムウォークフィルタ以外に、例えば、Ｎビフ
ォーＭフィルタ等を用いることができる。又図１に示す
ように、位相比較器１により入力信号と出力信号との位
相を比較し、入力信号の位相に同期した出力信号を得る
位相同期ループ回路とすることもできる。その場合、入
力信号の周波数を８０ｋＨｚとし、発振器６の発振周波
数を１５．３６ＭＨｚ、分周回路１５の分周比１／Ｎ
を、例えば、１／１９１〜１／１９３とすることによ
り、入力信号に位相同期した８０ｋＨｚの出力信号を得
ることができる。
【００２０】
【発明の効果】以上説明したように、本発明は、ループ
フィルタ２を介した位相比較出力信号を量子化器３によ
り量子化し、その量子化出力信号をランダムウォークフ
ィルタ等からなるシーケンシャルループフィルタ４に加
え、このシーケンシャルループフィルタ４の出力信号に
より分周回路５の分周比を制御するものであり、位相誤
差が大きい時に、シーケンシャルループフィルタ４によ
る分周回路５の分周比の制御の時間間隔が短くなるか
ら、位相同期を高速化することができる。又位相誤差が
小さい時には、シーケンシャルループフィルタ４による
分周回路５の分周比の制御の時間間隔が長くなるから、
ジッタを抑圧することができる利点がある。従って、タ
イミング再生回路等に適用して安定なタイミング信号を
再生することができる。
フィルタ２を介した位相比較出力信号を量子化器３によ
り量子化し、その量子化出力信号をランダムウォークフ
ィルタ等からなるシーケンシャルループフィルタ４に加
え、このシーケンシャルループフィルタ４の出力信号に
より分周回路５の分周比を制御するものであり、位相誤
差が大きい時に、シーケンシャルループフィルタ４によ
る分周回路５の分周比の制御の時間間隔が短くなるか
ら、位相同期を高速化することができる。又位相誤差が
小さい時には、シーケンシャルループフィルタ４による
分周回路５の分周比の制御の時間間隔が長くなるから、
ジッタを抑圧することができる利点がある。従って、タ
イミング再生回路等に適用して安定なタイミング信号を
再生することができる。
【図１】本発明の原理説明図である。
【図２】本発明の実施例の説明図である。
【図３】従来例の説明図である。
【図４】判定帰還型等化器の要部ブロック図である。
【図５】タイミング再生動作説明図である。
１ 位相比較器 ２ ループフィルタ ３ 量子化器 ４ シーケンシャルループフィルタ ５ 分周回路 ６ 発振器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三好 清司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 位相比較器（１）と、該位相比較器
（１）の位相比較出力信号を加えるループフィルタ
（２）と、該ループフィルタ（２）の出力信号を量子化
する量子化器（３）と、該量子化器（３）の出力信号を
加えるシーケンシャルループフィルタ（４）と、該シー
ケンシャルループフィルタ（４）の出力信号を基に位相
を制御する為の分周比を変更する分周回路（５）とを備
えたことを特徴とする位相同期ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046635A JPH05252027A (ja) | 1992-03-04 | 1992-03-04 | 位相同期ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046635A JPH05252027A (ja) | 1992-03-04 | 1992-03-04 | 位相同期ループ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05252027A true JPH05252027A (ja) | 1993-09-28 |
Family
ID=12752758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4046635A Withdrawn JPH05252027A (ja) | 1992-03-04 | 1992-03-04 | 位相同期ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05252027A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0974431A (ja) * | 1995-07-04 | 1997-03-18 | Nec Corp | 搬送波位相同期回路 |
| US5909148A (en) * | 1996-04-26 | 1999-06-01 | Nec Corporation | Carrier phase synchronizing circuit |
| CN107124158A (zh) * | 2017-03-29 | 2017-09-01 | 同济大学 | 基于对数量化的无线传感器网络滤波信息处理系统及方法 |
-
1992
- 1992-03-04 JP JP4046635A patent/JPH05252027A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0974431A (ja) * | 1995-07-04 | 1997-03-18 | Nec Corp | 搬送波位相同期回路 |
| US5909148A (en) * | 1996-04-26 | 1999-06-01 | Nec Corporation | Carrier phase synchronizing circuit |
| CN107124158A (zh) * | 2017-03-29 | 2017-09-01 | 同济大学 | 基于对数量化的无线传感器网络滤波信息处理系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8054931B2 (en) | Systems and methods for improved timing recovery | |
| US5638409A (en) | Data receiving device for reproducing a received symbol from a received data signal | |
| US5841323A (en) | Digital PLL using phase and frequency error calculating circuits | |
| JPH0530333B2 (ja) | ||
| WO1989012931A1 (en) | Fast locking phase-locked loop utilizing frequency estimation | |
| US5276688A (en) | Circuit arrangement for bit rate adjustment | |
| US5465059A (en) | Method and apparatus for timing acquisition of partial response class IV signaling | |
| US5454015A (en) | Adaptive timing recovery with gain adjustment | |
| KR100393198B1 (ko) | E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치 | |
| US6393084B2 (en) | Clock recovery circuit | |
| TWI777285B (zh) | 時鐘及資料恢復電路及具有其的接收裝置 | |
| JPH07326138A (ja) | ディジタルデータストリームからデータを分離するディジタルデータ分離方法および分離装置 | |
| JPS62179237A (ja) | クロツク回復装置 | |
| JP4303888B2 (ja) | 記録媒体のトラックへの情報信号の記録及び記録されている情報信号の再生 | |
| US5450457A (en) | Sampling phase extracting circuit | |
| JPH05252027A (ja) | 位相同期ループ回路 | |
| JP2967684B2 (ja) | サンプリング位相制御回路 | |
| US7035253B2 (en) | Communication timing coordination techniques | |
| JP2581765B2 (ja) | タイミング再生回路 | |
| JPH05135510A (ja) | 情報処理システム | |
| JPS6058618B2 (ja) | バイポ−ラ符号再生回路 | |
| JP2565085B2 (ja) | タイミング抽出回路 | |
| JP3772602B2 (ja) | ディジタル信号再生装置 | |
| JPH0567968A (ja) | デイジタルフエーズロツクドループ回路 | |
| JPH0548592A (ja) | タイミング抽出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |