JPH0567968A - デイジタルフエーズロツクドループ回路 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、受信信号の周波数と一致する周波数
を持つ発振信号を再生タイミング信号として発生するデ
ィジタルフェーズロックドループ回路に関し、受信信号
の周波数と自回路の発振周波数との誤差が大きい場合に
も、ジッタの小さな再生タイミング信号を発生できるよ
うにすることを目的とする。 【構成】受信信号の周波数と自回路の発振信号の分周さ
れた周波数との位相変位情報を２値化してその２値化情
報を積分し、その積分値に応じて自回路の発振信号の周
波数を分周していくことで受信信号の周波数と自回路の
発振信号の分周された周波数とを一致させていく構成を
採るディジタルフェーズロックドループ回路において、
発振信号の周波数を可変可能とする発振器３４に従って
自回路の発振信号を発生し、かつ、上記積分値に応答し
て、この発振器３４の発振信号の周波数を受信信号の周
波数側に制御していく可変器３６を備えるように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、受信信号の周波数と一
致する周波数を持つ発振信号を再生タイミング信号とし
て発生するディジタルフェーズロックドループ回路に関
し、特に、受信信号の周波数と自回路の発振周波数との
初期誤差が大きい場合にも、ジッタの小さな再生タイミ
ング信号を発生できるようにするディジタルフェーズロ
ックドループ回路に関する。

【０００２】データ伝送装置では、受信信号の再生・識
別に用いるタイミング信号を再生するタイミング再生回
路を備えていくことになる。このタイミング再生回路
は、フェーズロックドループ回路により構成されるもの
であり、受信信号の周波数と自回路の発振信号の周波数
との誤差が大きい場合にあっても、自回路の発振信号の
周波数を受信信号の周波数に一致できるようにして、揺
らぎの少ないタイミング信号を再生できるようにしてい
く必要がある。

【０００３】

【従来の技術】データ伝送のタイミング信号の再生に用
いるタイミング再生回路に従って、従来のディジタルフ
ェーズロックドループ回路について説明する。

【０００４】図３に、ディジタル加入者線伝送装置の受
信部の装置構成を図示する。この図に示すように、ディ
ジタル加入者線伝送装置の受信部では、Ａ／Ｄ変換器１
に従って、伝送されてきた受信信号をディジタル値に変
換し、図４に示すような伝送路の損失により歪みを受け
たこの受信信号を、図５に示すような伝送路損失の逆特
性を持つ線路等化器２に従って周波数軸上で粗く等化
し、続いて、判定帰還型等化回路３に従って、この粗く
等化された受信信号を時間軸上で符号間干渉のない信号
に密に等化して、タイミング再生回路４に従って、この
等化した受信信号の識別点に位相同期させて、Ａ／Ｄ変
換器１にＡ／Ｄ変換のサンプリングクロックのための再
生タイミング信号を与えていく構成を採るものである。
ここで、線路等化器２は、受信信号のインパルス応答が
図６に示すような特性を持つことに対応して、Ｃ_-1で表
されるプリカーソルがゼロクロスし、かつそのゼロクロ
ス点から１Ｔ後にＣ₀ で表されるメインカソールとなる
ように波形整形していくことになる。

【０００５】図７に、この判定帰還型等化回路３の詳細
な回路構成を図示する。この図に示すように、判定帰還
型等化回路３は、時刻ｋにおける受信信号入力ｆ_k を符
号間干渉成分のない信号、すなわち、図６のＣ_i （ｉ＝
１〜ｎ）成分のない信号に等化するために、

【０００６】

【数１】

【０００７】但し、ａ_k は受信レベル値 で表される符号間干渉レプリカｒ_k を生成して、差分器
５に従って、受信信号入力ｆ_k とこの符号間干渉レプリ
カｒ_k との差分値を算出し、判定器６に従って、この差
分器５の出力値のレベル値（２ＢＩＱ符号であれば、＋
３，−３，＋１，−１のレベル値）を判定する。そし
て、差分器７に従って、差分器５の出力値と判定器６の
出力値との残留エラーを算出し、遅延器８で遅延した後
に、差分器９に従って、差分器７の出力値とプリカーソ
ル値Ｃ_-1との差分値である誤差信号ｅ _k-1 を算出して、
タップ係数更新部１０に従って、例えば、 Ｃ_j ^k+1 ＝Ｃ_j ^k ＋α・ａ_k-j-1 ・ｅ_k-1 但し、ｊ＝−１，１〜ｎ の更新アルゴリズムでもって、タップ係数Ｃ_j （図６に
示す受信信号のインパルス応答の係数である）をこの誤
差信号ｅ_k-1 を減少させるものに更新していくことで、
線路等化器２により粗く等化された受信信号を符号間干
渉成分のない信号に密に等化していくのである。ここ
で、図７中、１１は判定器６の判定するレベル値により
補正したプリカーソル値Ｃ_-1を差分器９に与える増幅
器、１２-i（ｉ＝１〜ｎ）は判定器６の出力値を遅延さ
せる遅延器、１３-i（ｉ＝１〜ｎ）は判定器６の判定す
るレベル値により補正したタップ係数Ｃ_i を出力する増
幅器、１４は全増幅器１３-iの出力値の加算値を求める
ことで符号間干渉レプリカｒ_k を生成する加算器であ
る。

【０００８】図３に示したタイミング再生回路４は、デ
ィジタルフェーズロックドループ回路構成に従って、こ
の判定帰還型等化回路３の増幅器１１の出力するプリカ
ーソル値Ｃ_-1を用いて、Ａ／Ｄ変換器１に対してＡ／Ｄ
変換のサンプリングクロックのためのタイミング信号を
再生していくよう処理することになる。

【０００９】図８に、従来のタイミング再生回路４の回
路構成を図示する。この図に示すように、従来のタイミ
ング再生回路４は、判定帰還型等化回路３から与えられ
るプリカーソル値Ｃ_-1を２値化する量子化回路１５と、
量子化回路１５の出力値を積分することで誤差を除去し
たプリカーソル値Ｃ_-1を抽出するシーケンシャルループ
フィルタ１６と、固定周波数の発振信号を発生する固定
発振器１７と、シーケンシャルループフィルタ１６の出
力値に応じて固定発振器１７の発振する周波数を分周す
ることでタイミング信号を再生する分周回路１８とから
構成されて、判定帰還型等化回路３から与えられるプリ
カーソル値Ｃ_-1が正の値を示すときには、図９に示すよ
うに、受信信号の位相が遅れているので、分周回路１８
の分周率を制御して再生するタイミング信号の位相を進
ませるよう制御し、一方、プリカーソル値Ｃ_-1が負の値
を示すときには、図９に示すように、受信信号の位相が
進んでいるので、分周回路１８の分周率を制御して再生
するタイミング信号の位相を遅らせるよう制御する。こ
のようにして、従来のタイミング再生回路４は、固定発
振器１７の発振信号から分周される周波数を受信信号の
周波数に一致させていくことで、Ａ／Ｄ変換器１に対し
てタイミング信号を発生していくよう処理していたので
ある。

【００１０】

【発明が解決しようとする課題】タイミング再生回路４
に入力されるプリカーソル値Ｃ_-1の周波数をｆ_in、タイ
ミング再生回路４から出力されるタイミング信号の周波
数をｆ_out とするならば、この２つの信号の一周期あた
りの位相差は、

【００１１】

【数２】

【００１２】と表される。従って、シーケンシャルルー
プフィルタ１６の積分機能によりこの位相差をＬ回サン
プリングして、そのサンプリング結果に従って位相をΔ
分制御していくとすると、同期のとれるタイミング信号
を発生するためには、これらの位相差とＬとΔとの間
に、

【００１３】

【数３】

【００１４】という関係が成立しなければならない。一
方、プリカーソル値Ｃ_-1に含まれる誤差を少なくして、
再生するタイミング信号のジッタを抑圧するためには、
シーケンシャルループフィルタ１６の積分時定数を大き
くする必要がある。すなわち、上記のＬを大きくする必
要がある。しかるに、このＬを大きくすると、入力され
るプリカーソル値Ｃ_-1の周波数ｆ_inと、出力するタイミ
ング信号の周波数ｆ_out との誤差が小さくないと、数式
３の関係式が成立しないということになる。

【００１５】このように、従来のディジタルフェーズロ
ックドループ回路では、相手局の周波数と自局の周波数
との誤差が大きい場合には、ジッタの小さな再生タイミ
ング信号を発生していくことが困難であるという問題点
があったのである。

【００１６】本発明はかかる事情に鑑みてなされたもの
であって、受信信号の周波数と自回路の周波数との誤差
が大きい場合にも、ジッタの小さな再生タイミング信号
を発生できるようにする新たなディジタルフェーズロッ
クドループ回路の提供を目的とするものである。

【００１７】

【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、３０は本発明により構成されるディ
ジタルフェーズロックドループ回路である。

【００１８】本発明のディジタルフェーズロックドルー
プ回路３０は、受信信号の周波数と外部に出力する発振
信号の周波数との位相変位情報を算出する位相比較器３
１と、位相比較器３１の出力する位相変位情報を２値化
する２値化回路３２と、２値化回路３２の出力する２値
化情報を積分する積分器３３と、発振周波数を可変とす
る機能を備えて、外部から与えられる設定情報により規
定される周波数の発振信号を発生する周波数可変型発振
器３４と、積分器３３の出力値に応じて周波数可変型発
振器３４の発振する周波数を分周して外部に出力する分
周回路３５と、周波数可変型発振器３４に対して、積分
器３３の出力値に応じた発振周波数の設定情報を与える
周波数可変器３６とを備える。

【００１９】この周波数可変器３６は、初期計数値から
積分器３３の出力する積分値に応じて計数値をアップダ
ウンして、その計数値のディジタル値を周波数可変型発
振器３４に対して発振周波数の設定情報として与える構
成を採り、そして、周波数可変型発振器３４は、この計
数値のディジタル値に応じた周波数の発振信号を発生し
ていく構成を採ることがある。

【００２０】

【作用】本発明では、２値化回路３２は、位相比較器３
１の算出する位相変位情報を２値化し、積分器３３は、
この２値化回路３２の出力する２値化情報を積分してい
くことで、受信信号の周波数と外部に出力する発振信号
の周波数との位相変位を誤差のない状態で特定し、分周
回路３５は、この積分器３３の出力する積分値に応じ
て、受信信号の周波数と外部に出力する発振信号の周波
数とが一致するようにと周波数可変型発振器３４の発振
信号を分周して外部に出力していく。

【００２１】この発振信号の周波数の制御処理にあっ
て、周波数可変器３６は、積分器３３の出力する積分値
に従って、周波数可変型発振器３４の発振信号の周波数
を受信信号の周波数側に制御していく処理を実行する。
この周波数可変器３６の制御処理により、上述した数式
３の左辺の第１項の値が小さなものにできるので、上述
した数式３の左辺の第２項に相当する積分器３３の積分
処理の時定数を大きく設定できることなる。これによ
り、受信信号の周波数と外部に出力する発振信号の周波
数との誤差が大きい場合にも、その誤差が小さくなって
再生するタイミング信号のジッタを抑圧できるようにな
るのである。

【００２２】

【実施例】以下、図３で説明したディジタル加入者線伝
送装置の受信部のタイミング再生回路４に適用した実施
例に従って本発明を詳細に説明する。

【００２３】図２に、本発明のディジタルフェーズロッ
クドループ回路の一実施例を図示する。図中、図８で説
明したものと同じものについては同一の記号で示してあ
る。１６ａは図８で説明したシーケンシャルループフィ
ルタ１６に相当するランダムウォークフィルタである。
このランダムウォークフィルタ１６ａは、計数値Ｍの初
期値としてＮを設定して、量子化回路１５の出力するプ
リカーソル値Ｃ_-1が正の値を示すときに、計数値Ｍを１
つインクリメントしていくとともに、プリカーソル値Ｃ
_-1が負の値を示すときに、計数値Ｍを１つデクリメント
して、この計数値Ｍが２Ｎに達するときに、分周回路１
８の分周率を制御して再生するタイミング信号の位相を
Δ分進ませて計数値ＭをＮに戻していくとともに、この
計数値Ｍがゼロに達するときに、分周回路１８の分周率
を制御して再生するタイミング信号の位相をΔ分遅らせ
て計数値ＭをＮに戻していくよう動作する。

【００２４】１９はアップダウンカウンタである。この
アップダウンカウンタ１９は、規定の初期値を計数値と
して設定して、ランダムウォークフィルタ１６ａがタイ
ミング信号の位相を進ませるときに計数値をインクリメ
ントしていくとともに、ランダムウォークフィルタ１６
ａがタイミング信号の位相を遅らせるときに計数値をデ
クリメントしていくよう動作する。

【００２５】２０は図８で説明した従来の固定発振器１
７に代えて備えられる周波数可変発振器である。この周
波数可変発振器２０は、アップダウンカウンタ１９の計
数値が大きいときには低い周波数の発振信号を発生し、
アップダウンカウンタ１９の計数値が小さいときには高
い周波数の発振信号を発生するというように、アップダ
ウンカウンタ１９の計数値により規定される周波数の発
振信号を発生して、その発振信号を分周回路１８に与え
ていくよう動作する。

【００２６】このように構成される本発明のタイミング
再生回路４では、図８の判定帰還型等化回路３からプリ
カーソル値Ｃ_-1が与えられると、量子化回路１５は、こ
のプリカーソル値Ｃ_-1を正か負に２値化し、ランダムフ
ォークフィルタ１６ａは、この量子化回路１５の出力値
をインクリメント／デクリメントしていくことで、再生
するタイミング信号の位相を進ませるか遅らせるかを決
定し、分周回路１８は、ランダムフォークフィルタ１６
ａの指示を受けて、再生するタイミング信号の位相をΔ
分制御していくことで、分周回路１８の出力する発振信
号の周波数を受信信号の周波数に一致させてＡ／Ｄ変換
器１に対してタイミング信号を発生していくよう動作す
る。

【００２７】このタイミング信号の発生処理にあって、
アップダウンカウンタ１９は、ランダムウォークフィル
タ１６ａの出力値に応じて計数値をインクリメント／デ
クリメントし、周波数可変発振器２０は、このアップダ
ウンカウンタ１９の計数値を受けて、自らの発振する発
振信号の周波数を受信信号の周波数側に制御していく処
理を実行する。この周波数可変発振器２０の発振処理に
より、上述した数式３の左辺の第１項の値が小さなもの
にできるので、上述した数式３の左辺の第２項に相当す
るランダムフォークフィルタ１６ａの積分処理の時定数
が大きく設定できることになる。これにより、分周回路
１８の出力する発振信号の周波数と受信信号の周波数と
の誤差が大きい場合にも、その誤差が小さくなって再生
するタイミング信号のジッタを抑圧できるようになるの
である。

【００２８】なお、図２に示す実施例の制御系は２重の
帰還ループとなるが、分周回路１８の分周率で制御する
位相制御量を大きなものとし、周波数可変発振器２０の
周波数制御量を小さなものとすれば、不安定な系となら
ないように設定できることになり何ら問題は起こらな
い。

【００２９】

【発明の効果】以上説明したように、本発明によれば、
相手局の周波数と自局の周波数との誤差が大きい場合に
も、再生タイミング信号のジッタを抑圧できるディジタ
ルフェーズロックドループ回路を提供できるようにな
る。

【００３０】そして、本発明は、自走周波数に正確さが
要求されるために水晶発振器を用いなくてはならず、し
かも高速な同期確立が要求される場合にあって、ジッタ
抑圧をしなければならない場合に特に有効なものとな
る。すなわち、周波数可変幅の狭いＶＣＸＯを用いるア
ナログフェーズロックドループ回路では高速の同期確立
を満足できないが、積分時定数を短くしたディジタルフ
ェーズロックドループ回路で同期確立を行い、同時にＶ
ＣＸＯの周波数を相手側に合わせ、その後、積分時定数
を長くしたディジタルフェーズロックドループ回路でジ
ッタの小さな再生タイミング信号を供給する構成を採る
ことで、このような要求に応えられるようにできるので
ある。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の一実施例である。

【図３】ディジタル加入者線伝送装置の受信部の装置構
成図である。

【図４】伝送路の損失特性の説明図である。

【図５】線路等化器の利得特性の説明図である。

【図６】受信信号のインパルス応答の説明図である。

【図７】判定帰還型等化回路の回路構成図である。

【図８】従来のタイミング再生回路の装置構成図であ
る。

【図９】タイミング再生回路の動作説明図である。

【符号の説明】

３０ ディジタルフェーズロックドループ回路 ３１ 位相比較器 ３２ ２値化回路 ３３ 積分器 ３４ 周波数可変型発振器 ３５ 分周回路 ３６ 周波数可変器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 受信信号の周波数と自回路の発振信号の
   分周された周波数との位相変位情報を２値化して、その
   ２値化情報を積分し、その積分値に応じて自回路の発振
   信号の周波数を分周する分周率を調整していくことで、
   受信信号の周波数と自回路の発振信号の分周された周波
   数とを一致させていく構成を採るディジタルフェーズロ
   ックドループ回路において、 発振信号の周波数を可変可能とする周波数可変型発振器
   (34)に従って、自回路の発振信号を発生し、 かつ、上記積分値に応答して上記周波数可変型発振器(3
   4)の発振信号の周波数を受信信号の周波数側に制御して
   いく周波数可変器(36)を備えることを、 特徴とするディジタルフェーズロックドループ回路。
2. 【請求項２】 請求項１記載のディジタルフェーズロッ
   クドループ回路において、 周波数可変型発振器(34)は、入力されるディジタル値に
   応じた周波数の発振信号を発生し、 周波数可変器(36)は、初期計数値から積分値に応じて計
   数値をアップダウンして、その計数値のディジタル値を
   上記周波数可変型発振器(34)に入力していくアップダウ
   ンカウンタでもって構成されることを、 特徴とするディジタルフェーズロックドループ回路。