JPH0530333B2 - - Google Patents
Info
- Publication number
- JPH0530333B2 JPH0530333B2 JP60223443A JP22344385A JPH0530333B2 JP H0530333 B2 JPH0530333 B2 JP H0530333B2 JP 60223443 A JP60223443 A JP 60223443A JP 22344385 A JP22344385 A JP 22344385A JP H0530333 B2 JPH0530333 B2 JP H0530333B2
- Authority
- JP
- Japan
- Prior art keywords
- adaptive
- clock
- receiving device
- quadratic function
- sign
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003044 adaptive effect Effects 0.000 claims description 58
- 238000005070 sampling Methods 0.000 claims description 20
- 238000012887 quadratic function Methods 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000011084 recovery Methods 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 4
- 238000007493 shaping process Methods 0.000 claims description 4
- 238000010200 validation analysis Methods 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000000543 intermediate Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は伝送系の伝送路変動に適応するように
したデイジタルデータ受信装置であつて、アダプ
テイブイコライザと少なくとも１個のサンプラを
含み、入力信号ｘ(t)から複素サンプルykを所定の
レートで発生するアダプテイブ受信段と、検出し
た複素シンボルakを出力する決定回路と、ykとak
との差を表わす二次関数Ｊを最小にすることによ
り最適サンプリング瞬時を決定するアダプテイブ
レート再生回路とを具えて成るアダプテイブ受信
装置に関するものである。
したデイジタルデータ受信装置であつて、アダプ
テイブイコライザと少なくとも１個のサンプラを
含み、入力信号ｘ(t)から複素サンプルykを所定の
レートで発生するアダプテイブ受信段と、検出し
た複素シンボルakを出力する決定回路と、ykとak
との差を表わす二次関数Ｊを最小にすることによ
り最適サンプリング瞬時を決定するアダプテイブ
レート再生回路とを具えて成るアダプテイブ受信
装置に関するものである。
伝送路の直線歪みを補償するために受信側で１
シンボル持続時間づつ離間させた係数タツプを有
するアダプテイブイコライザを用いる高速デイジ
タル伝送システムの性能はサンプリング瞬時に大
きく左右される。サンプリング瞬時の不良選択は
サンプルされた信号のスペクトル帯の端縁近くに
零スペクトルを生じる可能性があり、その場合に
は伝送路の等化が困難になる。
シンボル持続時間づつ離間させた係数タツプを有
するアダプテイブイコライザを用いる高速デイジ
タル伝送システムの性能はサンプリング瞬時に大
きく左右される。サンプリング瞬時の不良選択は
サンプルされた信号のスペクトル帯の端縁近くに
零スペクトルを生じる可能性があり、その場合に
は伝送路の等化が困難になる。
アダプテイブイコライザは伝送路への適応のた
めに最小平均二乗誤差基準を用いるのが代表的で
ある。サンプリング瞬時はイコライザの出力側に
おいて平均二乗誤差とするのが好ましい二次関数
Ｊが最小になるように選択される。
めに最小平均二乗誤差基準を用いるのが代表的で
ある。サンプリング瞬時はイコライザの出力側に
おいて平均二乗誤差とするのが好ましい二次関数
Ｊが最小になるように選択される。
高速伝送システム用のアダプテイブイコライザ
の構成は「IEEE Trnsactions on
Commumication Technology」Vol.COM'19、
No.３、1971年６月、pp268〜280のH.Kobayashi
の論文“Simulteneons Adaptive Estimation
and Decision Algorithm for Carrire
Modulated Data Transmission System”に開
示されている。
の構成は「IEEE Trnsactions on
Commumication Technology」Vol.COM'19、
No.３、1971年６月、pp268〜280のH.Kobayashi
の論文“Simulteneons Adaptive Estimation
and Decision Algorithm for Carrire
Modulated Data Transmission System”に開
示されている。
これにはレート及びキヤリア再生及びデイジタ
ルイコライザの適応を最小平均二乗誤差基準を用
いて行うようにした受信機構成が開示されてい
る。この構成では信号は最初に復調され、斯る後
にサンプルされ、次いでアダプテイズイコライザ
で処理される。しかし、最適サンプリング位相を
保証するレート再生を行うために、この既知の受
信機構成では入力信号ｘ(t)を最初に微分し、斯る
後にメインパスと並列に、第２サンプラとメイン
アダプテイブイコライザと同一の特性を有する第
２アダプテイブイコライザを用いて同一の原理に
従つて処理する。更に相関回路をこのレート再生
ループの出力側に設けて選択した平均二乗誤差関
数を最小にすると共にサンプリング瞬時の位相を
調整する。
ルイコライザの適応を最小平均二乗誤差基準を用
いて行うようにした受信機構成が開示されてい
る。この構成では信号は最初に復調され、斯る後
にサンプルされ、次いでアダプテイズイコライザ
で処理される。しかし、最適サンプリング位相を
保証するレート再生を行うために、この既知の受
信機構成では入力信号ｘ(t)を最初に微分し、斯る
後にメインパスと並列に、第２サンプラとメイン
アダプテイブイコライザと同一の特性を有する第
２アダプテイブイコライザを用いて同一の原理に
従つて処理する。更に相関回路をこのレート再生
ループの出力側に設けて選択した平均二乗誤差関
数を最小にすると共にサンプリング瞬時の位相を
調整する。
このことは実際には受信機の構造が２倍複雑に
なることを意味するため、この受信機構成は現実
に使用することは困難であることが確かめられて
いる。
なることを意味するため、この受信機構成は現実
に使用することは困難であることが確かめられて
いる。
本発明の目的は回路の構造を２倍も複雑にする
ことなく、且つ計算及びｘ(t)を微分する信号処理
を必要とすることなくレート再生を行うようにす
ることにある。
ことなく、且つ計算及びｘ(t)を微分する信号処理
を必要とすることなくレート再生を行うようにす
ることにある。
この目的のために、本発明は頭書に記載のアダ
プテイブ受信装置において、前記アダプテイブ再
生回路は、 −一次クロツクを発生する発振器と、 −一次クロツクの周期の２倍の周期を有すると共
に時間的にT1及びT2づつ離間した順次の立上り
縁を有し、２つのサンプリング瞬時τ及びτ＋
Δτ（ここでτ一次クロツクのサンプリング瞬時、
Δτは一定値である）を交互に発生する二次クロ
ツクに従つて一次クロツクを整形する手段と、 −二次関数Ｊを計算し、瞬時τ及びτ＋Δτ間に
おけるその変化の符号を決定する手段と、 −一次クロツクの位相を二次関数Ｊの変化の符号
に応じて補正する手段と、 を具えるものとしたことを特徴とする。
プテイブ受信装置において、前記アダプテイブ再
生回路は、 −一次クロツクを発生する発振器と、 −一次クロツクの周期の２倍の周期を有すると共
に時間的にT1及びT2づつ離間した順次の立上り
縁を有し、２つのサンプリング瞬時τ及びτ＋
Δτ（ここでτ一次クロツクのサンプリング瞬時、
Δτは一定値である）を交互に発生する二次クロ
ツクに従つて一次クロツクを整形する手段と、 −二次関数Ｊを計算し、瞬時τ及びτ＋Δτ間に
おけるその変化の符号を決定する手段と、 −一次クロツクの位相を二次関数Ｊの変化の符号
に応じて補正する手段と、 を具えるものとしたことを特徴とする。
データ伝送システムの受信装置はベースバンド
信号ｘ(t)を発生する復調器を具えている。この信
号ｘ(t)は受信段においてサンプラ及びアダプテイ
ズイコライザで処理された後に、一般に複素サン
プルであるサンプルykを発生する。これらサンプ
ルykは斯かる後に決定回路に供給され、検出シン
ボルakを出力する。しかし、サンプリング瞬時に
応じて、検出シンボルakの決定において生ずる誤
差が著しく大きくなり得る。この誤差を低減する
ために、サンプルykとシンボルakとの差を表す関
数Ｊを選択する。この関数のサンプリング瞬時τ
に対する勾配、即ち∂J／∂τを決定し、この勾配をサ ンプリング瞬時を制御して最小にする。
信号ｘ(t)を発生する復調器を具えている。この信
号ｘ(t)は受信段においてサンプラ及びアダプテイ
ズイコライザで処理された後に、一般に複素サン
プルであるサンプルykを発生する。これらサンプ
ルykは斯かる後に決定回路に供給され、検出シン
ボルakを出力する。しかし、サンプリング瞬時に
応じて、検出シンボルakの決定において生ずる誤
差が著しく大きくなり得る。この誤差を低減する
ために、サンプルykとシンボルakとの差を表す関
数Ｊを選択する。この関数のサンプリング瞬時τ
に対する勾配、即ち∂J／∂τを決定し、この勾配をサ ンプリング瞬時を制御して最小にする。
第１の二次関数Ｊは、例えば、ek＝yk−akのよ
うな誤差ekの平均二乗値： (1) Ｊ＝Ｅ｛｜ek｜2｝ であり、ここで記号｜・｜は絶対値、記号Ｅ｛・｝
は平均値を表す。
うな誤差ekの平均二乗値： (1) Ｊ＝Ｅ｛｜ek｜2｝ であり、ここで記号｜・｜は絶対値、記号Ｅ｛・｝
は平均値を表す。
この関数Ｊを最小にするために勾配アルゴリズ
ムの確立形を用いる。Ｊの勾配： (2) gk＝∂e｛｜ek｜2｝／∂τ は使用できないが、その不偏推定量は (3) g^k＝｜ek（τk＋Δτ）｜2−｜ek-1（τk-1）｜2
／Δτ であり、ここでΔτは小時間差でり、τk及びτk-1は
一次クロツクの２個の順次のサンプリング瞬時で
あつて｜τk−τk-1｜》Δτであり、前者は後者から
後述する式(7)による制御により導出される。
ムの確立形を用いる。Ｊの勾配： (2) gk＝∂e｛｜ek｜2｝／∂τ は使用できないが、その不偏推定量は (3) g^k＝｜ek（τk＋Δτ）｜2−｜ek-1（τk-1）｜2
／Δτ であり、ここでΔτは小時間差でり、τk及びτk-1は
一次クロツクの２個の順次のサンプリング瞬時で
あつて｜τk−τk-1｜》Δτであり、前者は後者から
後述する式(7)による制御により導出される。
この勾配推定量から連続関数ｇ(t)が導かれ、こ
れは (4) ｇ(t)＝Sgo（g^k）；但しｔ∈｜KT，（Ｋ＋１）
Ｔ｜で定義され、ここでＴは伝送のシンボル持続
時間であり、Sgo（・）は符号関数を示す。
れは (4) ｇ(t)＝Sgo（g^k）；但しｔ∈｜KT，（Ｋ＋１）
Ｔ｜で定義され、ここでＴは伝送のシンボル持続
時間であり、Sgo（・）は符号関数を示す。
実際には関数Sgo（・）は実行を簡単にするため
に導入したものであるが、本発明を何ら限定する
ものでない。信号ｇ(t)は低域通過フイルタでろ波
された後に一次クロツクを発生する発振器を制御
する。
に導入したものであるが、本発明を何ら限定する
ものでない。信号ｇ(t)は低域通過フイルタでろ波
された後に一次クロツクを発生する発振器を制御
する。
この低域通過フイルタの出力はε(t)＝ｆ(t)＊ｇ
(t)であり、ここでｆ(t)はフイルタのインパルス応
答を示し、＊は畳込みを示す。ろ波を行なわない
場合には式はε(t)＝ｇ(t)になる。
(t)であり、ここでｆ(t)はフイルタのインパルス応
答を示し、＊は畳込みを示す。ろ波を行なわない
場合には式はε(t)＝ｇ(t)になる。
実際には帯域通過フイルタを用いて捕そく期間
中と定常状態中の動作の良好な兼合いを与えるよ
うにする。ループフイルタと称されているこのフ
イルタは当業者に公知のフエーズロツクループに
使用されている慣例のクラスのフイルタに属す
る。
中と定常状態中の動作の良好な兼合いを与えるよ
うにする。ループフイルタと称されているこのフ
イルタは当業者に公知のフエーズロツクループに
使用されている慣例のクラスのフイルタに属す
る。
信号ε(t)は一次クロツクを発生する発振器を制
御し、この一次クロツクの位相φ(t)は次式 (5) φ(t)＝−Ｋ・ε(t) に従つて変化し、ここでｋは発振器の利得定数で
ある。
御し、この一次クロツクの位相φ(t)は次式 (5) φ(t)＝−Ｋ・ε(t) に従つて変化し、ここでｋは発振器の利得定数で
ある。
この発振器により発生される一次クロツクの第
Ｋ番シンボル周期中の位相変化は (6) φk＝−K∫(k+1)T KTε(t)・dt になる。実際にはこの変化はΔτに対して僅かで
ある。
Ｋ番シンボル周期中の位相変化は (6) φk＝−K∫(k+1)T KTε(t)・dt になる。実際にはこの変化はΔτに対して僅かで
ある。
これがため、２個の順次の瞬時τk-1及びτkは次
式： (7) τk+1＝τk−K∫(k+1)T KTε(t)・dt の関係になる。
式： (7) τk+1＝τk−K∫(k+1)T KTε(t)・dt の関係になる。
第２の二次関数Ｊは、例えば、
(8) Ｊ＝Ｅ｛fk｝2
であり、ここでfk＝｜yk｜2−｜ak｜2である。
式(3)の場合と同様にして次式：
(9) g^
＝fk 2（τk＋Δτ）−fk-1 2（τk-1／Δτ
が得られる。
この式(9)を式(4)の項g^kに代入することにより順
次の瞬時τk+1とτkの関係式(7)を用いることができ
る。
次の瞬時τk+1とτkの関係式(7)を用いることができ
る。
本発明は、サンプリング処理を略々一定の差τk
＋Δτ−τk-1∝Δτを有する２個の順次のサンプリ
ング瞬時に行う。これがため、瞬時τk-1とτkΔτに
おいて第１の二次関数に従つて順次の誤差ek-1及
びe〓kが、又は第２の二次関数に従つてfk-1及びf〓k
が現われ、これにより式(7)と式(3)又は(9)を用いて
順次のサンプリング瞬時を決定することができ
る。これは一次クロツクの位相を式(3)又は(9)の符
号に依存する信号により補正することにより行わ
れる。斯かる後にこのように補正された一次クロ
ツクに正しい波形を与えてサンプラの動作を制御
する二次クロツクを発生させる。
＋Δτ−τk-1∝Δτを有する２個の順次のサンプリ
ング瞬時に行う。これがため、瞬時τk-1とτkΔτに
おいて第１の二次関数に従つて順次の誤差ek-1及
びe〓kが、又は第２の二次関数に従つてfk-1及びf〓k
が現われ、これにより式(7)と式(3)又は(9)を用いて
順次のサンプリング瞬時を決定することができ
る。これは一次クロツクの位相を式(3)又は(9)の符
号に依存する信号により補正することにより行わ
れる。斯かる後にこのように補正された一次クロ
ツクに正しい波形を与えてサンプラの動作を制御
する二次クロツクを発生させる。
第１の実施例では、アダプテイブ受信装置はデ
イジタルアダプテイブイコライザの前段にあるサ
ンプラを制御する二次クロツクを発生する手段を
含むものとする。
イジタルアダプテイブイコライザの前段にあるサ
ンプラを制御する二次クロツクを発生する手段を
含むものとする。
第２の実施例では、アダプテイブ受信装置はア
ナログアダプテイブイコライザの後段にあるサン
プラを制御する二次クロツクを発生する手段を含
むものとする。
ナログアダプテイブイコライザの後段にあるサン
プラを制御する二次クロツクを発生する手段を含
むものとする。
第３の実施例では、アダプテイブ受信装置はア
ダプテイブアナログイコライザの後段にある２個
のサンプラを制御する、２つの時間シフト信号に
分かれる二次クロツク信号を発生する手段を含む
ものとする。
ダプテイブアナログイコライザの後段にある２個
のサンプラを制御する、２つの時間シフト信号に
分かれる二次クロツク信号を発生する手段を含む
ものとする。
図面につき本発明を説明する。
第１図は本発明アダプテイブ受信装置の、デイ
ジタル処理の場合に好適な実施例を示す。ベース
バンド信号ｘ(t)（複素信号とすることができる）
はアダプテイブ受信段１１に入力し、この受信段
には決定回路１４が後続する。アダプテイブレー
ト再生回路１２はサンプルykと検出されたシンボ
ルakからアダプテイブ受信段１１の動作レートを
決定する。この好適実施例においてはアダプテイ
ブ受信段１１は第６図に示すようにサンプラ１１
１（本例ではアナログ−デイジタル変換器）と、
これに後続するデイジタルアダプテイブイコライ
ザ１１２とから成る。アダプテイブ受信段１１
（第１図）はサンプルyk（複素サンプルとすること
ができる）を発生する。決定回路１４を用いてこ
れらサンプルから検出シンボルakを得る。この決
定処理はサンプルykの系列と検出シンボルakの系
列との間に誤差を生ずる。この系列ykと系列akと
の差を決定し、この差の二次関数Ｊを計算し、斯
かる後にその順次の変化の符号を決定する。計算
装置１３は系列ykとakを受信し、第１計算段１３
１において関数Ｊを計算し、斯かる後に第２計算
段１３２において関数Ｊの変化の符号を決定す
る。これら変化の符号に応じて補正回路１２３が
発振器１２２に作用する補正信号を発生する。発
振器１２２は一次クロツク信号H1を接続ライン
１２４を経てアダプテイブ受信段１１に供給する
と共に整形回路１２１にも供給し、この整形回路
１２１は二次クロツクH5を発生する。
ジタル処理の場合に好適な実施例を示す。ベース
バンド信号ｘ(t)（複素信号とすることができる）
はアダプテイブ受信段１１に入力し、この受信段
には決定回路１４が後続する。アダプテイブレー
ト再生回路１２はサンプルykと検出されたシンボ
ルakからアダプテイブ受信段１１の動作レートを
決定する。この好適実施例においてはアダプテイ
ブ受信段１１は第６図に示すようにサンプラ１１
１（本例ではアナログ−デイジタル変換器）と、
これに後続するデイジタルアダプテイブイコライ
ザ１１２とから成る。アダプテイブ受信段１１
（第１図）はサンプルyk（複素サンプルとすること
ができる）を発生する。決定回路１４を用いてこ
れらサンプルから検出シンボルakを得る。この決
定処理はサンプルykの系列と検出シンボルakの系
列との間に誤差を生ずる。この系列ykと系列akと
の差を決定し、この差の二次関数Ｊを計算し、斯
かる後にその順次の変化の符号を決定する。計算
装置１３は系列ykとakを受信し、第１計算段１３
１において関数Ｊを計算し、斯かる後に第２計算
段１３２において関数Ｊの変化の符号を決定す
る。これら変化の符号に応じて補正回路１２３が
発振器１２２に作用する補正信号を発生する。発
振器１２２は一次クロツク信号H1を接続ライン
１２４を経てアダプテイブ受信段１１に供給する
と共に整形回路１２１にも供給し、この整形回路
１２１は二次クロツクH5を発生する。
第２図は一次クロツクから二次クロツクを形成
するメカニズムの一例を説明するクロツク信号系
列を示す。第３図はこれらクロツク信号を発生す
る回路の一例のブロツク図を示す。一次クロツク
H1（接続ライン１２４）は遅延素子６２で遅延さ
れてその出力端子６６にクロツクH2を発生する。
選択回路６３はクロツクH1及びH2の各々の２周
期から１周期を交互に消去してクロツク信号H3
及びH4を各別の出力端子６７及び６８に発生す
る。次にこれらクロツク信号を合成して二次クロ
ツクH5（接続ライン１２５）を形成する。この二
次クロツクH5は一次クロツクの２倍の周期を有
すると共に時間T1及びT2づつ離間した順次の立
上り縁を有し、２個のサンプリング瞬時τ及びτ
＋Δτを発生する。これは、一次クロツクH1の規
則正しい周期Ｔに対し期間T1が値Δτだけ長く、
期間T2が値Δτだけ短いということと同じである。
するメカニズムの一例を説明するクロツク信号系
列を示す。第３図はこれらクロツク信号を発生す
る回路の一例のブロツク図を示す。一次クロツク
H1（接続ライン１２４）は遅延素子６２で遅延さ
れてその出力端子６６にクロツクH2を発生する。
選択回路６３はクロツクH1及びH2の各々の２周
期から１周期を交互に消去してクロツク信号H3
及びH4を各別の出力端子６７及び６８に発生す
る。次にこれらクロツク信号を合成して二次クロ
ツクH5（接続ライン１２５）を形成する。この二
次クロツクH5は一次クロツクの２倍の周期を有
すると共に時間T1及びT2づつ離間した順次の立
上り縁を有し、２個のサンプリング瞬時τ及びτ
＋Δτを発生する。これは、一次クロツクH1の規
則正しい周期Ｔに対し期間T1が値Δτだけ長く、
期間T2が値Δτだけ短いということと同じである。
二次関数Ｊが前記の式(1)又は(8)により定義され
る場合には、計算装置１３は予想される複素値yk
及びakの全部について予め計算した二次関数Ｊの
変化の符号の値をストアする固定メモリで構成す
ることができ、このメモリyk及びakの複素値でア
ドレスして読出すようにする。
る場合には、計算装置１３は予想される複素値yk
及びakの全部について予め計算した二次関数Ｊの
変化の符号の値をストアする固定メモリで構成す
ることができ、このメモリyk及びakの複素値でア
ドレスして読出すようにする。
しかし、関数Ｊが式(1)で定義される場合には、
第１計算段１３１をek＝yk−akの計算を行う減算
器と二乗回路、例えば乗算器とをもつて構成する
ことができる。更に、ekの実数部（e′kで示す）
が正のときは関数Ｊに対して実数部のみを採るこ
とができる。この第２の場合には、関数Ｊの変化
の符号を第２計算段１３２で決定する。これは例
えば第５図に示す計算回路である。この目的のた
めに、第１計算段１３１から出る情報を遅延素子
５０を経て比較器５１の一方の入力端子に供給す
る。比較器５１の他方の入力端子は第１計算段１
３１の出力を直接受信する。これがため、比較器
５１の両入力端子には遅延された情報e′k-1と次
の遅延されてない情報e′kが同時に到達する。こ
の比較器は２個の出力端子を有し、それぞれ
e′k-1＜e′k又はe′k-1＞e′kのときにアクテイブ状態
になる。これら出力のアクテイブ状態又は非アク
テイブ状態は２個のメモリ素子５２，５３にスト
アされる。これらメモリ素子はe′k及びe′k-1のそ
れぞれの符号がともに正のときにクロツクH3の
立上り縁を有効化することにより得られるクロツ
ク信号H6によりエネーブルされる。これはバリ
デーシヨン素子５７により行われる。これらメモ
リ素子５２及び５３の出力５４及び５５は一次ク
ロツク補正装置１２３に作用する。この補正装置
は第４図に示すように、例えば低域通過フイルタ
６１が後続する演算増幅器６０により構成され
る。この演算増幅器は例えばSIGNETICS社製の
タイプLF356とする。低域通過フイルタ６１の特
性はプルインレンジを定めると共に発振器の位相
雑音を制限するように決定する。補正は発振器１
２２に作用し、この発振器は例えばモトローラ社
のタイプMC1648とする。この発振器はその出力
端子１２４から例えば35MHzの周波数を有する一
次クロツクを発生する。
第１計算段１３１をek＝yk−akの計算を行う減算
器と二乗回路、例えば乗算器とをもつて構成する
ことができる。更に、ekの実数部（e′kで示す）
が正のときは関数Ｊに対して実数部のみを採るこ
とができる。この第２の場合には、関数Ｊの変化
の符号を第２計算段１３２で決定する。これは例
えば第５図に示す計算回路である。この目的のた
めに、第１計算段１３１から出る情報を遅延素子
５０を経て比較器５１の一方の入力端子に供給す
る。比較器５１の他方の入力端子は第１計算段１
３１の出力を直接受信する。これがため、比較器
５１の両入力端子には遅延された情報e′k-1と次
の遅延されてない情報e′kが同時に到達する。こ
の比較器は２個の出力端子を有し、それぞれ
e′k-1＜e′k又はe′k-1＞e′kのときにアクテイブ状態
になる。これら出力のアクテイブ状態又は非アク
テイブ状態は２個のメモリ素子５２，５３にスト
アされる。これらメモリ素子はe′k及びe′k-1のそ
れぞれの符号がともに正のときにクロツクH3の
立上り縁を有効化することにより得られるクロツ
ク信号H6によりエネーブルされる。これはバリ
デーシヨン素子５７により行われる。これらメモ
リ素子５２及び５３の出力５４及び５５は一次ク
ロツク補正装置１２３に作用する。この補正装置
は第４図に示すように、例えば低域通過フイルタ
６１が後続する演算増幅器６０により構成され
る。この演算増幅器は例えばSIGNETICS社製の
タイプLF356とする。低域通過フイルタ６１の特
性はプルインレンジを定めると共に発振器の位相
雑音を制限するように決定する。補正は発振器１
２２に作用し、この発振器は例えばモトローラ社
のタイプMC1648とする。この発振器はその出力
端子１２４から例えば35MHzの周波数を有する一
次クロツクを発生する。
第２の実施例ではアダプテイブ受信段１１は第
７図に示すようにサンプラ１１１が後続するアナ
ログアダプテイブイコライザ１１５で構成する。
７図に示すようにサンプラ１１１が後続するアナ
ログアダプテイブイコライザ１１５で構成する。
第８図に示す第３の実施例では、アダプテイブ
受信段１１をアナログアダプテイブイコライザ１
１５と、これに後続する一方のチヤンネル内の第
１サンプラ１１６及び他方のチャンネル内の第２
サンプラ１１３とで構成する。第８図において、
第３図に示す素子と同一の素子は同一の符号で示
す。一次クロツクを整形する手段１２１は本例で
は第８図の遅延素子６２に減縮される。本例では
サンプリングクロツク信号は第２図に示すクロツ
ク信号H1及びH2（第３図の接続線１２４及び６
６に発生する）である。その他の動作原理は第１
の実施例について述べたのと同様である。誤差ea k
（又はer k）は瞬時ｋにおけるサンプラ１１３（又
は１１６）の出力のサンプルと該瞬時に決定され
たシンボルとの差である。
受信段１１をアナログアダプテイブイコライザ１
１５と、これに後続する一方のチヤンネル内の第
１サンプラ１１６及び他方のチャンネル内の第２
サンプラ１１３とで構成する。第８図において、
第３図に示す素子と同一の素子は同一の符号で示
す。一次クロツクを整形する手段１２１は本例で
は第８図の遅延素子６２に減縮される。本例では
サンプリングクロツク信号は第２図に示すクロツ
ク信号H1及びH2（第３図の接続線１２４及び６
６に発生する）である。その他の動作原理は第１
の実施例について述べたのと同様である。誤差ea k
（又はer k）は瞬時ｋにおけるサンプラ１１３（又
は１１６）の出力のサンプルと該瞬時に決定され
たシンボルとの差である。
第１図は本発明アダプテイブ受信装置の一実施
例のブロツク図、第２図はクロツク信号の波形
図、第３図は二次クロツクを発生する回路のブロ
ツク図、第４図は一次クロツクの位相を補正する
手段の実施例のブロツク図、第５図はekの実数部
e′kが２個の順次の瞬時中正であるときに該実数
部のみから二次関数Ｊの変化の符号を決定する手
段の実施例のブロツク図、第６図はデイジタルア
ダプテイブイコライザを用いるアダプテイブ受信
段の実施例のブロツク図、第７図はアナログアダ
プテイブイコライザを用いるアダプテイブ受信段
の実施例のブロツク図、第８図はアナログアダプ
テイブイコライザを用いるアダプテイブ受信段の
他の実施例のブロツク図である。 １１…アダプテイブ受信部、１２…アダプテイ
ブレート再生回路、１３…計算装置、１４…決定
回路、１２１…整形装置、１２２…発振器、１２
３…補正装置、１３１…第１計算段、１３２…第
２計算段、１１１，１１３，１１６…サンプラ、
１１２…デイジタルアダプテイブイコライザ、１
１５…アナログアダプテイブイコライザ、６２…
遅延素子、６３…選択回路、６４…合成回路、６
０…演算増幅器、６１…低域通過フイルタ、５０
…遅延素子、５１…比較器、５２，５３…メモリ
素子、５７…バリデーシヨン素子、H1…一次ク
ロツク、H2…二次クロツク。
例のブロツク図、第２図はクロツク信号の波形
図、第３図は二次クロツクを発生する回路のブロ
ツク図、第４図は一次クロツクの位相を補正する
手段の実施例のブロツク図、第５図はekの実数部
e′kが２個の順次の瞬時中正であるときに該実数
部のみから二次関数Ｊの変化の符号を決定する手
段の実施例のブロツク図、第６図はデイジタルア
ダプテイブイコライザを用いるアダプテイブ受信
段の実施例のブロツク図、第７図はアナログアダ
プテイブイコライザを用いるアダプテイブ受信段
の実施例のブロツク図、第８図はアナログアダプ
テイブイコライザを用いるアダプテイブ受信段の
他の実施例のブロツク図である。 １１…アダプテイブ受信部、１２…アダプテイ
ブレート再生回路、１３…計算装置、１４…決定
回路、１２１…整形装置、１２２…発振器、１２
３…補正装置、１３１…第１計算段、１３２…第
２計算段、１１１，１１３，１１６…サンプラ、
１１２…デイジタルアダプテイブイコライザ、１
１５…アナログアダプテイブイコライザ、６２…
遅延素子、６３…選択回路、６４…合成回路、６
０…演算増幅器、６１…低域通過フイルタ、５０
…遅延素子、５１…比較器、５２，５３…メモリ
素子、５７…バリデーシヨン素子、H1…一次ク
ロツク、H2…二次クロツク。
Claims (1)
- 【特許請求の範囲】 １ 伝送系の伝送路変動に適応するようにしたデ
イジタルデータ受信装置であつて、アダプテイブ
イコライザと少なくとも１個のサンプラを含み、
入力信号ｘ(t)から複素サンプルykを所定のレート
で発生するアダプテイブ受信段と、検出した複素
シンボルakを出力する決定回路と、ykとakとの差
を表わす二次関数Ｊを最小にすることにより最適
サンプリング瞬時を決定するアダプテイブレート
再生回路とを具えて成るアダプテイブ受信装置に
おいて、前記アダプテイブレート再生回路は、 −一次クロツクを発生する発振器と、 −一次クロツクの周期の２倍の周期を有すると共
に時間的にT1及びT2づつ離間した順次の立上り
縁を有し、２つのサンプリング瞬時τ及びτ＋
Δτ（ここでτは一次クロツクのサンプリング瞬
時、Δτは一定値である）を交互に発生する二次
クロツクに従つて一次クロツクを整形する手段
と、 −二次関数Ｊを計算し、瞬時τ及びτ＋Δτ間に
おけるその変化の符号を決定する手段と、 −一次クロツクの位相を二次関数Ｊの変化の符号
に応じて補正する手段と、 を具えるものとしたことを特徴とするアダプテイ
ブ受信装置。 ２ 特許請求の範囲第１項記載のアダプテイブ受
信装置において、前記二次関数Ｊとその変化の符
号を計算する手段は固定メモリで構成し、該メモ
リには予想される複素値yk及びakの全ての組合わ
せについて予め計算した二次関数Ｊの変化の符号
の値を記憶しておき、該メモリをyk及びakの複素
値でアドレスして読出すようにしたことを特徴と
するアダプテイブ受信装置。 ３ 特許請求の範囲第１項に記載のアダプテイブ
受信装置において、前記二次関数Ｊを誤差ek＝yk
−akの平均二乗値Ｊ＝Ｅ｛｜ek｜2｝とし（ここ
で、｜ek｜はekの絶対値を示し、記号Ｅ｛・｝は平
均値を表す）、且つＪの変化をekの実数部から、
該実数部が２個の順次の瞬時において正であると
きにのみ決定する場合には、前記二次関数Ｊ及び
その変化の符号を計算する手段は、 −入力端子に複素サンプルyk及び検出シンボルak
を受信し、出力端子にek＝yk−akを発生する減算
器と、 −誤差ekの実数部e′kを一次クロツクの１周期だ
け遅延させる遅延素子と、 −遅延通路の誤差e′k-1と直接通路の誤差e′kを同
時に受信する比較器及びe′k-1とe′kの比較の結果
を蓄積する２個のメモリ素子と、 −一次クロツクからその２周期毎にその一周期を
除去して取り出したクロツクをe′k-1及びe′kが両
方とも正のときにのみ有効化させてこれにより前
記メモリ素子をエネーブルするバリデーシヨン素
子とで構成したことを特徴とするアダプテイブ受
信装置。 ４ 特許請求の範囲第１〜３の何れかに記載のア
ダプテイブ受信装置において、二次クロツクはデ
イジタルアダプテイブイコライザの前段のアナロ
グ−デジタル変換器から成るサンプラを制御する
ことを特徴とするアダプテイブ受信装置。 ５ 特許請求の範囲第１〜３の何れかに記載のア
ダプテイブ受信装置において、二次クロツク信号
はアナログアダプテイブイコライザの後段のサン
プラを制御することを特徴とするアダプテイブ受
信装置。 ６ 特許請求の範囲第１〜３の何れかに記載のア
ダプテイブ受信装置において、二次クロツクは２
個の時間シフトクロツクに分割されてアナログア
ダプテイブイコライザの後段の２個のサンプラを
制御することを特徴とするアダプテイブ受信装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8415483 | 1984-10-09 | ||
| FR8415483A FR2571566B1 (fr) | 1984-10-09 | 1984-10-09 | Dispositif de reception de donnees numeriques comportant un dispositif de recuperation adaptative de rythme |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6194419A JPS6194419A (ja) | 1986-05-13 |
| JPH0530333B2 true JPH0530333B2 (ja) | 1993-05-07 |
Family
ID=9308484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223443A Granted JPS6194419A (ja) | 1984-10-09 | 1985-10-07 | アダプテイブ受信装置 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4669092A (ja) |
| EP (1) | EP0178720B1 (ja) |
| JP (1) | JPS6194419A (ja) |
| AU (1) | AU576127B2 (ja) |
| CA (1) | CA1242502A (ja) |
| DE (1) | DE3575369D1 (ja) |
| FI (1) | FI84954C (ja) |
| FR (1) | FR2571566B1 (ja) |
| IE (1) | IE57429B1 (ja) |
| IL (1) | IL76629A0 (ja) |
| NO (1) | NO169519C (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3638877A1 (de) * | 1986-11-14 | 1988-05-26 | Nixdorf Computer Ag | Verfahren zur adaptiven entzerrung von impulssignalen sowie schaltungsanordnung zur durchfuehrung des verfahrens |
| US5001729A (en) * | 1987-05-26 | 1991-03-19 | Hayes Microcomputer Products, Inc. | High speed half duplex modem with fast turnaround protocol |
| US4829543A (en) * | 1987-12-04 | 1989-05-09 | Motorola, Inc. | Phase-coherent TDMA quadrature receiver for multipath fading channels |
| US4873683A (en) * | 1987-12-04 | 1989-10-10 | Motorola, Inc. | TDMA radio system employing BPSK synchronization for QPSK signals subject to random phase variation and multipath fading |
| US4847869A (en) * | 1987-12-04 | 1989-07-11 | Motorla, Inc. | Rapid reference acquisition and phase error compensation for radio transmission of data |
| JPH0624399B2 (ja) * | 1988-03-22 | 1994-03-30 | 富士通株式会社 | 受信信号処理方式 |
| US5025457A (en) * | 1989-04-21 | 1991-06-18 | Codex Corporation | Synchronizing continuous bit stream oriented terminals in a communications network |
| US5103464A (en) * | 1990-05-31 | 1992-04-07 | Northern Telecom Limited | Method and apparatus for timing recovery in digital data communications systems |
| FI85548C (fi) * | 1990-06-14 | 1992-04-27 | Nokia Oy Ab | Mottagningsfoerfarande och mottagare foer diskreta signaler. |
| CA2050867A1 (en) * | 1990-09-10 | 1992-03-11 | Seiji Miyoshi | System for reproducing timing clock signal |
| FR2670970B1 (fr) * | 1990-12-21 | 1994-09-30 | Alcatel Telspace | Un systeme recepteur pour le traitement de signaux recus sur des voies de diversite. |
| US5416806A (en) * | 1992-06-15 | 1995-05-16 | International Business Machines Corporation | Timing loop method and apparatus for PRML data detection |
| US5297166A (en) * | 1992-07-02 | 1994-03-22 | National Semiconductor Corporation | Method and apparatus for decision feedback equalization with reduced convergence time |
| JP3693301B2 (ja) * | 1993-05-07 | 2005-09-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 改善されたタイミング手段を有する受信機からなる送信方式 |
| US5793821A (en) * | 1995-06-07 | 1998-08-11 | 3Com Corporation | Timing Recovery using group delay compensation |
| FR2736231A1 (fr) * | 1995-06-28 | 1997-01-03 | Trt Telecom Radio Electr | Systeme de communication numerique comportant un recepteur dote d'un dispositif de recuperation de rythme |
| JP3288574B2 (ja) * | 1996-02-26 | 2002-06-04 | 松下電器産業株式会社 | データ受信装置 |
| US6363129B1 (en) * | 1998-11-09 | 2002-03-26 | Broadcom Corporation | Timing recovery system for a multi-pair gigabit transceiver |
| US6414990B1 (en) * | 1998-09-29 | 2002-07-02 | Conexant Systems, Inc. | Timing recovery for a high speed digital data communication system based on adaptive equalizer impulse response characteristics |
| US7010269B2 (en) * | 2001-05-07 | 2006-03-07 | Koninklijke Philips Electronics N.V. | Pre-equalizer structure based on PN511 sequence for terrestrial DTV reception |
| US7058369B1 (en) | 2001-11-21 | 2006-06-06 | Pmc-Sierra Inc. | Constant gain digital predistortion controller for linearization of non-linear amplifiers |
| US6744330B1 (en) * | 2002-02-21 | 2004-06-01 | Conexant Systems, Inc. | Adaptive analog equalizer |
| US7289555B2 (en) * | 2003-02-05 | 2007-10-30 | Fujitsu Limited | Method and system for signal processing using vector output from scalar data |
| US7830956B2 (en) * | 2003-02-05 | 2010-11-09 | Fujitsu Limited | Method and system for processing a sampled signal |
| US7324589B2 (en) * | 2003-02-05 | 2008-01-29 | Fujitsu Limited | Method and system for providing error compensation to a signal using feedback control |
| US7260001B2 (en) * | 2003-03-20 | 2007-08-21 | Arm Limited | Memory system having fast and slow data reading mechanisms |
| US8185812B2 (en) * | 2003-03-20 | 2012-05-22 | Arm Limited | Single event upset error detection within an integrated circuit |
| US8650470B2 (en) | 2003-03-20 | 2014-02-11 | Arm Limited | Error recovery within integrated circuit |
| US7278080B2 (en) * | 2003-03-20 | 2007-10-02 | Arm Limited | Error detection and recovery within processing stages of an integrated circuit |
| KR100981999B1 (ko) * | 2003-03-20 | 2010-09-13 | 유니버시티 오브 미시간 | 집적회로의 처리단 내에서의 시스템적이고 랜덤한 오류의검출 및 회복 |
| JP4668750B2 (ja) * | 2005-09-16 | 2011-04-13 | 富士通株式会社 | データ再生回路 |
| KR20070114557A (ko) * | 2006-05-29 | 2007-12-04 | 삼성전자주식회사 | 퓨즈를 갖는 반도체 기억 소자 및 그 형성 방법 |
| US7804921B2 (en) | 2006-05-30 | 2010-09-28 | Fujitsu Limited | System and method for decoupling multiple control loops |
| US7839958B2 (en) | 2006-05-30 | 2010-11-23 | Fujitsu Limited | System and method for the adjustment of compensation applied to a signal |
| US7848470B2 (en) * | 2006-05-30 | 2010-12-07 | Fujitsu Limited | System and method for asymmetrically adjusting compensation applied to a signal |
| US7801208B2 (en) * | 2006-05-30 | 2010-09-21 | Fujitsu Limited | System and method for adjusting compensation applied to a signal using filter patterns |
| US7760798B2 (en) * | 2006-05-30 | 2010-07-20 | Fujitsu Limited | System and method for adjusting compensation applied to a signal |
| US7817757B2 (en) * | 2006-05-30 | 2010-10-19 | Fujitsu Limited | System and method for independently adjusting multiple offset compensations applied to a signal |
| US7787534B2 (en) * | 2006-05-30 | 2010-08-31 | Fujitsu Limited | System and method for adjusting offset compensation applied to a signal |
| US7817712B2 (en) * | 2006-05-30 | 2010-10-19 | Fujitsu Limited | System and method for independently adjusting multiple compensations applied to a signal |
| US7839955B2 (en) * | 2006-05-30 | 2010-11-23 | Fujitsu Limited | System and method for the non-linear adjustment of compensation applied to a signal |
| US7804894B2 (en) | 2006-05-30 | 2010-09-28 | Fujitsu Limited | System and method for the adjustment of compensation applied to a signal using filter patterns |
| US7764757B2 (en) * | 2006-05-30 | 2010-07-27 | Fujitsu Limited | System and method for the adjustment of offset compensation applied to a signal |
| US8014482B2 (en) * | 2007-11-26 | 2011-09-06 | Faraday Technology Corp. | Signal receiving circuit utilizing timing recovery parameter generating circuit |
| US8171386B2 (en) * | 2008-03-27 | 2012-05-01 | Arm Limited | Single event upset error detection within sequential storage circuitry of an integrated circuit |
| US8161367B2 (en) * | 2008-10-07 | 2012-04-17 | Arm Limited | Correction of single event upset error within sequential storage circuitry of an integrated circuit |
| JP5393885B2 (ja) * | 2010-06-04 | 2014-01-22 | 三菱電機株式会社 | 受信装置、データ識別再生装置、ｐｏｎシステムおよびデータ識別再生方法 |
| US8493120B2 (en) | 2011-03-10 | 2013-07-23 | Arm Limited | Storage circuitry and method with increased resilience to single event upsets |
| US8867598B1 (en) | 2012-08-14 | 2014-10-21 | Pmc-Sierra Us, Inc. | Timing and data recovery in feed-forward equalization |
| JP6079388B2 (ja) * | 2013-04-03 | 2017-02-15 | 富士通株式会社 | 受信回路及びその制御方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL171215C (nl) * | 1973-03-09 | 1983-02-16 | Trt Telecom Radio Electr | Automatische egalisatie-inrichting voor een datatransmissiekanaal. |
| US3879664A (en) * | 1973-05-07 | 1975-04-22 | Signatron | High speed digital communication receiver |
| US4146840A (en) * | 1978-01-31 | 1979-03-27 | Harris Corporation | Technique for obtaining symbol timing for equalizer weights |
| US4334313A (en) * | 1980-09-08 | 1982-06-08 | Bell Telephone Laboratories, Incorporated | Timing recovery technique |
| NL8202438A (nl) * | 1982-06-16 | 1984-01-16 | Philips Nv | Eindinrichting voor een duplex transmissiestelsel. |
| FR2534426A1 (fr) * | 1982-10-11 | 1984-04-13 | Trt Telecom Radio Electr | Egaliseur auto-adaptatif pour signal de donnees en bande de base |
-
1984
- 1984-10-09 FR FR8415483A patent/FR2571566B1/fr not_active Expired
-
1985
- 1985-09-26 US US06/780,732 patent/US4669092A/en not_active Expired - Fee Related
- 1985-10-03 CA CA000492135A patent/CA1242502A/en not_active Expired
- 1985-10-03 DE DE8585201598T patent/DE3575369D1/de not_active Expired - Lifetime
- 1985-10-03 EP EP85201598A patent/EP0178720B1/fr not_active Expired - Lifetime
- 1985-10-04 FI FI853856A patent/FI84954C/fi not_active IP Right Cessation
- 1985-10-04 NO NO853945A patent/NO169519C/no unknown
- 1985-10-07 JP JP60223443A patent/JPS6194419A/ja active Granted
- 1985-10-07 IE IE2450/85A patent/IE57429B1/en not_active IP Right Cessation
- 1985-10-08 AU AU48360/85A patent/AU576127B2/en not_active Ceased
- 1985-10-09 IL IL76629A patent/IL76629A0/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| NO169519B (no) | 1992-03-23 |
| DE3575369D1 (de) | 1990-02-15 |
| FI853856L (fi) | 1986-04-10 |
| IE57429B1 (en) | 1992-09-09 |
| FR2571566B1 (fr) | 1987-01-23 |
| US4669092A (en) | 1987-05-26 |
| AU4836085A (en) | 1986-04-17 |
| JPS6194419A (ja) | 1986-05-13 |
| FR2571566A1 (fr) | 1986-04-11 |
| FI84954C (fi) | 1992-02-10 |
| FI84954B (fi) | 1991-10-31 |
| NO169519C (no) | 1992-07-01 |
| EP0178720B1 (fr) | 1990-01-10 |
| CA1242502A (en) | 1988-09-27 |
| AU576127B2 (en) | 1988-08-11 |
| IE852450L (en) | 1986-04-09 |
| EP0178720A1 (fr) | 1986-04-23 |
| FI853856A0 (fi) | 1985-10-04 |
| NO853945L (no) | 1986-04-10 |
| IL76629A0 (en) | 1986-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0530333B2 (ja) | ||
| US6067319A (en) | Method for equalization of a quadrature amplitude modulated signal | |
| US4320517A (en) | Method and device for effecting the initial adjustment of the clock in a synchronous data receiver | |
| US6594098B1 (en) | Acquistion timing loop for read channel | |
| US6055284A (en) | Symbol timing recovery circuit in digital demodulator | |
| US5490174A (en) | Digital data receiver | |
| US4262360A (en) | Method and device for detecting a pseudo-random sequence of carrier phase changes of 0° and 180° in a data receiver | |
| JPH10293969A (ja) | デジタル記録再生装置の適応的な信号処理方法及びその回路 | |
| CN100586032C (zh) | 稳定接收电话线上分组数据的突发模式接收机及其方法 | |
| US4039748A (en) | Method and device for synchronizing the receiver clock in a data transmission system | |
| US5570396A (en) | Transmission system comprising receiver with improved timing means | |
| US20050122885A1 (en) | Phase difference correction apparatus and data reproduction apparatus including data header detection apparatus | |
| US4253186A (en) | Method and device for detecting a pseudo-random sequence of two symbols in a data receiver employing double sideband-quadrature carrier modulation | |
| US5881110A (en) | Carrier phase synchronization by reverse playback | |
| US4481646A (en) | Method and apparatus for receiving a data signal modulated by means of a double sideband-quadrature carrier modulation technique | |
| US7333579B2 (en) | Robust symbol timing recovery circuit for telephone line modem | |
| JP3149236B2 (ja) | 受信システム | |
| JP2753485B2 (ja) | バーストモード復調装置 | |
| JP2860975B2 (ja) | タイミング抽出回路 | |
| US5652771A (en) | Time tracking based on a Taylor series of an expected signal | |
| JPS5945251B2 (ja) | サンプリング位相制御装置 | |
| JP3906556B2 (ja) | 再生クロック抽出装置 | |
| JPH0767167B2 (ja) | 波形等化器 | |
| SU1653171A1 (ru) | Устройство анализа сигналов с амплитудно-фазовой модул цией | |
| JPH11331138A (ja) | クロック再生方法及びクロック再生器 |