JP2860975B2 - タイミング抽出回路 - Google Patents
タイミング抽出回路Info
- Publication number
- JP2860975B2 JP2860975B2 JP3230846A JP23084691A JP2860975B2 JP 2860975 B2 JP2860975 B2 JP 2860975B2 JP 3230846 A JP3230846 A JP 3230846A JP 23084691 A JP23084691 A JP 23084691A JP 2860975 B2 JP2860975 B2 JP 2860975B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sampler
- phase
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル加入者線伝
送システムにおいて、特に受信波よりタイミング情報を
抽出し、且つ、これに同期した位相制御を行う技術に関
する。
送システムにおいて、特に受信波よりタイミング情報を
抽出し、且つ、これに同期した位相制御を行う技術に関
する。
【０００２】
【従来の技術】加入者線伝送システムの簡略図を図２に
示す。図２に示すように、加入者線伝送システムは、送
信回路２０１，Ｄ／Ａ変換器２０２，ハイブリッドトラ
ンス２０４，加入者線路２０５，Ａ／Ｄ変換器２０６，
エコーキャンセラー２０３，加算器２０８，判定等化器
２０７，タイミング抽出回路２１２を有している。さら
に、タイミング抽出回路は、プリカーサー推定型位相制
御回路２０９と、ディジタル位相制御発振器２１０と、
水晶発振器２１１とからなっている。
示す。図２に示すように、加入者線伝送システムは、送
信回路２０１，Ｄ／Ａ変換器２０２，ハイブリッドトラ
ンス２０４，加入者線路２０５，Ａ／Ｄ変換器２０６，
エコーキャンセラー２０３，加算器２０８，判定等化器
２０７，タイミング抽出回路２１２を有している。さら
に、タイミング抽出回路は、プリカーサー推定型位相制
御回路２０９と、ディジタル位相制御発振器２１０と、
水晶発振器２１１とからなっている。
【０００３】従来のタイミング抽出回路では、エコーキ
ャンセルされた後の受信波を判定等化器によって等化し
た後の信号を入力としている。プリカーサー推定型位相
制御回路は、判定結果と判定誤差によりプリカーサーの
ゼロクロスの推定を行い、サンプリング位相の微妙なず
れを検出し、その結果より受信タイミングを微調する。
ディジタル位相制御発振器は、このプリカーサー推定型
位相制御回路の制御を受けて水晶発振器からのシステム
の基準周波数（１５．３６ＭＨｚ）のカウント数を変化
させて、Ｔ／１９２きざみで位相の制御を受けたボーレ
ートクロック（８０ＫＨｚ）を作成する。
ャンセルされた後の受信波を判定等化器によって等化し
た後の信号を入力としている。プリカーサー推定型位相
制御回路は、判定結果と判定誤差によりプリカーサーの
ゼロクロスの推定を行い、サンプリング位相の微妙なず
れを検出し、その結果より受信タイミングを微調する。
ディジタル位相制御発振器は、このプリカーサー推定型
位相制御回路の制御を受けて水晶発振器からのシステム
の基準周波数（１５．３６ＭＨｚ）のカウント数を変化
させて、Ｔ／１９２きざみで位相の制御を受けたボーレ
ートクロック（８０ＫＨｚ）を作成する。
【０００４】図７に、図２中２１２で示すタイミング抽
出回路の詳細ブロック図を示す。判定等化器出力は、自
乗回路７０２に入力され、自乗回路出力は積分回路７０
３に入力される。積分回路出力は一定期間の積分の後、
比較器７０５に入力されその符号の正負を判別する。デ
ィジタル位相制御型発振器７０６は、水晶発振器７０７
からのシステムの基準周波数を入力とし、比較器出力が
正の場合には、ボーレートクロックの位相をシステムロ
ックの一位相分だけ進めるように制御がかかる。逆に、
負の場合には、システムロックの一位相分だけ遅らせる
ように制御する。
出回路の詳細ブロック図を示す。判定等化器出力は、自
乗回路７０２に入力され、自乗回路出力は積分回路７０
３に入力される。積分回路出力は一定期間の積分の後、
比較器７０５に入力されその符号の正負を判別する。デ
ィジタル位相制御型発振器７０６は、水晶発振器７０７
からのシステムの基準周波数を入力とし、比較器出力が
正の場合には、ボーレートクロックの位相をシステムロ
ックの一位相分だけ進めるように制御がかかる。逆に、
負の場合には、システムロックの一位相分だけ遅らせる
ように制御する。
【０００５】このタイミング抽出法では、トレーニング
初期時に受信クロック位相を変えながらの強制位相シフ
トが必要になる。これは、判定等化器の収束性が受信ク
ロック位相に強く依存するためであり、初期設定された
タイミング位相が悪い場合には、最悪判定等化器が収束
できなくなってしまう。そのため判定等化器が収束でき
ない場合には初期設定されたタイミング位相を強制的に
ずらして、再度トレーニングされるためトレーニング時
間が長くなってしまう。
初期時に受信クロック位相を変えながらの強制位相シフ
トが必要になる。これは、判定等化器の収束性が受信ク
ロック位相に強く依存するためであり、初期設定された
タイミング位相が悪い場合には、最悪判定等化器が収束
できなくなってしまう。そのため判定等化器が収束でき
ない場合には初期設定されたタイミング位相を強制的に
ずらして、再度トレーニングされるためトレーニング時
間が長くなってしまう。
【０００６】
【発明が解決しようとする課題】この従来のタイミング
抽出回路は、図２に示すように、その入力信号が判定等
化器出力となっている。
抽出回路は、図２に示すように、その入力信号が判定等
化器出力となっている。
【０００７】従って、タイミング抽出回路の収束の可否
は判定等化器の収束性に強く依存することになり、判定
等化器が収束できない場合には当然のことながらタイミ
ング抽出することができない。現状、判定等化器の収束
については初期位相をいくつか設け、収束できない場合
には次の位相に強制位相ジャンプを行うことによって収
束させているため、トレーニング時間の長期化を避ける
ことはできない。
は判定等化器の収束性に強く依存することになり、判定
等化器が収束できない場合には当然のことながらタイミ
ング抽出することができない。現状、判定等化器の収束
については初期位相をいくつか設け、収束できない場合
には次の位相に強制位相ジャンプを行うことによって収
束させているため、トレーニング時間の長期化を避ける
ことはできない。
【０００８】また、従来のタイミング抽出は、プリカー
サーのゼロクロス点を推定することによってタイミング
位相を求めているため、ゼロクロス点が変動するような
直流的な揺らぎに影響を受け易く、この場合には、タイ
ミングジッタの増加につながり、システムの性能を劣化
させてしまう。
サーのゼロクロス点を推定することによってタイミング
位相を求めているため、ゼロクロス点が変動するような
直流的な揺らぎに影響を受け易く、この場合には、タイ
ミングジッタの増加につながり、システムの性能を劣化
させてしまう。
【０００９】さらに、抽出されたタイミング位相が、受
信波のＳ／Ｎ最適位相と一致しないため、判定等化後の
Ｓ／Ｎが劣化してしまうという問題があった。
信波のＳ／Ｎ最適位相と一致しないため、判定等化後の
Ｓ／Ｎが劣化してしまうという問題があった。
【００１０】本発明の目的はディジタル加入者線伝送シ
ステムにおいてトレーニング時間の短縮化及び受信波の
Ｓ／Ｎ最適位相の検出を可能とするタイミング抽出回路
を提供することにある。
ステムにおいてトレーニング時間の短縮化及び受信波の
Ｓ／Ｎ最適位相の検出を可能とするタイミング抽出回路
を提供することにある。
【００１１】
【課題を解決するための手段】本発明のタイミング抽出
回路は、ディジタル加入者線伝送システムにおいて、加
入者線路を伝搬しハイブリッドトランスを経てＡ／Ｄ
（アナログディジタル）変換された後、エコーキャンセ
ルされた受信波を入力とするサンプラー１０１と、前記
サンプラー１０１でサンプルされた信号を入力とする自
乗回路と、前記自乗回路出力を入力とし、１サンプル前
の信号と今のサンプルの信号の差分を得る差分回路と、
前記差分回路出力をサンプルするサンプラー１０４と、
前記サンプラー１０４でサンプルされた信号を積分する
積分回路と、前記積分回路出力をサンプルするサンプラ
ー１０６と、前記サンプラー１０６でサンプルされた信
号の正負を判断する比較器１０７と、前記比較器出力を
入力とするディジタル位相制御発振器と、前記発振器に
基準周波数を与える水晶発振器とを備えている。
回路は、ディジタル加入者線伝送システムにおいて、加
入者線路を伝搬しハイブリッドトランスを経てＡ／Ｄ
（アナログディジタル）変換された後、エコーキャンセ
ルされた受信波を入力とするサンプラー１０１と、前記
サンプラー１０１でサンプルされた信号を入力とする自
乗回路と、前記自乗回路出力を入力とし、１サンプル前
の信号と今のサンプルの信号の差分を得る差分回路と、
前記差分回路出力をサンプルするサンプラー１０４と、
前記サンプラー１０４でサンプルされた信号を積分する
積分回路と、前記積分回路出力をサンプルするサンプラ
ー１０６と、前記サンプラー１０６でサンプルされた信
号の正負を判断する比較器１０７と、前記比較器出力を
入力とするディジタル位相制御発振器と、前記発振器に
基準周波数を与える水晶発振器とを備えている。
【００１２】
【実施例】次に本発明について、図面を参照して説明す
る。図１は本発明の一実施例を示す回路ブロック図であ
る。
る。図１は本発明の一実施例を示す回路ブロック図であ
る。
【００１３】また、本発明のタイミング抽出回路を用い
た場合のディジタル加入者線伝送システムの簡略構成図
を図３に示す。図３に示すように、本発明のタイミング
抽出回路はエコーキャンセルされた後の信号を入力とし
ている。図１に示されるように、エコーキャンセルされ
た受信波はボーレートクロック（１／８０ＫＨｚ＝１
２．５ｓｅｃ＝Ｔ）間隔でサンプラー１０１に入力され
る。サンプラー１０１は、この受信波をダブルサンプル
（１／１６０ＫＨｚ＝６．２５μｓｅｃ＝Ｔ／２）す
る。ダブルサンプルされた信号は、自乗回路１０２に入
力され、さらにその出力は差分回路１０３に入力され
る。差分回路は１サンプル前の入力と今のサンプルの入
力との差分を出力する。差分回路の出力は、サンプラー
１０４に入力され、ダブルサンプル（６．２５μｓｅ
ｃ）からボーレート（１２．５μｓｅｃ）へと間引かれ
る。サンプラー１０４でボーレートへ間引かれた信号は
積分回路１０５へ入力されボーレートで５０回（５０
Ｔ）の積分を行う。積分結果はサンプラー１０６によっ
て、ボーレートで５０Ｔ毎に比較器１０７に入力され
る。この比較器は、積分結果の正負を判断する。ディジ
タル位相制御型発振器は、ディジタル加入者線伝送シス
テムのシステムクロック（１５．３６ＭＨｚ＝６５．１
０４…μｓｅｃ＝Ｔ／１９２）で発振している水晶発振
器１０９の出力を受け、比較器出力の正負によって、タ
イミング位相を制御する。例えば、比較器出力が正の場
合には、サンプラー１０１を制御するダブルサンプルク
ロック（６．２５μｓｅｃ）、サンプラー１０４を制御
するボーレートクロック（１２．５μｓｅｃ）、及び、
サンプラー１０６を制御するクロック（６２５μｓｅ
ｃ）各々のサンプリング位相を、システムクロック（Ｔ
／１９２）の一位相だけ進める。逆に、比較器の出力が
負の場合にはサンプリング位相を、システムクロックの
一位相だけ遅らせる。積分回路は、サンプラー１０６で
サンプリングされるたびに（５０Ｔ毎に）リセットされ
る。この動作をトレーニング時に行うことによって、判
定等化器とは独立に高速に収束させることが可能とな
る。
た場合のディジタル加入者線伝送システムの簡略構成図
を図３に示す。図３に示すように、本発明のタイミング
抽出回路はエコーキャンセルされた後の信号を入力とし
ている。図１に示されるように、エコーキャンセルされ
た受信波はボーレートクロック（１／８０ＫＨｚ＝１
２．５ｓｅｃ＝Ｔ）間隔でサンプラー１０１に入力され
る。サンプラー１０１は、この受信波をダブルサンプル
（１／１６０ＫＨｚ＝６．２５μｓｅｃ＝Ｔ／２）す
る。ダブルサンプルされた信号は、自乗回路１０２に入
力され、さらにその出力は差分回路１０３に入力され
る。差分回路は１サンプル前の入力と今のサンプルの入
力との差分を出力する。差分回路の出力は、サンプラー
１０４に入力され、ダブルサンプル（６．２５μｓｅ
ｃ）からボーレート（１２．５μｓｅｃ）へと間引かれ
る。サンプラー１０４でボーレートへ間引かれた信号は
積分回路１０５へ入力されボーレートで５０回（５０
Ｔ）の積分を行う。積分結果はサンプラー１０６によっ
て、ボーレートで５０Ｔ毎に比較器１０７に入力され
る。この比較器は、積分結果の正負を判断する。ディジ
タル位相制御型発振器は、ディジタル加入者線伝送シス
テムのシステムクロック（１５．３６ＭＨｚ＝６５．１
０４…μｓｅｃ＝Ｔ／１９２）で発振している水晶発振
器１０９の出力を受け、比較器出力の正負によって、タ
イミング位相を制御する。例えば、比較器出力が正の場
合には、サンプラー１０１を制御するダブルサンプルク
ロック（６．２５μｓｅｃ）、サンプラー１０４を制御
するボーレートクロック（１２．５μｓｅｃ）、及び、
サンプラー１０６を制御するクロック（６２５μｓｅ
ｃ）各々のサンプリング位相を、システムクロック（Ｔ
／１９２）の一位相だけ進める。逆に、比較器の出力が
負の場合にはサンプリング位相を、システムクロックの
一位相だけ遅らせる。積分回路は、サンプラー１０６で
サンプリングされるたびに（５０Ｔ毎に）リセットされ
る。この動作をトレーニング時に行うことによって、判
定等化器とは独立に高速に収束させることが可能とな
る。
【００１４】さらに、トレーニング終了後の通常動作時
には、サンプラー１０６のサンプリング周期、及び、積
分回路のリセット時間を長期化することによって、安定
なタイミング制御を行うことができる。
には、サンプラー１０６のサンプリング周期、及び、積
分回路のリセット時間を長期化することによって、安定
なタイミング制御を行うことができる。
【００１５】以下、シミュレーション結果を用いて簡単
に説明する。
に説明する。
【００１６】図４は、図３に示される加入者線路３０５
が７ｋｍの場合（線径０．５ミリ）の位相制御回路（図
３中３０９）の入力点での、孤立波応答を示す図であ
る。図４に示される孤立波が、図１に示す位相制御回路
１１０の入力となり、前述の処理が施される。図５に、
サンプリング位相を変化させた場合の積分器出力につい
て示す。尚、積分時間は、ボーレートクロックで５０Ｔ
である。図５に示されるように、積分器出力は正弦波応
答となることが判る。この積分器出力の正負を比較し、
ディジタル位相制御型発振器で前述の制御を行うと、図
５に示される応答のゼルクロス点（Ａ点）に位相が収束
することになる。図６に、位相の収束過程のシミュレー
ション結果を示す。図６より、図５のゼロクロス位相
（Ａ点）でサンプリング位相が収束していることが判
る。
が７ｋｍの場合（線径０．５ミリ）の位相制御回路（図
３中３０９）の入力点での、孤立波応答を示す図であ
る。図４に示される孤立波が、図１に示す位相制御回路
１１０の入力となり、前述の処理が施される。図５に、
サンプリング位相を変化させた場合の積分器出力につい
て示す。尚、積分時間は、ボーレートクロックで５０Ｔ
である。図５に示されるように、積分器出力は正弦波応
答となることが判る。この積分器出力の正負を比較し、
ディジタル位相制御型発振器で前述の制御を行うと、図
５に示される応答のゼルクロス点（Ａ点）に位相が収束
することになる。図６に、位相の収束過程のシミュレー
ション結果を示す。図６より、図５のゼロクロス位相
（Ａ点）でサンプリング位相が収束していることが判
る。
【００１７】
【発明の効果】以上説明したように本発明は、エコーキ
ャンセル後の受信波に対して、先述の位相制御を行うこ
とによって判定等化器の収束性とは全く無関係にタイミ
ング抽出が可能となり、そのためトレーニング時間を著
しく短縮することができる。また、直流的な揺らぎにも
強く、さらに、加入者線路長に拘らず受信波のＳ／Ｎ最
適位相を抽出することが可能となるため、システム性能
を向上することができる。
ャンセル後の受信波に対して、先述の位相制御を行うこ
とによって判定等化器の収束性とは全く無関係にタイミ
ング抽出が可能となり、そのためトレーニング時間を著
しく短縮することができる。また、直流的な揺らぎにも
強く、さらに、加入者線路長に拘らず受信波のＳ／Ｎ最
適位相を抽出することが可能となるため、システム性能
を向上することができる。
【図１】本発明の一実施例のブロック図。
【図２】従来技術を用いた場合の、ディジタル加入者線
伝送システムの簡単なブロック図。
伝送システムの簡単なブロック図。
【図３】本発明のタイミング抽出回路を用いた場合のデ
ィジタル加入者線伝送システムの簡単なブロック図。
ィジタル加入者線伝送システムの簡単なブロック図。
【図４】加入者線路を通した場合の孤立波応答。
【図５】図４に示された孤立波を入力とした場合の本発
明のタイミング抽出回路内部の信号波形。
明のタイミング抽出回路内部の信号波形。
【図６】本発明のタイミング抽出回路を用いてタイミン
グ抽出を行った場合の位相の引き込み過程を示すシミュ
レーション結果。
グ抽出を行った場合の位相の引き込み過程を示すシミュ
レーション結果。
【図７】従来のタイミング抽出回路の一構成を示すブロ
ック図。また、図１に示される本発明のタイミング抽出
回路のブロック図は、図３中３１２で示されるタイミン
グ抽出回路の詳細説明図を、また図７に示される従来法
の一構成ブロック図は、図２中２１２で示されるタイミ
ング抽出回路の詳細説明図を兼ねている。
ック図。また、図１に示される本発明のタイミング抽出
回路のブロック図は、図３中３１２で示されるタイミン
グ抽出回路の詳細説明図を、また図７に示される従来法
の一構成ブロック図は、図２中２１２で示されるタイミ
ング抽出回路の詳細説明図を兼ねている。
１０１ サンプラー １０２ 自乗回路 １０３ 差分回路 １０４ サンプラー １０５ 積分回路 １０６ サンプラー １０７ 比較器 １０８ ディジタル位相制御型発振器 １０９ 水晶発振器
Claims (1)
- 【請求項１】 ディジタル加入者線伝送システムにおい
て、加入者線路を伝搬しハイブリッドトランスを経てＡ
／Ｄ（アナログディジタル）変換された後、エコーキャ
ンセルされた受信波を入力とするサンプラー１０１と、
前記サンプラー１０１でサンプルされた信号を入力とす
る自乗回路と、前記自乗回路出力を入力とし、１サンプ
ル前の信号と今のサンプルの信号の差分を得る差分回路
と、前記差分回路出力をサンプルするサンプラー１０４
と、前記サンプラー１０４でサンプルされた信号を積分
する積分回路と、前記積分回路出力をサンプルするサン
プラー１０６と、前記サンプラー１０６でサンプルされ
た信号の正負を判断する比較器と、前記比較器出力を入
力とするディジタル位相制御型発振器と、前記発振器に
基準周波数を与える水晶発振器とを備えることを特徴と
するタイミング抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3230846A JP2860975B2 (ja) | 1991-08-19 | 1991-08-19 | タイミング抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3230846A JP2860975B2 (ja) | 1991-08-19 | 1991-08-19 | タイミング抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548592A JPH0548592A (ja) | 1993-02-26 |
| JP2860975B2 true JP2860975B2 (ja) | 1999-02-24 |
Family
ID=16914207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3230846A Expired - Lifetime JP2860975B2 (ja) | 1991-08-19 | 1991-08-19 | タイミング抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2860975B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100462471B1 (ko) * | 2002-09-05 | 2004-12-17 | 한국전자통신연구원 | 디지털 신호의 위상오차 보상장치 및 방법 |
| JP5252569B2 (ja) * | 2009-03-23 | 2013-07-31 | 三菱電機株式会社 | 電力用半導体素子の駆動制御回路およびインテリジェントパワーモジュール |
| JP2012090435A (ja) | 2010-10-20 | 2012-05-10 | Mitsubishi Electric Corp | 駆動回路及びこれを備える半導体装置 |
-
1991
- 1991-08-19 JP JP3230846A patent/JP2860975B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548592A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4669092A (en) | Arrangement for receiving digital data comprising an arrangement for adaptive timing recovery | |
| EP1155541B1 (en) | Erasure based instantaneous loop control in a data receiver | |
| US8787437B2 (en) | Adaptive equalizer and method thereof | |
| JP2009501475A (ja) | データ支援タイミングリカバリにおけるデータ依存ノイズプレディクタ | |
| US4494242A (en) | Timing recovery in a baud-rate sampled-data system | |
| US6263032B1 (en) | Phase detector estimator | |
| JP2860975B2 (ja) | タイミング抽出回路 | |
| JPH0817375B2 (ja) | サンプリング位相抽出回路 | |
| US5485113A (en) | Jitter-compensated sampling phase control apparatus | |
| JP3707711B2 (ja) | 再生クロック抽出装置 | |
| JP2002084267A (ja) | タイミング検出装置およびタイミング検出方法 | |
| JP2538604B2 (ja) | タイミング再生回路 | |
| JP2001285147A (ja) | 自動等化回路 | |
| JPH06216810A (ja) | 等化器の同期確立方式 | |
| JP2581765B2 (ja) | タイミング再生回路 | |
| JPH06268700A (ja) | タイミング再生回路 | |
| JPH11205297A (ja) | クロック再生回路 | |
| US7006585B2 (en) | Recovering data encoded in serial communication channels | |
| JP3274576B2 (ja) | タイミング抽出回路及びタイミング抽出方法 | |
| JPH05252027A (ja) | 位相同期ループ回路 | |
| JPH09219067A (ja) | デジタル情報再生装置 | |
| JP2523992B2 (ja) | タイミング再生回路 | |
| JPH09294093A (ja) | 局内回線終端盤の等化回路 | |
| JPH06132854A (ja) | ディジタル加入者線伝送システム | |
| JPH06276053A (ja) | 適応自動等化器 |