KR100462471B1

KR100462471B1 - 디지털 신호의 위상오차 보상장치 및 방법

Info

Publication number: KR100462471B1
Application number: KR10-2002-0053451A
Authority: KR
Inventors: 최성우; 이훈; 김종원
Original assignee: 한국전자통신연구원
Priority date: 2002-09-05
Filing date: 2002-09-05
Publication date: 2004-12-17
Also published as: US20040047410A1; KR20040022308A

Abstract

디지털 신호의 위상오차 보상장치 및 방법이 개시된다. 등화부는 소정의 제1지연시간이 경과하면 채널에 의한 수신신호의 진폭왜곡이 보상된 등화신호를 출력한다. 제1승산부는 등화신호와 위상이 보상된 보상신호를 복소곱셈하여 제1승산값을 출력한다. 제1먹스부는 제1지연시간의 경과여부에 따라 수신신호와 제1승산부로부터 입력되는 제1승산값을 선택적으로 출력한다. 위상보상부는 제1지연시간에 도달할 때까지 제1먹스부로부터 입력되는 수신신호의 평균위상에러값을 수치제어발진기의 초기값으로 설정하고, 제1지연시간이 경과하면 제1먹스부로부터 입력되는 제1승산값에 존재하는 위상에러에 해당하는 위상보상값을 출력한다. 이에 의해, 위상을 보상해야 하는 등화기의 부담을 줄여서 등화기가 심볼간 간섭을 제거하는데 주력할 수 있으며, 채널 등화의 성능을 높일수 있고 위상 보정 시간을 현격히 단축시킬 수 있다.

Description

디지털 신호의 위상오차 보상장치 및 방법 {Apparatus for compensating phase error of digital signal and method of the same}

본 발명은 디지털 신호의 위상오차 보상장치 및 방법에 관한 것으로, 보다상세하게는, 적응등화기와 위상보상기를 사용하여 디지털 신호의 위상오차를 보상하는 장치 및 방법에 관한 것이다.

디지털 수신기에 구비되는 적응등화기는 전송선로에 의한 수신 신호 왜곡을 보상하기 위해 사용된다. 일반적으로 적응등화기를 통과한 신호가 신호 결정기를 통과하면 크기 오차와 위상 오차가 발생한다. 디지털 수신기에서 발생하는 위상오차는 채널의 위상왜곡과 송수신 발진기의 시작위상차로 인한 오차와 송수신기 발진기의 주파수가 상이하여 발생하는 오차가 합쳐진 것이다.

이 위상오차를 보상하기 위해서 반송파 복조부에 오차를 전달하여 직접 반송파를 제어할 수 있다. 하지만 이 경우 반송파 복조부로부터 출력된 신호가 등화기와 전단 필터들을 거쳐야만 위상오차를 구할 수 있으므로 빠른 포착과 동작이 어렵다. 따라서, 도 1에 도시되어 있는 바와 같은 등화기와 위상 보상기 및 원신호 결정기를 사용하여 등화기를 거친 출력에 대해서 직접 위상을 보상한다.

여기서, 위상보상의 성능을 높이기 위하여 위상보상기 2개를 연속적으로 연결하는 방식(미국특허번호 제5,506,871호) 또는 발생하는 에러에 따라서 획득(acquisition) 및 추적(tracking)으로 위상을 보상하는 방식(미국특허번호 제5,471,508호)이 존재한다. 이들은 시간에 따라 위상이 달라지는 경우 이를 대처하기 위한 방법이므로 프레임단위로 전송되는 버스트 상황과 같이 위상보상기가 단시간내에 높은 신호대잡음비를 얻기 위해 주로 사용되는 경우에는 적합하지 않다. 또한, 적정한 상태까지 신호가 구분되지 않은 상태에서 등화기와 위상보상기를 동시에 사용하면 서로 오차로 인식하여 등화기의 수렴을 더디게 할 수 있다.

이러한 문제로 인해, 초기 소정 시간동안은 등화기를 사용하여 수신신호를 어느 정도 등화시킨 다음에 위상보상기를 사용하여 위상의 추적과 보상을 빠르게 하는 방법을 사용한다. 이 때, 등화기를 먼저 사용하여 대부분의 위상 오차를 보상하여야 위상 보상기가 안정적으로 동작하여 잔여 위상 오차를 보상할 수 있다. 하지만 버스트 모드 모뎀과 같이 훈련 신호열이 짧은 경우 등화기는 빠른 시간안에 대부분의 위상오차와 크기오차에 대한 보상을 모두 수행해야하는 부담이 존재한다.

본 발명이 이루고자 하는 기술적 과제는, 빠른 시간내에 위상오차를 추적 보상하여 훈련신호열을 사용하여 정해진 시간에 크기와 위상을 모두 보상해야하는 등화기의 부담을 줄일 수 있는 디지털 신호의 위상오차 보정장치 및 방법을 제공하는 데 있다.

도 1은 종래의 위상오차 보상기의 구성을 도시한 블록도,

도 2는 본 발명에 따른 위상오차 보상기의 구성을 도시한 블록도,

도 3는 본 발명에 따른 위상오차 보상기에 구비되는 등화기를 구성하는 순방향 등화기의 상세구성을 도시한 블록도,

도 4은 본 발명에 따른 위상오차 보상기에 구비되는 위상보상기의 상세구성을 도시한 블록도,

도 5는 본 발명에 따른 위상오차 보상방법의 수행과정을 도시한 흐름도,

도 6a 및 도 6b는 본 발명에 따른 위상오차 보상방법의 상세한 수행과정을 도시한 흐름도,

도 7은 각기 다른 채널등화방법에 의한 NCO의 출력을 도시한 도면, 그리고,

도 8은 각기 다른 채널등화방법에 의한 MSE 특성을 도시한 도면이다.

상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 디지털 신호의 위상오차 보상장치는, 소정의 제1지연시간이 경과하면 채널에 의한 수신신호의 진폭왜곡이 보상된 등화신호를 출력하는 등화부; 상기 등화신호와 위상이 보상된 보상신호를 복소곱셈하여 제1승산값을 출력하는 제1승산부; 상기 제1지연시간의 경과여부에 따라 상기 수신신호와 상기 제1승산부로부터 입력되는 제1승산값을 선택적으로 출력하는 제1먹스부; 및 상기 제1지연시간의 경과전에는 상기 제1먹스부로부터 입력되는 상기 수신신호의 평균위상에러값에 따라 국부발진기의 초기값을 설정하고, 상기 제1지연시간의 경과후에는 상기 제1먹스부로부터 입력되는 상기 제1승산값에 존재하는 위상에러를 제거하는 위상보상부;를 구비한다.

바람직하게는, 상기 제1먹스부로부터 입력되는 신호로부터 원신호를 판정하는 신호판정부; 상기 신호판정부의 입력 및 출력신호를 비교하여 에러를 검출하는 감산부; 상기 감산부의 출력신호와 상기 위상보상부의 출력신호를 승산하여 제2승산값을 출력하는 제2승산부; 상기 신호판정부의 출력신호와 상기 위상보상부의 출력신호를 승산하여 상기 등화기에 제공되는 제3승산값을 출력하는 제3승산부; 상기 제1지연시간의 경과시에 상기 제1먹스부의 출력신호를 상기 감산기에 제공하는 제1스위치부; 상기 제1지연시간의 경과시에 상기 신호판정부의 출력신호를 상기 감산기 및 상기 제3승산부에 제공하는 제2스위치부; 및 상기 제2승산값에 대응하는 에러값을 제어하여 상기 등화부에 제공하는 에러제어부;를 더 구비한다.

상기 등화부는, 수신신호를 등화하는 순방향등화부; 상기 신호판정부로부터 입력되는 신호를 출력하는 역방향등화부; 상기 순방향등화부와 상기 역방향등화부의 출력신호를 가산하여 출력하는 가산부; 및 상기 제2지연시간의 경과후에 상기 에러제어부로부터 입력되는 에러값에 따라 상기 순방향등화부의 동작계수를 갱신하는 계수갱신부;를 갖는다.

상기 에러제어부는 상기 제2지연시간의 경과전까지 상기 등화부로 0를 출력하며, 상기 제2지연시간의 경과후에 상기 제2곱셈기로부터 입력되는 제2승산신호에 대응하는 에러값을 상기 등화부로 출력한다.

상기 위상보상기는, 상기 제1먹스부로부터 입력되는 신호의 위상에러를 검출하여 제1위상검출신호를 출력하는 제1위상검출기; 상기 제1먹스부로부터 입력되는신호와 상기 훈련신호열과의의 정수배에 해당하는 위상에러를 검출하여 제2위상검출신호를 출력하는 제2위상검출기; 상기 제1먹스부로부터 입력되는 신호의 위상에러를 검출하여 제3위상검출신호를 출력하는 제3위상검출기; 상기 제1위상검출신호와 상기 제2위상검출신호를 합산하여 산출한 위상차값을 출력하는 합산기; 상기 위상차값을 평균하여 평균값을 출력하는 평균기; 상기 제3위상검출신호로부터 포착한 위상에러를 출력하는 루프필터; 상기 제1먹스부로부터 입력되는 신호를 상기 제1지연시간에 도달할 때까지 상기 제1위상검출기 및 상기 제2위상검출기에 제공하고, 상기 제1지연시간이 경과하면 상기 제3위상검출기로 제공하는 디먹스; 상기 제1지연시간에 도달할 때까지 상기 평균값을 출력하고 상기 제1지연시간이 경과하면 상기 위상에러를 출력하는 제2먹스; 및 상기 제1지연시간에 도달하면 상기 제2먹스로부터 입력되는 상기 평균값을 초기값으로 하여 상기 제1지연시간이 경과하면 상기 제2먹스로부터 입력되는 상기 위상에러를 적분하여 산출한 보상값을 출력하는 수치제어발진기;를 갖는다.

상기 루프필터의 대역폭은 소정의 제2지연시간이 경과하면 축소된다.

상기의 다른 기술적 과제를 달성하기 위한, 본 발명에 따른 디지털 신호의 위상오차 보상방법은, 소정의 제1지연시간이 경과할 때까지 수신신호의 평균위상에러값을 산출하는 단계; 상기 제1지연시간이 경과하면 채널에 의한 수신신호의 진폭왜곡이 보상된 등화신호를 출력하는 단계; 상기 등화신호와 위상이 보상된 보상신호를 복소곱셈하여 제1승산값을 산출하는 단계; 및 상기 제1승산값에 존재하는 위상에러를 제거하는 단계;를 갖는다.

바람직하게는, 상기 제1지연시간의 경과여부에 따라 선택적으로 입력되는 상기 수신신호 및 상기 등화신호로부터 원신호를 판정하여 판정신호를 출력하는 단계; 상기 제1지연시간의 경과시 상기 판정신호와 상기 보상신호의 차이값을 산출한 후 상기 차이값과 상기 보상신호를 승산하여 제2승산값을 출력하는 단계; 상기 제2승산값에 대응하여 에러값을 생성하는 단계; 상기 에러값을 기초로 등화기의 동작계수를 갱신하는 단계; 및 상기 제1지연시간의 경과시 상기 판정신호와 상기 보상신호를 승산하여 제3승산값을 산출하고 상기 제3승산값을 상기 등화기에 제공하는 단계;를 더 갖는다.

상기 동작계수 갱신단계는 소정의 제2지연시간의 경과후에 수행된다.

상기 에러값 생성단계는 상기 제2지연시간의 경과전까지 상기 등화기에 필요한 에러값으로 0를 출력하며, 상기 제2지연시간의 경과후에 상기 제2승산값을 출력한다.

상기 보상신호 출력단계는, 상기 수신신호의 위상에러를 검출하여 제1위상검출신호를 출력하는 단계; 상기 수신신호와 상기 훈련신호열과의의 정수배에 해당하는 위상에러를 검출하여 제2위상검출신호를 출력하는 단계; 상기 제1위상검출신호와 상기 제2위상검출신호를 합산하여 위상차값을 산출하는 단계; 상기 위상차값을 평균하여 평균값을 산출하는 단계; 상기 제1승산값에 대해 위상에러를 검출하여 제3위상검출신호를 출력하는 단계; 상기 제3위상검출신호를 입력받아 위상에러를 포착하는 단계; 및 상기 제1지연시간에 도달하면 상기 평균값을 초기값으로 하여 상기 위상에러를 적분하여 산출한 보상값을 출력하는 단계;를 포함하며, 상기 제1지연시간에 도달할 때까지 상기 제1위상검출신호 출력단계 내지 상기 평균값 산출단계를 반복적으로 수행하고, 상기 제1지연시간이 경과하면 상기 제3위상검출신호 출력단계 내지 보상값 출력단계를 수행한다.

상기 위상 포착단계는 소정의 제2지연시간이 경과하면 상기 위상에러를 포착하기 위한 대역폭을 축소하여 상기 위상에러를 포착한다.

본 발명에 따르면, 등화기 내부의 자연지연 시간동안 위상에러를 거의 제거한 후 등화기를 동작시킴으로써, 위상을 보상해야 하는 등화기의 부담을 줄여서 등화기가 심볼간 간섭을 제거하는데 주력할 수 있게 할 수 있으며, 등화기가 심볼간 간섭을 제거하는데 주력할 수 있음으로써, 채널 등화의 성능을 높일수 있고 위상 보정 시간을 현격히 단축할 수 있다.

본 발명에 따른 디지털 신호의 위상오차 보상장치는 2단 위상보상기를 사용하여 위상보상에 대한 등화기의 부담을 최소화하여 채널등화의 효과를 높인다. 2단 위상보상기는 등화기 내부의 자연 지연을 이용하여 2단으로 동작한다. 등화기의 초기 계수는 중심탭(k 탭)을 제외한 탭의 초기값을 0으로 한다. 따라서 최초로 부가된 입력이 중심탭에 이르기 전까지 등화기의 출력은 0이다. 입력이 중심탭에 승산을 하여야 등화기의 최초의 출력이 발생하므로 중심탭에 이르기까지의 지연을 가지게 된다.

2단 위상보상기의 1단 동작은 이러한 자연지연을 이용한다. 등화기의 출력을입력으로 하는 종래의 위상보상기와 달리 등화기의 입력을 같이 받아들여 등화기의 출력이 나오기 전까지 초기 위상에러를 구하고 그 평균값을 구한다. 그리고 그 값을 수치제어발진기의 초기값으로 설정하면 그 때부터 위상 보상기의 2단 동작을 한다. 2단 동작은 다시 응답속도에 따라서 2가지 동작으로 나눈다. 등화기의 출력이 나오기 시작하고 일정 구간동안은 루프필터의 응답 속도를 높여 남은 위상 에러를 빨리 추적하도록 하는데 이 때 등화기의 계수 갱신을 막아 등화기가 동작하지 않도록 한다.

그 구간이 지난 후 위상 보상이 거의 이루어진 다음부터 등화기의 계수 갱신이 가능하도록 하여 등화기는 심볼간 간섭을 제거하는 역할에 주력하도록 한다. 그리고 등화기가 동작하여 채널을 통과한 심볼간 간섭을 제거하여 안정적으로 동작하면 위상보상기 내부의 루프필터의 응답속도를 낮추어 송수신 발진기의 주파수 차이에서 오는 위상 오차를 제거하도록 한다. 즉 2단 위상보상기를 사용하여 위상의 보상을 빠르게 하고 동시에 등화기의 동작 시점을 제어하여 등화기가 위상 보상에 대한 부담에서 벗어나 심볼간 간섭제거에 주력하도록 하여 등화 성능을 높이는 특징이 있다.

이하에서, 첨부된 도면들을 참조하여 본 발명에 따른 디지털 신호의 위상오차 보상장치 및 방법을 상세하게 설명한다.

도 2는 본 발명에 따른 위상오차 보상장치의 구성을 도시한 블록도이다.

도 2를 참조하면, 본 발명에 따른 위상오차 보상장치(200)는 등화기(210), 제1먹스(220), 위상보상기(230), 신호판정기(240), 에러제어부(250),제1곱셈기(260), 제2곱셈기(270), 제3곱셈기(280), 감산기(290), 제1스위치(295-1), 및 제2스위치(295-2)를 구비한다.

등화기(210)는 순방향 등화기와 역방향 등화기로 구성된 결정 궤환 등화기이다. 등화기(210)는 도 3에는 등화기(210)를 구성하는 순방향 등화기(212)의 구성이 도시되어 있다. 도 3을 참조하면 등화기의 중심탭이 k번째 탭(216-5)일 때, k-1개의 심볼이 등화기(210)에 입력될 때까지는 등화기(210)의 입력이 초기값이 0인 탭과 곱해지므로 출력이 나오지 않는다.

제1먹스(220)는 등화기(210)의 입력신호와 출력신호 중에서 위상보상기(230)의 입력신호를 선택한다. 위상보상기(230)의 입력신호를 제어하는 제1먹스(220)는 등화기(210)의 내부지연시간동안에는 등화기(210)의 입력을 위상보상기(230)에 동시에 인가하고, 등화기(210)의 출력이 나오기 시작하면 등화기(210)의 출력을 위상보상기(230)에 연결한다. 내부지연시간의 경과여부는 카운터(도면에는 도시되지 않음)에 의해 확인된다.

위상보상기(230)는 등화기(210)의 출력이 나오지 않으면 1단 위상보상기로 동작하고, 등화기(210)의 출력이 나오는 순간부터 2단 위상보상기로 동작한다. 위상보상기(230)는 1단 위상보상기로 동작하는 동안에 대부분의 위상에러를 제거하고 2단 위상보상기로 동작하는 동안에 나머지 위상에러를 포착하고 추적한다.

도 4는 2단 위상보상기의 상세구성을 도시한 블록도이다.

도 4를 참조하면, 2단 위상보상기(230)는 디먹스(231), 제1위상검출기(232), 제2위상검출기(233), 합산기(234), 평균기(235), 제3위상검출기(236),루프필터(237), 제2먹스(238) 및 수치제어발진기(Numerically Controlled Oscillator : NCO)(239)로 구성된다.

디먹스(231)는 제1먹스(220)로부터 입력되는 신호를 등화기(210)의 내부지연시간에 도달할 때까지 제1위상검출기(232) 및 제2위상검출기(233)에 제공하고, 등화기(210)의 내부지연시간이 경과하면 제3위상검출기(236)로 제공한다.

제1위상검출기(232) 및 제3위상검출기(236)는 디먹스(231)로부터 입력되는 신호의 위상에러를 검출하여 각각 제1위상검출신호 및 제3위상검출신호를 출력한다. 제2위상검출기(233)는 디먹스(231)로부터 입력되는 신호와 훈련신호열과의의 정수배에 해당하는 위상에러를 검출하여 제2위상검출신호를 출력한다.

제1위상검출기(232)의 입력을라 하고에 대해 신호판정기(240)로부터 받은 값을라 할 때, 신호의 위상을, 복원할 위상을라 하면 위상 오차가 적은 경우에 위상차는 다음의 수학식들을 이용하여 구할 수 있다.

위 수학식들은 위상차가 적은 경우에 사용할 수 있는 방법이므로 45도 이상의 큰 위상차는 다른 방법으로 찾아내야 한다. 훈련신호열을 사용하는 수신기의 경우는 이 훈련신호열을 이용한다면만큼의 위상차를 찾을 수 있다. 그러므로, 1단 위상보상기로 동작할 경우 제1위상검출기(232)를 나온 값과 제2위상검출기(232)를 거친 값을 합하면 전체 위상차를 구할수 있다.

합산기(234)는 제1위상검출신호와 제2위상검출신호를 합산하여 위상차값을 산출한다. 평균기(235)는 이 위상차값을 평균하여 NCO(239)로 보내고 NCO(239)는 그 값을 2단 동작시의 초기값으로 갖는다. 따라서 위상보상기(230)의 2단은 1단 동작을 통해 얻어진 시작점을 기준으로 잔여 위상만 보상하면 된다.

루프필터(237)는 제3위상검출신호로부터 위상에러를 포착하여 출력한다. 2단 동작시에 사용하는 루프필터(237)는 시간상 2단계로 동작을 구분할 수 있다. 동작 초기에는 루프 대역폭을 확대하여 빠르게 위상을 포착하도록 하고, 등화기(210)가 안정적으로 동작할 때는 대역폭을 축소하여 주파수 불일치 등으로 생기는 잔류 위상 에러를 추적해 나간다.

제2먹스(238) 등화기(210)의 내부지연시간이 경과하면 루프필터(237)로부터 입력되는 신호를 NCO(239)에 제공한다.

NCO(239)는 루프필터(237)의 출력을 적분기를 통해 적분하여 위상차를 구하고 위상을 보상할 수 있는를 찾는다. NCO(239)의 출력은 제1곱셈기(260)에 부가되어 등화기(210)의 출력에 대한 위상을 보상한다. 이러한 루프필터(237)의 동작변경을 위한 기준시점은 실험적으로 결정되며, 기준시점의 경과여부는 카운터(도면에는 도시되지 않음)에 의해 확인된다.

상술한 바와 같은 등화기(210)와 위상보상기(230)를 사용했을 때의 동작은 (a) 등화기(210)에 입력이 들어왔으나 출력이 나올 시점이 되지 않았을 때, 위상보상기(230)가 1단 위상보상기로 동작하는 단계, (b) 등화기(210)의 출력이 나온 시점부터 위상보상기(230)가 2단 위상보상기로 동작하고 루프필터(237)의 대역폭을 넓혀 빠르게 위상을 보상하는 단계, 및 (c) 위상을 보상한 상태에서 등화기(210)는 심볼간 간섭을 제거하는데 주력하고 위상보상기(230)는 루프필터(237)의 대역폭을 줄여서 잔여 위상 에러만 안정적으로 제거해나가는 단계로 나누어진다.

신호판정기(240)는 먹스(220)로부터 입력되는 신호로부터 원신호를 판정한다. 에러제어부(250)는 제2곱셈부(270)로부터 입력되는 신호에 따른 등화기(210)의 갱신용 에러를 생성한다. 제3곱셈부(280)는 역방향 등화기의 입력을 생성한다. 역방향 등화기의 입력과 등화기(210)의 계수 갱신용 에러는 실질적으로 등화기(210)의 출력이 나온 시점부터 발생해야 한다. 이를 위해, 위상보상의 2단계부터 신호판정기(240)의 입력신호가 감산기(290)에 제공되도록 제1스위치(295-1) 및 신호판정기(240)의 출력신호가 감산기(290)와 제3곱셈부(280)에 연결되도록 제2스위치(295-2)가 구비된다.

제1곱셈기(260)는 등화기(210)의 출력과 위상보상기(230)의 출력을 직접 곱하여 출력한다. 감산기(290)는 신호판정기(240)의 입출력을 비교하여 에러를 생성하여 제2곱셈기(270)로 출력한다. 제2곱셈기(270)는 이 에러를 등화기(210)의 계수갱신에 사용하기 위해서 다시 보상되기 전상태로 위상을 돌리고, 제3곱셈기(280)는 신호판정기(240)를 통과하여 얻어진 신호를 역방향 등화기의 입력신호로 만들기 위하여 위상을 돌리는 역할을 수행한다.

도 5는 본 발명에 따른 본 발명에 따른 위상오차 보상방법의 수행과정을 도시한 흐름도이다.

도 5를 참조하면, 수신신호는 등화기(210) 및 제1먹스(220)로 입력된다(S500). 제1먹스(220)는 등화기(210)의 내부지연시간의 경과여부를 확인한다(S510). 등화기(210)의 내부지연시간이 경과하지 않은 경우에 제1먹스(220)는 수신신호를 위상보상기(230)에 제공한다(S520). 등화기(210)의 내부지연시간이 경과하면 제1먹스(220)는 제1곱셈기(260)로부터 입력되는 신호를 위상보상기(230)에 제공한다(S530). 등화기(210)의 중심탭이 k번째 탭(216-5)일 때, k-1개의 심볼이 등화기(210)에 입력될 때까지는 등화기(210)의 입력이 초기값인 0인 탭과 곱해지므로 출력이 나오지 않는다.

디먹스(231)는 위상보상기(230)에 최초로 데이터가 입력된 시점으로부터 등화기(210)의 내부지연시간이 경과했는가를 확인한다(S540). 내부지연시간이 경과하지 않은 것으로 확인되면 내부지연시간이 경과할 때까지 위상보상기(230)가 1단 위상보상기로 동작하는 A단계를 수행하며, 내부지연시간이 경과한 것으로 확인되면 위상보상기(230)가 2단 위상보상기로 동작하는 B단계를 수행한다.

도 6a는 위상보상기(230)가 1단 위상보상기로 동작하는 A단계의 수행과정을 도시한 흐름도이다.

도 6a를 참조하면, 디먹스(231)는 제1먹스(220)로부터 입력되는 신호를 제1위상검출기(232) 및 제2위상검출기(233)에 제공한다(S600). 제1위상검출기(232)는 디먹스(231)로부터 입력되는 신호의 위상에러를 검출하여 제1위상검출신호를 출력한다(S605). 제2위상검출기(233)는 디먹스(231)로부터 입력되는 신호와 훈련신호열과의의 정수배에 해당하는 위상에러를 검출하여 제2위상검출신호를 출력한다(S610).

합산기(234)는 제1위상검출신호와 제2위상검출신호를 합산하여 위상차값을 산출한다(S615). 평균기(235)는 이 위상차값들을 평균하여 평균값을 산출한다(S620). 제2먹스(238) 평균값을 NCO(239)에 제공하며(S625), NCO(239)는 평균값을 2단 동작시의 초기값으로 설정한다(S630).

도 6b는 위상보상기(230)가 2단 위상보상기로 동작하는 B단계의 수행과정을 도시한 흐름도이다.

도 6b를 참조하면, 등화기(210)의 내부지연시간이 경과하면 디먹스(231)는 제1먹스(220)로부터 입력되는 신호를 제3위상검출기(236)에 제공한다(S650). 제3위상검출기(236)는 디먹스(231)로부터 입력되는 신호의 위상에러를 검출하여 제3위상검출신호를 출력한다(S655).

루프필터(237)는 실험적으로 결정된 제2지연시간의 경과여부를 확인한다(S660). 제2지연시간에 도달할 때까지 루프필터(237)는 기 설정되어 있는 대역폭에 의해 제3위상검출신호로부터 위상에러를 포착하여 출력한다(S665). 제2지연시간이 경과하면 루프필터(237)는 대역폭을 축소한 후 제3위상검출신호로부터 위상에러를 포착하여 출력한다(S670).

제2먹스(238)는 루프필터(237)로부터 입력되는 위상에러를 NCO(239)에 제공한다(S675). NCO(239)는 A단계를 통해 설정된 초기값을 기초로 위상에러를 적분하여 위상차를 구하고 위상을 보상할 수 있는를 찾아 제1곱셈기(260)로 출력한다(S680).

상술한 바와 같이, 등화기(210)의 내부지연시간을 기준으로 위상보상기(230)의 동작을 달리함으로써, 위상보상기(230)가 2단 위상보상기로 동작하는 시점을 기준으로 잔여위상만 보상하도록 할 수 있다.

신호판정기(240)는 제1먹스(220)로부터 입력되는 신호로부터 원신호를 판정하여 위상보상기(230), 감산기(290), 및 제3곱셈기(280)에 제공한다(S550). 이 때, 제2스위치(295-2)는 위상보상의 2단계부터 감산기(290)와 제3곱셈기(280)에 신호판정기(240)의 신호판정값을 제공하도록 동작한다. 위상보상기(230)에 제공된 신호는 제1위상검출기(232)와 제3위상검출기(236)에서 위상에러를 검출하는 데 사용된다. 한편, 감산기(290)의 또다른 입력신호는 제1먹스(220)로부터 제공되며, 위상보상의 2단계부터 감산기(290)를 동작시키기 위해 제1먹스(220)와 감산기(290) 사이에는 제1스위치(295-1)가 구비된다.

제2곱셈기(270)는 감산기(290)를 통과하여 얻어진 에러를 등화기(210)의 계수 갱신에 사용하기 위해서 위상보상기(230)의 출력신호와 곱하여 보상되기 전상태로 위상을 회복시킨다(S560). 제3곱셈기(280)는 신호판정기(240)를 통과한 신호를역방향 등화기의 입력으로 제공하기 위해 위상보상기(230)의 출력신호와 곱하여 위상이 보상되기 전상태로 위상을 회복시킨다. 에러제어부((250)는 제2곱셉부(270)로부터 입력되는 신호에 따른 등화기갱신용 에러를 발생다(S570). 등화기는 에러제어부(270)로부터 입력되는 갱신용 에러에 의해 계수를 갱신한다(S580).

도 7 및 도 8은 본 발명에 따른 디지털 신호의 위상오차 보상장치를 사용하여 채널등화를 하였을 때의 실험 결과를 도시한 도면이다. 실험을 위해 사용한 채널은 HomePNA 2.0의 테스트 채널 8번을 사용하였으며 주파수 오프셋을 추가 하였다. 도 7 및 도 8에서 A는 본 발명에 따른 디지털 신호의 위상오차 보상장치의 동작단계 (a), (b), 및 (c)를 모두 이용하였을 때이고, B는 동작단계 (b)와 (c)를 이용한 것이며, C는 동작단계 (c)만 이용한 것이다.

도 7을 참조하면, A의 경우 NCO값이 가장 빨리 수렴하여 안정화되는 것을 알 수 있다. B는 위상추종이 A보다 느리며, C는 위상추종이 제대로 수행되지 못함을 알 수 있다. 도 8을 참조하면, 이러한 위상보상의 결과가 전체적인 채널 등화에 미치는 효과를 파악할 수 있다. A의 경우 MSE가 가장 빨리 수렴되고, B는 수렴을 위해 A보다 더 많은 시간이 필요함을 알 수 있으며, C는 제대로 수렴하지 못하고 있음을 알 수 있다. A와 B의 수렴을 위한 시간차이는 한정된 훈련신호열을 사용하는 버스트 모드 모뎀의 경우에 있어서 중요한 성능의 차이를 나타낸다.

이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

본 발명에 따르면, 등화기 내부의 자연지연 시간동안 등화기의 동작을 정지하고 위상에러를 거의 제거한 후 등화기를 동작시킴으로써, 위상을 보상해야 하는 등화기의 부담을 줄여서 등화기가 심볼간 간섭을 제거하는데 주력할 수 있게 할 수 있다. 또한, 등화기가 심볼간 간섭을 제거하는데 주력할 수 있음으로써, 채널 등화의 성능을 높일수 있고 위상 보정 시간을 현격히 단축시킬 수 있다. 나아가, 위상보정시간을 효과적으로 단축시킬 수 있어, 훈련신호열이 짧아 빠른 시간내에 위상보상과 크기보상을 모두 수행해야 하는 버스트 모드 수신기에 적합한 위상보상기를 제공할 수 있다.

Claims

소정의 제1지연시간이 경과하면 채널에 의한 수신신호의 진폭왜곡이 보상된 등화신호를 출력하는 등화부;

상기 등화신호와 위상이 보상된 보상신호를 복소곱셈하여 제1승산값을 출력하는 제1승산부;

상기 제1지연시간의 경과여부에 따라 상기 수신신호와 상기 제1승산부로부터 입력되는 제1승산값을 선택적으로 출력하는 제1먹스부; 및

상기 제1지연시간의 경과전에는 상기 제1먹스부로부터 입력되는 상기 수신신호의 평균위상에러값에 따라 국부발진기의 초기값을 설정하고, 상기 제1지연시간의 경과후에는 상기 제1먹스부로부터 입력되는 상기 제1승산값에 존재하는 위상에러를 제거하는 위상보상부;를 포함하는 것을 특징으로 하는 디지털 신호의 위상에러 보상장치.
제 1항에 있어서,

상기 제1먹스부로부터 입력되는 신호로부터 원신호를 판정하는 신호판정부;

상기 신호판정부의 입력 및 출력신호를 비교하여 에러를 검출하는 감산부;

상기 감산부의 출력신호와 상기 위상보상부의 출력신호를 승산하여 제2승산값을 출력하는 제2승산부;

상기 신호판정부의 출력신호와 상기 위상보상부의 출력신호를 승산하여 상기 등화기에 제공되는 제3승산값을 출력하는 제3승산부;

상기 제1지연시간의 경과시에 상기 제1먹스부의 출력신호를 상기 감산기에 제공하는 제1스위치부;

상기 제1지연시간의 경과시에 상기 신호판정부의 출력신호를 상기 감산기 및 상기 제3승산부에 제공하는 제2스위치부; 및

상기 제2승산값에 대응하는 에러값을 제어하여 상기 등화부에 제공하는 에러제어부;를 더 포함하는 것을 특징으로 하는 디지털 신호의 위상오차 보상장치.
제 2항에 있어서,

상기 등화부는,

수신신호를 등화하는 순방향등화부;

상기 신호판정부로부터 입력되는 신호를 출력하는 역방향등화부;

상기 순방향등화부와 상기 역방향등화부의 출력신호를 가산하여 출력하는 가산부; 및

소정의 제2지연시간의 경과후에 상기 에러제어부로부터 입력되는 에러값에 따라 상기 순방향등화부의 동작계수를 갱신하는 계수갱신부;를 포함하는 것을 특징으로 하는 디지털 신호의 위상에러 보상장치.
제 2항에 있어서,

상기 에러제어부는 소정의 제2지연시간의 경과전까지 상기 등화부로 0을 출력하며, 상기 제2지연시간의 경과후에 상기 제2승산부로부터 입력되는 상기 제2승산값에 대응하는 에러값을 상기 등화부로 출력하는 것을 특징으로 하는 디지털 신호의 위상에러 보상장치.
제 1항 또는 제 2항에 있어서,

상기 위상보상부는,

상기 제1먹스부로부터 입력되는 신호의 위상에러인 제1위상에러를 검출하여 제1위상검출신호를 출력하는 제1위상검출기;

상기 제1먹스부로부터 입력되는 신호와 소정의 훈련신호열과의의 정수배에 해당하는 위상에러인 제2위상에러를 검출하여 제2위상검출신호를 출력하는 제2위상검출기;

상기 제1먹스부로부터 입력되는 신호의 위상에러인 제3위상에러를 검출하여 제3위상검출신호를 출력하는 제3위상검출기;

상기 제1위상검출신호와 상기 제2위상검출신호를 합산하여 산출한 위상차값을 출력하는 합산기;

상기 위상차값을 평균하여 평균값을 출력하는 평균기;

상기 제3위상검출신호로부터 포착한 위상에러인 제4위상에러를 출력하는 루프필터;

상기 제1먹스부로부터 입력되는 신호를 상기 제1지연시간에 도달할 때까지 상기 제1위상검출기 및 상기 제2위상검출기에 제공하고, 상기 제1지연시간이 경과하면 상기 제3위상검출기로 제공하는 디먹스;

상기 제1지연시간에 도달할 때까지 상기 평균값을 출력하고 상기 제1지연시간이 경과하면 상기 루프필터에 의해 포착된 제4위상에러를 출력하는 제2먹스; 및

상기 제1지연시간에 도달하면 상기 제2먹스로부터 입력되는 상기 평균값을 초기값으로 하여 상기 제1지연시간이 경과하면 상기 제2먹스로부터 입력되는 상기 제4위상에러를 적분하여 산출한 보상값을 출력하는 수치제어발진기;를 포함하는 것을 특징으로 하는 디지털 신호의 위상오차 보상장치.
제 5항에 있어서,

상기 루프필터의 대역폭은 소정의 제2지연시간이 경과하면 축소되는 것을 특징으로 하는 디지털 신호의 위상오차 보상장치.
(a) 소정의 제1지연시간이 경과할 때까지 수신신호의 평균위상에러값을 산출하는 단계;

(b) 상기 제1지연시간이 경과하면 채널에 의한 수신신호의 진폭왜곡이 보상된 등화신호를 출력하는 단계;

(c) 상기 제1지연시간이 경과하면 위상보상신호를 출력하는 단계;

(d) 상기 등화신호와 위상이 보상된 보상신호를 복소곱셈하여 제1승산값을 산출하는 단계; 및

(e) 상기 제1승산값에 존재하는 위상에러를 제거하는 단계;를 포함하는 것을 특징으로 하는 디지털 신호의 위상에러 보상방법.
제 7항에 있어서,

(f) 상기 제1지연시간의 경과여부에 따라 선택적으로 입력되는 상기 수신신호 및 상기 등화신호로부터 원신호를 판정하여 판정신호를 출력하는 단계;

(g) 상기 제1지연시간의 경과시 상기 판정신호와 상기 보상신호의 차이값을 산출한 후 상기 차이값과 상기 보상신호를 승산하여 제2승산값을 출력하는 단계;

(h) 상기 제2승산값에 대응하여 에러값을 제어하는 단계;

(i) 상기 에러값을 기초로 등화기의 동작계수를 갱신하는 단계; 및

(j) 상기 제1지연시간의 경과시 상기 판정신호와 상기 보상신호를 승산하여 제3승산값을 산출하고 상기 제3승산값을 상기 등화기에 제공하는 단계;를 더 포함하는 것을 특징으로 하는 디지털 신호의 위상오차 보상방법.
제 8항에 있어서,

상기 (i)단계는 소정의 제2지연시간의 경과후에 수행되는 것을 특징으로 하는 디지털 신호의 위상에러 보상방법.
제 8항에 있어서,

상기 (h)단계는 소정의 제2지연시간의 경과전까지 상기 등화기에 필요한 에러값으로 0을 출력하며, 상기 제2지연시간의 경과후에 상기 제2승산값을 출력하는 것을 특징으로 하는 디지털 신호의 위상에러 보상방법.
제 7항 또는 제 8항에 있어서,

상기 (c)단계는,

(c1) 상기 수신신호의 위상에러인 제1위상에러를 검출하여 제1위상검출신호를 출력하는 단계;

(c2) 상기 수신신호와 상기 훈련신호열과의의 정수배에 해당하는 위상에러인 제2위상에러를 검출하여 제2위상검출신호를 출력하는 단계;

(c3) 상기 제1위상검출신호와 상기 제2위상검출신호를 합산하여 위상차값을 산출하는 단계;

(c4) 상기 위상차값을 평균하여 평균값을 산출하는 단계;

(c5) 상기 제1승산값에 대한 위상에러인 제3위상에러를 검출하여 제3위상검출신호를 출력하는 단계;

(c6) 상기 제3위상검출신호를 입력받아 제4위상에러를 포착하는 단계; 및

(c7) 상기 제1지연시간에 도달하면 상기 평균값을 초기값으로 하여 상기 제4위상에러를 적분하여 산출한 보상값을 출력하는 단계;를 포함하며,

상기 제1지연시간에 도달할 때까지 상기 (c1)단계 내지 상기 (c4)단계를 반복적으로 수행하고, 상기 제1지연시간이 경과하면 상기 (c5)단계 내지 상기 (c7)단계를 수행하는 것을 특징으로 하는 디지털 신호의 위상오차 보상방법.
제 11항에 있어서,

상기 (c6)단계는 소정의 제2지연시간이 경과하면 상기 제4위상에러를 포착하기 위한 대역폭을 축소하여 상기 제4위상에러를 포착하는 것을 특징으로 하는 디지털 신호의 위상오차 보상방법.