JPH11331138A - クロック再生方法及びクロック再生器 - Google Patents
クロック再生方法及びクロック再生器Info
- Publication number
- JPH11331138A JPH11331138A JP10137116A JP13711698A JPH11331138A JP H11331138 A JPH11331138 A JP H11331138A JP 10137116 A JP10137116 A JP 10137116A JP 13711698 A JP13711698 A JP 13711698A JP H11331138 A JPH11331138 A JP H11331138A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- nyquist point
- sampling
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 クロック再生器をディジタル回路で実現する
ことができるようにし、かつ各構成ブロックの無調整
化、クロック再生器の小型化を図り、さらにはアナログ
的なＶＣＯを削減する。 【解決手段】 サンプリング回路１と、ナイキスト点の
相対位置を推定するナイキスト点推定回路３と、推定さ
れたナイキスト点の位置を平均化する平均化回路４と、
サンプリングクロックの位相の進み・遅れを制御する位
相制御回路５と、分周比を変更する可変分周器７と、シ
ンボルクロックと同一の周波数をもつ再生クロックを得
るための第１の固定分周器８と、ベースバンド信号をオ
ーバーサンプリングするサンプリングクロックを得るた
めの第２の固定分周器９と、発振器６を備える。
ことができるようにし、かつ各構成ブロックの無調整
化、クロック再生器の小型化を図り、さらにはアナログ
的なＶＣＯを削減する。 【解決手段】 サンプリング回路１と、ナイキスト点の
相対位置を推定するナイキスト点推定回路３と、推定さ
れたナイキスト点の位置を平均化する平均化回路４と、
サンプリングクロックの位相の進み・遅れを制御する位
相制御回路５と、分周比を変更する可変分周器７と、シ
ンボルクロックと同一の周波数をもつ再生クロックを得
るための第１の固定分周器８と、ベースバンド信号をオ
ーバーサンプリングするサンプリングクロックを得るた
めの第２の固定分周器９と、発振器６を備える。
Description
この発明は、例えばディジタル無線通信端末の受信部に
おいて、送信側データのクロックと同期がとれたクロッ
クを生成するためのクロック再生方法及びクロック再生
器に関するものである。
おいて、送信側データのクロックと同期がとれたクロッ
クを生成するためのクロック再生方法及びクロック再生
器に関するものである。
【０００２】
【従来の技術】従来、アナログ回路によって実現される
図６のクロック再生器が公知である。図６において、２
１は受信ベースバンド信号からディジタルデータを取り
出す復調器、２２は受信信号からビットタイミングを抽
出するタイミング抽出器、２３はタイミング抽出器２２
によって抽出されたビットタイミング位相と内部で生成
された再生クロックの位相とを比較し、位相差に対応し
た電圧値を出力する位相比較器、２４は上記位相比較器
２３の出力から雑音、ジッタ成分を除去するためのＬＰ
Ｆ（低域通過フィルタ）、２５は制御電圧によって発信
周波数が制御されるＶＣＯ（電圧制御発信器）である。
このように構成されたクロック再生器において、タイミ
ング抽出器２２で受信信号であるベースバンド信号から
ビットタイミングが抽出され、このビットタイミングの
位相差に対応する電圧値が位相比較器２３より出力さ
れ、この出力よりＬＰＦ２４でジッタ成分が除去され、
ＶＣＯ２５に供給される。このＶＣＯ２５から出力され
るクロック信号は受信信号のビットタイミングと位相同
期することになる。
図６のクロック再生器が公知である。図６において、２
１は受信ベースバンド信号からディジタルデータを取り
出す復調器、２２は受信信号からビットタイミングを抽
出するタイミング抽出器、２３はタイミング抽出器２２
によって抽出されたビットタイミング位相と内部で生成
された再生クロックの位相とを比較し、位相差に対応し
た電圧値を出力する位相比較器、２４は上記位相比較器
２３の出力から雑音、ジッタ成分を除去するためのＬＰ
Ｆ（低域通過フィルタ）、２５は制御電圧によって発信
周波数が制御されるＶＣＯ（電圧制御発信器）である。
このように構成されたクロック再生器において、タイミ
ング抽出器２２で受信信号であるベースバンド信号から
ビットタイミングが抽出され、このビットタイミングの
位相差に対応する電圧値が位相比較器２３より出力さ
れ、この出力よりＬＰＦ２４でジッタ成分が除去され、
ＶＣＯ２５に供給される。このＶＣＯ２５から出力され
るクロック信号は受信信号のビットタイミングと位相同
期することになる。
【０００３】
【発明が解決しようとする課題】上述したクロック再生
器は、アナログ回路で構成されているため各構成ブロッ
クにおいて調整が必要となる。また、集積化が難しく装
置の小型化が困難となる。さらに、ＴＤＭＡ（時分割多
元接続）等のバースト波を用いた通信の場合、信号が到
来しないタイムスロットでは上記ＶＣＯ２５の安定度が
直接送信波のタイミングクロック安定度となるため、Ｖ
ＣＯ２５に対して高精度及び高安定性が要求される。こ
のような、アナログ的なＶＣＯは一般的に製造が難しく
高価である。
器は、アナログ回路で構成されているため各構成ブロッ
クにおいて調整が必要となる。また、集積化が難しく装
置の小型化が困難となる。さらに、ＴＤＭＡ（時分割多
元接続）等のバースト波を用いた通信の場合、信号が到
来しないタイムスロットでは上記ＶＣＯ２５の安定度が
直接送信波のタイミングクロック安定度となるため、Ｖ
ＣＯ２５に対して高精度及び高安定性が要求される。こ
のような、アナログ的なＶＣＯは一般的に製造が難しく
高価である。
【０００４】この発明は、各構成ブロックの無調整化、
クロック再生器の小型化を図り、またアナログ的なＶＣ
Ｏを削減するものである。
クロック再生器の小型化を図り、またアナログ的なＶＣ
Ｏを削減するものである。
【０００５】
【課題を解決するための手段】請求項１の発明によれ
ば、受信信号をオーバーサンプリングして得たデータを
もとにナイキスト点の相対位置を推定し、この相対位置
の情報にもとづき設定された所定の分周比のクロックを
得て、このクロックを第１の所定の分周比で分周して再
生クロックとして出力する。
ば、受信信号をオーバーサンプリングして得たデータを
もとにナイキスト点の相対位置を推定し、この相対位置
の情報にもとづき設定された所定の分周比のクロックを
得て、このクロックを第１の所定の分周比で分周して再
生クロックとして出力する。
【０００６】請求項２の発明によれば、相対位置の情報
にもとづき設定された上記所定の分周比のクロックを第
２の所定の分周比で分周して上記オーバーサンプリング
時のサンプリングクロックとして供給する。
にもとづき設定された上記所定の分周比のクロックを第
２の所定の分周比で分周して上記オーバーサンプリング
時のサンプリングクロックとして供給する。
【０００７】請求項３の発明によれば、受信信号をオー
バーサンプリングするサンプリング回路と、オーバーサ
ンプリングデータをもとにナイキスト点の位相位置を推
定するナイキスト点推定回路と、推定されたナイキスト
点の位置情報からサンプリングクロックの位相の進み・
遅れを制御する位相制御回路と、位相制御信号をもとに
分周比を変更する可変分周器と、この可変分周器の出力
から、シンボルクロックと同一の周波数をもつ再生クロ
ックを得るための第１の固定分周器とから構成した。
バーサンプリングするサンプリング回路と、オーバーサ
ンプリングデータをもとにナイキスト点の位相位置を推
定するナイキスト点推定回路と、推定されたナイキスト
点の位置情報からサンプリングクロックの位相の進み・
遅れを制御する位相制御回路と、位相制御信号をもとに
分周比を変更する可変分周器と、この可変分周器の出力
から、シンボルクロックと同一の周波数をもつ再生クロ
ックを得るための第１の固定分周器とから構成した。
【０００８】請求項４の発明によれば、上記可変分周回
路の出力から上記サンプリング回路のサンプリングクロ
ックを生成する第２の固定分周器を備えた。
路の出力から上記サンプリング回路のサンプリングクロ
ックを生成する第２の固定分周器を備えた。
【０００９】請求項５の発明によれば、ナイキスト点推
定回路で推定されたナイキスト点の位置情報を、平均化
回路で平均化し、この平均化して得られる情報をもと
に、上記位相制御回路がサンプリングクロックの位相の
進み・遅れを制御するようにした。
定回路で推定されたナイキスト点の位置情報を、平均化
回路で平均化し、この平均化して得られる情報をもと
に、上記位相制御回路がサンプリングクロックの位相の
進み・遅れを制御するようにした。
【００１０】
【発明の実施の形態】実施の形態１．この発明の実施の
形態１について図１を参照しながら説明する。図１は、
この発明の実施の形態１の構成を示すブロック図であ
る。図１において、１はベースバンドに変換された受信
信号をオーバーサンプリングするサンプリング回路、２
はサンプリングデータから情報データを取出す復調器、
３はオーバーサンプリングデータをもとにナイキスト点
の相対位置を推定するナイキスト点推定回路であり、上
記サンプリング回路１に接続されている。４は推定され
たナイキスト点の位置を平均化する平均化回路であり、
ナイキスト点推定回路３に接続されている。５は平均化
されたナイキスト点位置情報からサンプリングクロック
の位相の進み・遅れを制御するための位相制御信号を生
成する位相制御回路、７は位相制御回路５からの位相制
御信号をもとに基準発振器６からの基準クロックパルス
の分周比を変更する可変分周器である。８は可変分周器
７からの出力クロック信号をシンボルクロックと同一の
周波数に分周するための第１の固定分周器である。９は
可変分周器７からの出力クロック信号からベースバンド
信号をオーバーサンプリングするサンプリングクロック
を生成するための第２の固定分周器である。
形態１について図１を参照しながら説明する。図１は、
この発明の実施の形態１の構成を示すブロック図であ
る。図１において、１はベースバンドに変換された受信
信号をオーバーサンプリングするサンプリング回路、２
はサンプリングデータから情報データを取出す復調器、
３はオーバーサンプリングデータをもとにナイキスト点
の相対位置を推定するナイキスト点推定回路であり、上
記サンプリング回路１に接続されている。４は推定され
たナイキスト点の位置を平均化する平均化回路であり、
ナイキスト点推定回路３に接続されている。５は平均化
されたナイキスト点位置情報からサンプリングクロック
の位相の進み・遅れを制御するための位相制御信号を生
成する位相制御回路、７は位相制御回路５からの位相制
御信号をもとに基準発振器６からの基準クロックパルス
の分周比を変更する可変分周器である。８は可変分周器
７からの出力クロック信号をシンボルクロックと同一の
周波数に分周するための第１の固定分周器である。９は
可変分周器７からの出力クロック信号からベースバンド
信号をオーバーサンプリングするサンプリングクロック
を生成するための第２の固定分周器である。
【００１１】次に図１に示す実施の形態１の動作につい
て説明する。ベースバンドに変換されたアナログの受信
信号Ｉは、サンプリング回路１によってオーバーサンプ
リングされると同時にＡ／Ｄ変換される。このオーバー
サンプリングデータには受信信号Ｉのシンボルタイミン
グ位相情報が含まれているため、ナイキスト点推定回路
３にて後述のディジタル信号処理を施すことによりオー
バーサンプリングタイミング上におけるナイキスト点の
位置情報を取り出すことができる。ナイキスト点推定回
路３からは各シンボルタイミング毎にナイキスト点位置
情報が出力されるが、雑音や伝送路等の影響を受けてジ
ッタしている。この不要なジッタ成分は、平均化回路４
において平均化が行われることで除去される。これに続
いて、位相制御回路５にもとづき平均化されたナイキス
ト点の位置情報をもとにオーバーサンプリングタイミン
グ位相と受信信号シンボルタイミング位相とを一致させ
るための位相制御量が生成され、これをもとに可変分周
器７の分周数が制御される。さらに可変分周器７の出力
クロックを第１の固定分周器８及び第２の固定分周器９
でそれぞれれ分周することによって所望のシンボルタイ
ミングクロック及びオーバーサンプリングクロックを生
成する。このように生成された各クロックは、受信信号
のシンボルタイミングと位相同期のとれたものとなり、
シンボルタイミングクロックは再生クロックとして出力
され、オーバーサンプリングクロックはサンプリング回
路１に入力されて、これにもとづきオーバーサンプリン
グが行われる。
て説明する。ベースバンドに変換されたアナログの受信
信号Ｉは、サンプリング回路１によってオーバーサンプ
リングされると同時にＡ／Ｄ変換される。このオーバー
サンプリングデータには受信信号Ｉのシンボルタイミン
グ位相情報が含まれているため、ナイキスト点推定回路
３にて後述のディジタル信号処理を施すことによりオー
バーサンプリングタイミング上におけるナイキスト点の
位置情報を取り出すことができる。ナイキスト点推定回
路３からは各シンボルタイミング毎にナイキスト点位置
情報が出力されるが、雑音や伝送路等の影響を受けてジ
ッタしている。この不要なジッタ成分は、平均化回路４
において平均化が行われることで除去される。これに続
いて、位相制御回路５にもとづき平均化されたナイキス
ト点の位置情報をもとにオーバーサンプリングタイミン
グ位相と受信信号シンボルタイミング位相とを一致させ
るための位相制御量が生成され、これをもとに可変分周
器７の分周数が制御される。さらに可変分周器７の出力
クロックを第１の固定分周器８及び第２の固定分周器９
でそれぞれれ分周することによって所望のシンボルタイ
ミングクロック及びオーバーサンプリングクロックを生
成する。このように生成された各クロックは、受信信号
のシンボルタイミングと位相同期のとれたものとなり、
シンボルタイミングクロックは再生クロックとして出力
され、オーバーサンプリングクロックはサンプリング回
路１に入力されて、これにもとづきオーバーサンプリン
グが行われる。
【００１２】上記位相制御回路５の動作を、図１ないし
図４を用いて詳述する。すなわち、データを送信してい
る端末と、受信している端末のシンボルクロックの位相
と周波数が完全に一致している場合においては、位相制
御回路５に入力される平均化されたナイキスト点の推定
位置は受信端末のシンボルクロック立ち上がり点に一致
している（図２参照）。ところが、実際には送信端末と
受信端末両者のシンボルクロックの位相と周波数は異な
っているため、平均化されたナイキスト点の推定位置は
受信端末のシンボルクロック立ち上がり点とは異なった
位置となる。ナイキスト点推定回路３はシンボルクロッ
クの立ち上がり点を基準とし、その基準点からナイキス
ト点までの位相差が出力される。よって、この位相差が
正の場合は、受信端末シンボルクロックが送信端末シン
ボルクロックよりも位相が遅れていると判断し、可変分
周器に対して位相進み信号を出力する（図３参照）。逆
に、位相差が負の場合は、受信端末シンボルクロックが
送信端末シンボルクロックよりも位相が進んでいると判
断し、可変分周器７に対して位相遅れを出力する（図３
参照）。
図４を用いて詳述する。すなわち、データを送信してい
る端末と、受信している端末のシンボルクロックの位相
と周波数が完全に一致している場合においては、位相制
御回路５に入力される平均化されたナイキスト点の推定
位置は受信端末のシンボルクロック立ち上がり点に一致
している（図２参照）。ところが、実際には送信端末と
受信端末両者のシンボルクロックの位相と周波数は異な
っているため、平均化されたナイキスト点の推定位置は
受信端末のシンボルクロック立ち上がり点とは異なった
位置となる。ナイキスト点推定回路３はシンボルクロッ
クの立ち上がり点を基準とし、その基準点からナイキス
ト点までの位相差が出力される。よって、この位相差が
正の場合は、受信端末シンボルクロックが送信端末シン
ボルクロックよりも位相が遅れていると判断し、可変分
周器に対して位相進み信号を出力する（図３参照）。逆
に、位相差が負の場合は、受信端末シンボルクロックが
送信端末シンボルクロックよりも位相が進んでいると判
断し、可変分周器７に対して位相遅れを出力する（図３
参照）。
【００１３】上記ナイキスト点推定回路３は、公知の方
法である包絡線変換−ＤＦＴ処理を採用することによ
り、ナイキスト点の位相のタイミングを推定する。ま
ず、受信信号成分から送信側データクロックを抽出して
から準同期検波された受信ベースバンド信号（オーバー
サンプル数：４）を２乗し包絡線を求め、この包絡線信
号をディジタルタンク（狭帯域フィルタ）に通すことで
シンボルクロック成分の抽出を行う。ディジタルタンク
の実現方法としてはＤＦＴを用いればよい。すなわち、
まず、包絡線変換（Ｉ2 ＋Ｑ2 ）を行う（サンプリング
されたＩ，Ｑ信号をそれぞれ２乗し加算する。）。こう
することでベースバンド信号の包絡線が強調され、シン
ボルクロック成分が浮かび上がってくる。図５において
黒丸で示した点がナイキスト点であり、受信オーバーサ
ンプリングデータから抽出したこのナイキスト点のデー
タを使ってデータは復調される。ナイキスト点推定回路
３では、さらにこのナイキスト点の位相（タイミング）
の推定を行う。つまり、上記包絡線変換処理で求めた包
絡線に対してＤＦＴを行い、タイミングの推定を行う。
受信信号のサンプル周期をＴ，包絡線変換された信号を
ｘ（ｎＴ）とすると、ＤＦＴは次式となる。
法である包絡線変換−ＤＦＴ処理を採用することによ
り、ナイキスト点の位相のタイミングを推定する。ま
ず、受信信号成分から送信側データクロックを抽出して
から準同期検波された受信ベースバンド信号（オーバー
サンプル数：４）を２乗し包絡線を求め、この包絡線信
号をディジタルタンク（狭帯域フィルタ）に通すことで
シンボルクロック成分の抽出を行う。ディジタルタンク
の実現方法としてはＤＦＴを用いればよい。すなわち、
まず、包絡線変換（Ｉ2 ＋Ｑ2 ）を行う（サンプリング
されたＩ，Ｑ信号をそれぞれ２乗し加算する。）。こう
することでベースバンド信号の包絡線が強調され、シン
ボルクロック成分が浮かび上がってくる。図５において
黒丸で示した点がナイキスト点であり、受信オーバーサ
ンプリングデータから抽出したこのナイキスト点のデー
タを使ってデータは復調される。ナイキスト点推定回路
３では、さらにこのナイキスト点の位相（タイミング）
の推定を行う。つまり、上記包絡線変換処理で求めた包
絡線に対してＤＦＴを行い、タイミングの推定を行う。
受信信号のサンプル周期をＴ，包絡線変換された信号を
ｘ（ｎＴ）とすると、ＤＦＴは次式となる。
【００１４】
【数１】
【００１５】なお、平均化回路４についてであるが、実
際には伝送路にノイズがない状況でもナイキスト点推定
回路３の入力データはランダムであり、また有限の精度
の演算を行っている以上、多少のジッタは避けられない
ので、この平均化回路４はこの種のクロック再生器にお
いては必須となるが、ナイキスト点推定回路３からの出
力がジッタしていなければ不要であることはもちろんで
ある。
際には伝送路にノイズがない状況でもナイキスト点推定
回路３の入力データはランダムであり、また有限の精度
の演算を行っている以上、多少のジッタは避けられない
ので、この平均化回路４はこの種のクロック再生器にお
いては必須となるが、ナイキスト点推定回路３からの出
力がジッタしていなければ不要であることはもちろんで
ある。
【００１６】
【発明の効果】請求項１の発明によれば、受信信号をオ
ーバーサンプリングして得たデータをもとにナイキスト
点の相対位置を推定し、この相対位置の情報にもとづき
設定された所定の分周比のクロックを得て、このクロッ
クを第１の所定の分周比で分周して再生クロックとして
出力するようにしたので、回路をディジタル回路で構成
でき、各回路の調整が容易で、集積化、小型化が可能で
かつ低コスト化が図れる。
ーバーサンプリングして得たデータをもとにナイキスト
点の相対位置を推定し、この相対位置の情報にもとづき
設定された所定の分周比のクロックを得て、このクロッ
クを第１の所定の分周比で分周して再生クロックとして
出力するようにしたので、回路をディジタル回路で構成
でき、各回路の調整が容易で、集積化、小型化が可能で
かつ低コスト化が図れる。
【００１７】請求項２の発明によれば、相対位置の情報
にもとづき設定された上記所定の分周比のクロックを第
２の所定の分周比で分周して上記オーバーサンプリング
時のサンプリングクロックとして供給するようにしたの
で、位相比較器を不要とできる。
にもとづき設定された上記所定の分周比のクロックを第
２の所定の分周比で分周して上記オーバーサンプリング
時のサンプリングクロックとして供給するようにしたの
で、位相比較器を不要とできる。
【００１８】請求項３の発明によれば、受信信号をオー
バーサンプリングするサンプリング回路と、オーバーサ
ンプリングデータをもとにナイキスト点の位相位置を推
定するナイキスト点推定回路と、推定されたナイキスト
点の位置情報からサンプリングクロックの位相の進み・
遅れを制御する位相制御回路と、位相制御信号をもとに
分周比を変更する可変分周器と、この可変分周器の出力
から、シンボルクロックと同一の周波数をもつ再生クロ
ックを得るための第１の固定分周器とから構成したの
で、各回路の無調整化、小型化が図れ、アナログのＶＣ
Ｏを削減できる。
バーサンプリングするサンプリング回路と、オーバーサ
ンプリングデータをもとにナイキスト点の位相位置を推
定するナイキスト点推定回路と、推定されたナイキスト
点の位置情報からサンプリングクロックの位相の進み・
遅れを制御する位相制御回路と、位相制御信号をもとに
分周比を変更する可変分周器と、この可変分周器の出力
から、シンボルクロックと同一の周波数をもつ再生クロ
ックを得るための第１の固定分周器とから構成したの
で、各回路の無調整化、小型化が図れ、アナログのＶＣ
Ｏを削減できる。
【００１９】請求項４の発明によれば、上記可変分周回
路の出力から上記サンプリング回路のサンプリングクロ
ックを生成する第２の固定分周器を備えたので、位相比
較器のない低コストのクロック再生器が得られる。
路の出力から上記サンプリング回路のサンプリングクロ
ックを生成する第２の固定分周器を備えたので、位相比
較器のない低コストのクロック再生器が得られる。
【００２０】請求項５の発明によれば、ナイキスト点推
定回路で推定されたナイキスト点の位置情報を、平均化
回路で平均化し、この平均化して得られる情報をもと
に、上記位相制御回路がサンプリングクロックの位相の
進み・遅れを制御するようにしたので、雑音による影響
を極力抑えることができる。
定回路で推定されたナイキスト点の位置情報を、平均化
回路で平均化し、この平均化して得られる情報をもと
に、上記位相制御回路がサンプリングクロックの位相の
進み・遅れを制御するようにしたので、雑音による影響
を極力抑えることができる。
【図１】 この発明の実施の形態１の構成を示すブロッ
ク図である。
ク図である。
【図２】 この発明の実施の形態１の動作を説明するた
めの波形図である。
めの波形図である。
【図３】 この発明の実施の形態１の動作を説明するた
めの波形図である。
めの波形図である。
【図４】 この発明の実施の形態１の動作を説明するた
めの波形図である。
めの波形図である。
【図５】 この発明の実施の形態１の動作を説明するた
めの波形図である。
めの波形図である。
【図６】 従来のアナログ回路で実現されたクロック再
生器の構成を示すブロック図である。
生器の構成を示すブロック図である。
１ サンプリング回路、２ 復調器、３ ナイキスト点
推定回路、４ 平均化回路、５ 位相制御回路、６ 基
準発振器、７ 可変分周回路、８ 第１の固定分周器、
９ 第２の固定分周器、２１ 復調器、２２ タイミン
グ抽出器、２３ 位相比較器、２４ ＬＰＦ、２５ Ｖ
ＣＯ。
推定回路、４ 平均化回路、５ 位相制御回路、６ 基
準発振器、７ 可変分周回路、８ 第１の固定分周器、
９ 第２の固定分周器、２１ 復調器、２２ タイミン
グ抽出器、２３ 位相比較器、２４ ＬＰＦ、２５ Ｖ
ＣＯ。
Claims (5)
- 【請求項１】 受信信号をオーバーサンプリングして得
たデータをもとにナイキスト点の相対位置を推定し、こ
の相対位置の情報にもとづき設定された所定の分周比の
クロックを得て、このクロックを第１の所定の分周比で
分周して再生クロックとして出力することを特徴とする
クロック再生方法。 - 【請求項２】 相対位置の情報にもとづき設定された上
記所定の分周比のクロックを第２の所定の分周比で分周
して上記オーバーサンプリング時のサンプリングクロッ
クとして供給するようにしたことを特徴とする請求項１
に記載のクロック再生方法。 - 【請求項３】 受信信号をオーバーサンプリングするサ
ンプリング回路と、オーバーサンプリングデータをもと
にナイキスト点の相対位置を推定するナイキスト点回路
と、推定されたナイキスト点の位置情報からサンプリン
グクロックの位相の進み・遅れを制御する位相制御回路
と、位相制御信号をもとに分周比を変更する可変分周器
と、この可変分周器の出力から、シンボルクロックと同
一の周波数をもつ再生クロックを得るための第１の固定
分周器とを備えたことを特徴とするクロック再生器。 - 【請求項４】 上記可変分周回路の出力から上記サンプ
リング回路のサンプリングクロックを生成する第２の固
定分周器を備えたことを特徴とする請求項３に記載のク
ロック再生器。 - 【請求項５】 ナイキスト点推定回路で推定されたナイ
キスト点の位置情報を、平均化回路で平均化し、この平
均化して得られる情報をもとに、上記位相制御回路がサ
ンプリングクロックの位相の進み・遅れを制御すること
を特徴とする請求項３に記載のクロック再生器。 【０００１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10137116A JPH11331138A (ja) | 1998-05-19 | 1998-05-19 | クロック再生方法及びクロック再生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10137116A JPH11331138A (ja) | 1998-05-19 | 1998-05-19 | クロック再生方法及びクロック再生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11331138A true JPH11331138A (ja) | 1999-11-30 |
Family
ID=15191211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10137116A Pending JPH11331138A (ja) | 1998-05-19 | 1998-05-19 | クロック再生方法及びクロック再生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11331138A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100894123B1 (ko) | 2005-09-16 | 2009-04-20 | 후지쯔 가부시끼가이샤 | 데이터 재생 회로 |
-
1998
- 1998-05-19 JP JP10137116A patent/JPH11331138A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100894123B1 (ko) | 2005-09-16 | 2009-04-20 | 후지쯔 가부시끼가이샤 | 데이터 재생 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2877198B2 (ja) | ディジタルｐｌｌ回路及びその起動方法 | |
| JPS6194419A (ja) | アダプテイブ受信装置 | |
| US5541965A (en) | Carrier frequency synchronization device using two different B/W filters | |
| US8125258B2 (en) | Phase synchronization device and phase synchronization method | |
| JP3419397B2 (ja) | クロック同期回路及びクロック同期方法 | |
| JP2613256B2 (ja) | ディジタル復調装置 | |
| JP3282611B2 (ja) | クロック再生システム及び方法 | |
| JPH11331138A (ja) | クロック再生方法及びクロック再生器 | |
| JP3120136B2 (ja) | Ｔｄｍａデータ受信装置 | |
| CN105846844B (zh) | 接收装置以及接收装置的接收方法 | |
| JP2000049763A (ja) | 受信装置、自動周波数補正装置、及び通信装置 | |
| JP2000013218A (ja) | クロック抽出回路 | |
| JP2001237908A (ja) | Ｑｐｓｋ／ｑａｍ同期獲得装置 | |
| US6066970A (en) | Circuit for producing clock pulses from an inputted base band signal | |
| JPS6235731A (ja) | デ−タ信号伝送方式 | |
| KR19980077667A (ko) | 심볼 타이밍 복구장치 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| US20060129318A1 (en) | Symbol position detection device and symbol position detection method | |
| JPH0767167B2 (ja) | 波形等化器 | |
| JPH09294093A (ja) | 局内回線終端盤の等化回路 | |
| JPH07226781A (ja) | 位相誤差検出回路およびクロック再生回路 | |
| JP2000101554A (ja) | サンプリングクロック再生回路 | |
| JP2720582B2 (ja) | 掃引周波数発振器と準同期検波回路 | |
| JP2650572B2 (ja) | スペクトル拡散方式における復調装置 | |
| JP2689922B2 (ja) | 復調装置 |