JPS62209976A - 映像信号直流安定化回路 - Google Patents

映像信号直流安定化回路

Info

Publication number
JPS62209976A
JPS62209976A JP61053174A JP5317486A JPS62209976A JP S62209976 A JPS62209976 A JP S62209976A JP 61053174 A JP61053174 A JP 61053174A JP 5317486 A JP5317486 A JP 5317486A JP S62209976 A JPS62209976 A JP S62209976A
Authority
JP
Japan
Prior art keywords
signal
level
video signal
circuit
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61053174A
Other languages
English (en)
Other versions
JPH0787537B2 (ja
Inventor
Hitoo Tamura
田村 仁生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61053174A priority Critical patent/JPH0787537B2/ja
Publication of JPS62209976A publication Critical patent/JPS62209976A/ja
Publication of JPH0787537B2 publication Critical patent/JPH0787537B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジョン信号などの映像信号伝送装置にお
いて、映像信号の直流レベルを一定値に安定化させるた
めの映像信号直流安定化方式に関するものである。
〔従来の技術〕
従来の映像信号直流安定化方式の一例を第5図に示し説
明すると、この方式は第5図に示す構成であり、映像信
号の水平同期信号を監視し、水平同期信号レベルを直流
安定化された映像信号が有しているべき一定の直流レベ
ル(以下、クランプレベルと称す)に固定する帰還制御
を行っていた。
すなわち、まず、入力端子101に印加された映像信号
は再生回路102へ供給され、直流安定化された後、出
力端子103より出力でれるとともに、同期分離回路1
04およびN勺変換回路105へそれぞれ供給される。
そして、この同期分離回路104において、映像信号よ
り水平同期信号が分離嘔れ、この水平同期信号に基づき
、水平同期信号に位相同期し、かつ水平同期信号周波数
の時間間隔(以下、H間隔と称す)で発生する繰返しパ
ルス(以下、Hパルスと称す)が発生式れ、Hパルスが
比較回路106へ供給される。また、A/D変換回路1
05において、映像信号はクロック端子108よシ入力
されたサンプリングクロックを用い、アナログ/デイジ
タル変換により9ビツトのディジタルデータへ変換され
、比較回路106へ供給される。この比較回路106に
おいて、9ビツトのディジタルデータ(データイ直をA
とする)はクランプレベルに相当する基準固定データ(
データ値をBとする)と比較される。この比較データは
A>B、A=B、A<Bの3種類で1、同期分離回路1
04より供給されるHパルスにより、映像信号の水平同
期信号に相当する時点の1サンプルがH間隔で繰返し標
本化され、かつ各Hパルス間は直前に標本化てれたサン
プル値が保持されて制御信号発生回路107へ供給され
る。
つぎに、この制御信号発生回路107において、比較回
路106よシ供給された比較データに基づいて制御信号
が発生される。
そして、比較データがA>Hの場合には、水平同期信号
レベルがクランプレベルよシ高いのであるから、水平同
期信号レベルを低下させる、また、A−Hの場合には、
水平同期信号レベルがクランプレベルと等しいのである
から水平同期信号レベルを保持させる、また、A<Hの
場合には、水平同期信号レベルがクランプレベルより低
いのでろるから水平同期信号レベルを上昇でせる一定量
の制御信号がH間隔毎にかつH間隔間は変化せずに発生
され、再生回路102へ供給されて、映像信号の直流安
定化が行われる。
〔発明が解決しようとする問題点〕
上述した従来の映像信号直流安定化方式は、映像信号の
水平同期信号レベルとクランプレベルとを比較する際に
、3値の比較データ(A>B、A−B。
A<B)のみでるる。したがって、比較データ各々に相
当する3種類の制御信号(レベルを低下式せる、レベル
を保持させる、レベルを上昇させる)しか設定できない
ため、制御精度が粗略でるるという問題点かメジ、かつ
映像信号の直流レベルの急変に対し制御の追従性が悪い
という問題点がめった。
また、上記の比較データのうち、1サンプルのみのデー
タしか使用しない故に、映像信号に雑音などが重畳した
場合には比較データへ雑音が重畳し、比較データの値が
誤まる可能性があるため、制御が不安定になるという問
題点がめった。さらに、映像信号の水平同期信号に音声
データを重畳する5ound−in−aync方式の映
像信号に対して、水平同期信号レベルとクランプレベル
との比較データに基づき制御を行っている故に水平同期
信号レベルが一定でないため、直流安定化制御は不可能
でめった。
〔問題点を解決するための手段〕
本発明による映像信号直流安定化方式は、映像信号の任
意信号部分の直流レベルと、任意に設定可能な直流レベ
ルとのレベル差を検出し、上記レベル差が最小となるよ
うに上記映像信号に対し帰還制御を行い、上記映像信号
の任意信号部分の直流レベルを上記任意に設定可能な直
流レベルへ推移させ保持させることにより、上記映像信
号の直流レベルの安定化を図るようにしたものでるる。
〔作用〕
本発明においては、映像信号の任意信号部分の直流レベ
ルと直流安定化された映像信号が有しているべき上記任
意信号部分の直流レベルとのレベル差である平均比較誤
差を計算し、その平均比較誤差値に応じた制御量の制御
信号を用いて帰還制御を行う。
〔実施例〕
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明による映像信号直流安定化方式の一実施
例を示すブロック図でろる。
図において、1は映像信号21が印加される入力端子、
2はこの入力端子1からの映像信号21を直流安定化す
る再生回路、3はこの再生回路2からの直流安定化され
た映像信号22が得られるアナログ出力端子である。
4は再生回路2からの映像信号22よシ複合同期信号2
3と水平同期信号を分離する同期分離回路、5は再生回
路2からの映像信号22を9ビツトの信号データ25に
変換するめ変換回路、6は設定回路、Tはこの設定回路
6からの9ビツトの基準データ26とル勺変換回路5よ
シの9ビツトの信号データ25とを比較する比較回路、
8はこの比較回路7によって得られた比較誤差27と制
御パルス発生回路9よりの制御パルス列29を入力とし
、平均比較誤差28を得る積分回路、10はこの積分回
路8からの平均比較誤差28を入力とし再生回路2に制
御信号30を供給するQ/A変換回路である。
11はクロック入力端子で、このクロック入力端子11
からのサンプリングパルス31はA10 変換回路5お
よび制御パルス発生回路9へ供給されるように構成され
ている。12はA/D変換回路5よシの9ビツトの信号
データ25が得られるディジタル出力端子でるる。
つぎにこの第1図に示す実施例の動作を第2図。
第3図および第4図を参照して説明する。
第2図ないし第4図は第1図の制御パルス発生回路9の
動作を示すタイムチャートで、第2図の(a)は映像信
号(水平同期信号付近)を示したものであり、 (b)
はHパルス、(C)は第1タイミングパルス、(d)は
第2タイミングパルス、(e)はサンプリングクロック
、(f)は制御クロックをそれぞれ示したものである。
また、第3図の(、)は映像信号を示したものであり、
(b)は複合同期信号、(c)はHパルス、(d)は制
御クロック列、(、)は制御パルス列をそれぞれ示した
ものでろる。なお、この第3図において、(へ)は垂直
同期信号区間を示す。また、第4図の(&)はRパルス
を示したものでおり、(b)は制御パルス列、(、)は
水平同期信号、(d)は等化パルス、(、)は垂直同期
パルスをそれぞれ示したものである。なお、この第4図
において、(ロ)、eつはそれぞれ標本区間を示す。
まず、入力端子1より映像信号21は入力され、再生回
路2へ供給される。そして、この再生回路2において直
流安定比重れた映像信号22の一方はアナログ出力端子
3へ出力され、他方は同期分離回路4および〜勺変換回
路5へ供給される。
つぎに、同期分離回路4において、再生回路2より供給
式れた映像信号22より複合同期信号23(水平同期信
号、垂直同期信号および等化パルスによシ構成)と、水
平同期信号とが分離され、この水平同期信号より、水平
同期信号に位相同期しかつ水平同期信号周波数の時間間
隔(以下、H間隔と称す)で発生する繰返しパルス24
(以下、■パルスと称す)が発生され、この複合同期信
号23および繰返しパルス(Hパルス)24は制御パル
ス発生回路9へ供給される。
一方、クロック入力端子11よりサンプリングクロック
31は入力され、その一方はA/D変換回路5へ供給さ
れ、他方は制御パルス発生回路9へ供給される。
そして、このA/D変換回路5において、再生回路2よ
り供給された映像信号22は、クロック入力端子11よ
シ入力されたサンプリングクロック31を用い、アナロ
グ/ディジタル変換により9ビツトの信号データ25へ
変換され、一方はディジタル映像信号としてディジタル
出力端子12へ出力され、他方は比較回路7へ供給され
る。
一方、設定回路6において、直流安定化された映像信号
が有しているべき一定の直流レベル(以下、クランプレ
ベルと称す)、実際には直流安定化された映像信号の任
意信号部分の直流レベルが、任意の値へ設定され、9ビ
ツトの基準データ26として比較回路7へ供給される。
この比較回路Tにおいて、A/D変換回路5よシ供給で
れる9ビツトの信号データ25の値から、設定回路6よ
り供給される基準データ26の値が減算され、信号デー
タ25と基準データ26との差は比較誤差2Tとして積
分回路8へ供給される。
つぎに、制御パルス発生回路9において、同期分離回路
4よ・9供給される複合同期信号23およびHパルス2
4と、クロック入力端子11より供給されるサンプリン
グクロック31とに基づき、第2図に示すように、映像
信号(図2 (a) )より分離とれた水平同期信号に
基づき発生されたHパルス(図2 (b) )の立上り
に同期して立上が9パルス幅を任意に設定できる第1タ
イミングパルス(図2 (c) )が発生てれ、この第
1タイミングパルスの立下シに同期して立上がり、パル
ス幅を任意に設定できる第2タイミングパルス(図2 
(d) )が発生され、この第2タイミングパルスとサ
ンプリングクロック(図2(e))31との論理積によ
り制御クロック列(図2(f))が発生される。そして
、更に、第3図に示すように、映像信号(図3 (a)
 )よシ分離された複合同期信号(図3 (b) )と
、Hパルス(図3 (e) )に基づく制御クロック列
(図3 (d) ’)との論理積によシ制御パルス列(
図3(e))2sが発生される。そして、この制御パル
ス列29の各ノ(ルスは第2図(e)に示す第1タイミ
ングパルスのパルス幅によりパルスの開始時点、また、
第2図(d)に示す第2タイミングパルスのパルス幅よ
りパルスの継続時間を各々独立にかつ任意に設定可能で
るる。
したがって、第2図に示すように、映像信号(図2 (
a) ’)のバンクポーチ部にパルス位置が設定され、
また、第3図に示すように、垂直同期信号期間ビ)内で
は発生が禁止される。したがって、第4図に示す位相関
係にあって映像信号の同一レベルの信号部分を標本化可
能でるり、パルスの継続:時間とサンプリングクロック
31とに基づくサンプルクロック数を有している。そし
て、この制御パルス発生回路9からの制御パルス列29
は積分回路8へ供給される。
つぎに、積分回路8において、比較回路7より供給され
た比較誤差27は、制御パルス発生回路9より供給され
た制御パルス列29(1パルス中のサンプルクロック数
をNとする)により映像信号のバックポーチ部に相当す
るN個の比較誤差が標本化され、嘔らに、総和でれ、N
個の比較誤差の総和にIAが乗ぜられることによりN個
の比較誤差が平均化された平均比較誤差2Bが計算でれ
、制御パルスが供給される毎に上記の計算が行われ、か
つ、制御パルスが供給される間には、値が保持されて、
平均比較誤差28がンム変換回路10へ供給嘔れる。
つぎに、このQ/A変換回路10において、積分回路8
より供給嘔れる平均比較誤差28がディジタル/アナロ
グ変換によりアナログ信号へ変換され、そのアナログ信
号が平均比較誤差28を最小とするような、つまシ、平
均比較誤差28が正の値でめれば映像信号22の直流レ
ベルがクランプレベルより高いことを示しているため、
この映像信号22の直流レベルが平均比較誤差28に相
当するアナログ信号値だけ低下するような、また、平均
比較誤差28が負の値があれば映像信号22の直流レベ
ルがクランプレベルよシ低いことを示しているため、こ
の映像信号22の直流レベルが平均比較誤差28に相当
するアナログ信号値だけ上昇するような、制御信号30
へ変換され、再生回路2へ供給チれる。
以と説明した動作が、垂直同期信号期間(第3図ピ)参
照)を除いて、H間隔毎に行われて映像信号22の直流
レベルの安定化を図っている。
〔発明の効果〕
以上説明したように、本発明によれば、映像信号の任意
信号部分の直流レベルと、直流安定化された映像信号が
有しているべき上記任意信号部分の直流レベルとのレベ
ル差である平均比較誤差を計算し、その平均比較誤差値
に応じた制御量の制御信号を用いて、帰還制御を行うよ
うにしたものであるから、制御精度と制御の追従性およ
び応答性が従来のこの種の方式に比して向上し、また、
多数の比較誤差を平均化して制御を行っているため、雑
音などの重畳による影響が軽減されて、制御の安定性を
向上することができるので、実用上の効果は極めて大で
おる。
【図面の簡単な説明】
第1因は本発明による映像信号直流安定化方式の一実施
例を示すブロック図、第2図と第3図および第4図は第
1図における制御パルス発生回路の動作説明に供するタ
イムチャート、第5図は従来の映像信号直流安定化方式
の一例を示すブロック図でろる。 2・・・・再生回路、4・・・・同期分離回路、5・・
・・A/D変換回路、B・・・・設定回路、7・・・・
比較回路、8・・・・積分回路、9・・・・制御パルス
発生回路、10・・・・ンA変換回路。

Claims (1)

    【特許請求の範囲】
  1. テレビジョン信号などの映像信号伝送装置において、映
    像信号の任意信号部分の直流レベルと任意に設定可能な
    直流レベルとのレベル差を検出し、前記レベル差が最小
    となるように前記映像信号に対し帰還制御を行い、前記
    映像信号の任意信号部分の直流レベルを前記任意に設定
    可能な直流レベルへ推移させ保持させることにより、前
    記映像信号の直流レベルの安定化を図り得るようにした
    ことを特徴とする映像信号直流安定化方式。
JP61053174A 1986-03-11 1986-03-11 映像信号直流安定化回路 Expired - Lifetime JPH0787537B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61053174A JPH0787537B2 (ja) 1986-03-11 1986-03-11 映像信号直流安定化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61053174A JPH0787537B2 (ja) 1986-03-11 1986-03-11 映像信号直流安定化回路

Publications (2)

Publication Number Publication Date
JPS62209976A true JPS62209976A (ja) 1987-09-16
JPH0787537B2 JPH0787537B2 (ja) 1995-09-20

Family

ID=12935493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61053174A Expired - Lifetime JPH0787537B2 (ja) 1986-03-11 1986-03-11 映像信号直流安定化回路

Country Status (1)

Country Link
JP (1) JPH0787537B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01221990A (ja) * 1988-02-29 1989-09-05 Nec Corp テレビジョン信号同期処理方式
JPH0327678A (ja) * 1989-06-23 1991-02-06 Mitsubishi Electric Corp クランプ回路
US5325187A (en) * 1988-04-27 1994-06-28 Canon Kabushiki Kaisha Image processing apparatus with back porch period sampling and clamping

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169478A (en) * 1980-05-31 1981-12-26 Toshiba Corp Clamp circuit
JPS60223269A (ja) * 1985-04-01 1985-11-07 Hitachi Ltd 直流再生回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169478A (en) * 1980-05-31 1981-12-26 Toshiba Corp Clamp circuit
JPS60223269A (ja) * 1985-04-01 1985-11-07 Hitachi Ltd 直流再生回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01221990A (ja) * 1988-02-29 1989-09-05 Nec Corp テレビジョン信号同期処理方式
US5325187A (en) * 1988-04-27 1994-06-28 Canon Kabushiki Kaisha Image processing apparatus with back porch period sampling and clamping
JPH0327678A (ja) * 1989-06-23 1991-02-06 Mitsubishi Electric Corp クランプ回路

Also Published As

Publication number Publication date
JPH0787537B2 (ja) 1995-09-20

Similar Documents

Publication Publication Date Title
JPS57160286A (en) Time base correcting device
JPS6194429A (ja) 位相同期回路
JPH0522624A (ja) 同期回路
JPS62209976A (ja) 映像信号直流安定化回路
JPS6379477A (ja) 映像信号直流安定化方式
JPH0421392B2 (ja)
JPS647556B2 (ja)
JPH04192771A (ja) 自動利得制御回路
JPS61267480A (ja) デジタルテレビジョン信号処理装置用のクロック発生回路
JP3175217B2 (ja) デジタルpll回路
JPH06121184A (ja) 高品位テレビジョン受像器のクロック同期化回路
JPS62272764A (ja) クロツク再生回路
JP2748746B2 (ja) 位相同期発振器
JPS5912048B2 (ja) 標本化パルス発生回路
KR940009585B1 (ko) 시간축 오차 보정장치의 제어신호 발생회로
JPH0141063B2 (ja)
JPH0255475A (ja) ディジタル信号処理回路
JPH04263534A (ja) 位相制御回路
JPH0227882A (ja) 時間軸補正装置
JPS62122379A (ja) 映像信号直流再生回路
EP0643540A2 (en) Automatic phase control apparatus
JPH0429410A (ja) 位相同期回路
JPS60229590A (ja) タイミングパルス発生回路
JPS5895451A (ja) デ−タ信号受信装置
JPS62173831A (ja) ビツト同期信号再生回路