JPH0227882A - 時間軸補正装置 - Google Patents
時間軸補正装置Info
- Publication number
- JPH0227882A JPH0227882A JP63178628A JP17862888A JPH0227882A JP H0227882 A JPH0227882 A JP H0227882A JP 63178628 A JP63178628 A JP 63178628A JP 17862888 A JP17862888 A JP 17862888A JP H0227882 A JPH0227882 A JP H0227882A
- Authority
- JP
- Japan
- Prior art keywords
- output
- period
- signal
- integration
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000000737 periodic effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、画像再生装置における時間軸補正装置に関し
、特に電荷結合素子（ＣＯＤ ：チャージカップルドデ
バイス）等のいわゆるクロック駆動型のアナログ可変遅
延線を用いた時間軸補正装置に関する。
、特に電荷結合素子（ＣＯＤ ：チャージカップルドデ
バイス）等のいわゆるクロック駆動型のアナログ可変遅
延線を用いた時間軸補正装置に関する。
従来の技術
第２図は従来の時間軸補正装置のブロック図を示したも
のである。第２図において、１は同期分Ｉｌｌ 器、２
は印加されるパルスの周期を検出し、予め定められた基
準の周期からの増減に応じて出力レベルが増減する検出
出力を発生する周期検出器、３は前記周期検出器２の出
力を一水平走査周期（１Ｈ）ごとに領次加算する積分器
、４は電圧制御発振器（以下ＶＣＯと略記）、６はクロ
ック」動型のアナログ可変遅延線で本例では電荷結合素
子（以下ＣＯＤと略記）からなる遅延線、７は再生ビデ
オ信号入力端子、８はビデオ信号出力端子である。
のである。第２図において、１は同期分Ｉｌｌ 器、２
は印加されるパルスの周期を検出し、予め定められた基
準の周期からの増減に応じて出力レベルが増減する検出
出力を発生する周期検出器、３は前記周期検出器２の出
力を一水平走査周期（１Ｈ）ごとに領次加算する積分器
、４は電圧制御発振器（以下ＶＣＯと略記）、６はクロ
ック」動型のアナログ可変遅延線で本例では電荷結合素
子（以下ＣＯＤと略記）からなる遅延線、７は再生ビデ
オ信号入力端子、８はビデオ信号出力端子である。
以上の構成による従来例の時間軸補正装置について、以
下その動作を説明する。一般に、映像信号再生装置にお
ける記録媒体からの再生信号は、時間軸変動を含んでい
る。この時間軸変動を含んだ再生ビデオ信号は入力端子
７に入力され、同期分離器１とＣＣＤ５に導かれる。そ
して同期分離器１では、再生ビデオ信号に含まれる水平
同期信号を抽出し、その出力は周期検出器２に印加され
る。そして予め定められた基準周期からの増減に応じた
出力が前記周期検出器２よシ出力され、積分器３に印加
される。積分＃３では、前記周期検出器２の出力電圧を
１Ｈととに順次加痒することにより積分し、出力する。
下その動作を説明する。一般に、映像信号再生装置にお
ける記録媒体からの再生信号は、時間軸変動を含んでい
る。この時間軸変動を含んだ再生ビデオ信号は入力端子
７に入力され、同期分離器１とＣＣＤ５に導かれる。そ
して同期分離器１では、再生ビデオ信号に含まれる水平
同期信号を抽出し、その出力は周期検出器２に印加され
る。そして予め定められた基準周期からの増減に応じた
出力が前記周期検出器２よシ出力され、積分器３に印加
される。積分＃３では、前記周期検出器２の出力電圧を
１Ｈととに順次加痒することにより積分し、出力する。
この積分器３の出力は、ＶＣＯ４に入力され、ＣＣＤ５
の駆動クロック周波数を変化させ、ＣＣＤｔｓの遅延時
間を制御して前記ＣＣＤ５に入力される再生ビデオ信号
の時間軸を補正し、出力端子８より時間軸補正のなされ
た再生ビデオ信号が出力される。
の駆動クロック周波数を変化させ、ＣＣＤｔｓの遅延時
間を制御して前記ＣＣＤ５に入力される再生ビデオ信号
の時間軸を補正し、出力端子８より時間軸補正のなされ
た再生ビデオ信号が出力される。
発明が解決しようとする課題
ここで少し詳しくこのオープンループ型の時間軸補正装
置の動作を説明し、問題点を明らかにする。第３図はこ
の説明のための第２図書部における波形図である。まず
、第３図ａは第２図における入力再生ビデオ信号Ｓ１の
水平同期信号のみを示した波形である。そしてｂは第２
図における周期検出器２の出力信号波形を示し、Ｃは第
２図における積分器３の出力信号波形を示したものであ
る。ここで仮に、入力信号Ｓ１は第３図ａに示すように
基準時間に対し、正常な時間軸であったり、長かったり
、短かかったり、いわゆる時間軸変動を含んでいるもの
とする。この時周期検出器２は周期誤差電圧を発生し、
ホールドするのでその出力波形は第３図すのように基準
値Ａに対して、上下に変動したものとなる。そして積分
器３は前記第３図すの波形を１Ｈごとに順次加算し、ホ
ールドする。つまり、積分器３の動作は周期誤差電圧を
水平同期信号のタイミングで、前の期間の電圧に加える
ものであり、その出力波形は第３図Ｃに示すように積分
されたものとなる。ここでこの積分器３の出力波形Ｃは
、基準信号と水平同期信号の位相誤差電圧波形と等しい
ものとなっている。
置の動作を説明し、問題点を明らかにする。第３図はこ
の説明のための第２図書部における波形図である。まず
、第３図ａは第２図における入力再生ビデオ信号Ｓ１の
水平同期信号のみを示した波形である。そしてｂは第２
図における周期検出器２の出力信号波形を示し、Ｃは第
２図における積分器３の出力信号波形を示したものであ
る。ここで仮に、入力信号Ｓ１は第３図ａに示すように
基準時間に対し、正常な時間軸であったり、長かったり
、短かかったり、いわゆる時間軸変動を含んでいるもの
とする。この時周期検出器２は周期誤差電圧を発生し、
ホールドするのでその出力波形は第３図すのように基準
値Ａに対して、上下に変動したものとなる。そして積分
器３は前記第３図すの波形を１Ｈごとに順次加算し、ホ
ールドする。つまり、積分器３の動作は周期誤差電圧を
水平同期信号のタイミングで、前の期間の電圧に加える
ものであり、その出力波形は第３図Ｃに示すように積分
されたものとなる。ここでこの積分器３の出力波形Ｃは
、基準信号と水平同期信号の位相誤差電圧波形と等しい
ものとなっている。
よって、周期誤差電圧を積分した位相誤差電圧により、
ＶＣＯ４の発撮周波数を制御して時間軸変動を正確に補
正していることになる。しかし、般には家庭用ビデオテ
ープレコーダーをどの時間軸変動量は大きく、上記従来
例のように積分を行う場合、積分器３の出力Ｃは基準値
Ｂに対して非常に大きく上下に変動するため、システム
の各ブロックのダイナミックレンジを考慮すると、上記
従来の構成の時間軸補正装置は、非常に実現の雉かしい
ものであるという欠点を有していた。
ＶＣＯ４の発撮周波数を制御して時間軸変動を正確に補
正していることになる。しかし、般には家庭用ビデオテ
ープレコーダーをどの時間軸変動量は大きく、上記従来
例のように積分を行う場合、積分器３の出力Ｃは基準値
Ｂに対して非常に大きく上下に変動するため、システム
の各ブロックのダイナミックレンジを考慮すると、上記
従来の構成の時間軸補正装置は、非常に実現の雉かしい
ものであるという欠点を有していた。
本発明は上記従来の構成の問題点を解決するもので、周
期誤差電圧を積分した位相誤差を表わす電圧によってＶ
ＣＯを制御しつつ、実現可能なダイナミックレンジの範
囲内で動作する時間軸補正装置を提供することを目的と
する。
期誤差電圧を積分した位相誤差を表わす電圧によってＶ
ＣＯを制御しつつ、実現可能なダイナミックレンジの範
囲内で動作する時間軸補正装置を提供することを目的と
する。
課題を解決するための手段
本発明の時間軸補正装置は上記の目的を達成するために
、映像信号が供給されるクロック駆動型のアナログ可変
遅延線と、前記アナログ可変遅延線に供給される映像信
号中の水平同期信号を分離する水平同期分離回路と、前
記水平同期信号の基準周期からの誤差を検出する周期検
出器と、前記検出出力を順次加算する積分手段と、前記
映像信号の垂直同期信号に同期したタイミングで前記積
分手段の出力の積分値をリセツトする手段と、前記積分
手段の出力電圧によって制御される電圧制御発振器とか
ら成り、前記電圧制御発振器出力がアナログ可変遅延線
のクロックとして供給されることを特徴とするものであ
る。
、映像信号が供給されるクロック駆動型のアナログ可変
遅延線と、前記アナログ可変遅延線に供給される映像信
号中の水平同期信号を分離する水平同期分離回路と、前
記水平同期信号の基準周期からの誤差を検出する周期検
出器と、前記検出出力を順次加算する積分手段と、前記
映像信号の垂直同期信号に同期したタイミングで前記積
分手段の出力の積分値をリセツトする手段と、前記積分
手段の出力電圧によって制御される電圧制御発振器とか
ら成り、前記電圧制御発振器出力がアナログ可変遅延線
のクロックとして供給されることを特徴とするものであ
る。
作 用
前記構成の場合、積分手段によ）て周期検出器出力は積
分されるが、その出力は映像信号の垂直同期信号に同期
したタイミングである定められた値にリセットされる。
分されるが、その出力は映像信号の垂直同期信号に同期
したタイミングである定められた値にリセットされる。
よって積分値は垂直同期信号の周期ごとにリセットされ
大きく変動することはないので、周期誤差電圧を積分し
時間軸変動を補正しつつ、実現可能なダイナミックレン
ジの範囲内で動作する時間軸補正装置を提供することが
できるわけである。
大きく変動することはないので、周期誤差電圧を積分し
時間軸変動を補正しつつ、実現可能なダイナミックレン
ジの範囲内で動作する時間軸補正装置を提供することが
できるわけである。
実施例
以下、本発明の一実施例の構成、動作について図面を参
照しながら説明する。
照しながら説明する。
第１図に本発明の実施例のブロック図を示す。
なお第１図に示す実施例において、第２図に示した従来
例と同−１成部分には同一符号を用いている。本実施例
と第２図の従来例との差異は、時間軸変動成分を除去す
べき再生ビデオ信号の垂直同期信号に同期したリセット
信号を発生するｖリセット回路６を設け、そのリセット
信号により前記積分器３を基準ＩＴＬＢにリセットする
よう構成した点である。
例と同−１成部分には同一符号を用いている。本実施例
と第２図の従来例との差異は、時間軸変動成分を除去す
べき再生ビデオ信号の垂直同期信号に同期したリセット
信号を発生するｖリセット回路６を設け、そのリセット
信号により前記積分器３を基準ＩＴＬＢにリセットする
よう構成した点である。
本実施例は、基本的には第２図に示した従来の装置と同
じ構成であるので、同一部分については詳細な説明を省
略し、その動作を第３図を参照しながら説明する。第３
図はこの説明のための第１図番部における波形図である
。まず、第３図ａは第１図における入力再生信号Ｓ１の
水平同期信号のみを示した波形である。そしてｂは第１
図における周期検出器２の出力信号波形を示し、ｄはＶ
リセット回路６の出力波形、ｅは積分器３の出力波形で
ある。入力端子７より第３図ａに示す時間軸変動を含ん
だ映像信号が入力される。この時、周期検出器２の出力
波形は従来例の構成の場合と同様に第３図すに示す周期
誤差電圧波形となる。
じ構成であるので、同一部分については詳細な説明を省
略し、その動作を第３図を参照しながら説明する。第３
図はこの説明のための第１図番部における波形図である
。まず、第３図ａは第１図における入力再生信号Ｓ１の
水平同期信号のみを示した波形である。そしてｂは第１
図における周期検出器２の出力信号波形を示し、ｄはＶ
リセット回路６の出力波形、ｅは積分器３の出力波形で
ある。入力端子７より第３図ａに示す時間軸変動を含ん
だ映像信号が入力される。この時、周期検出器２の出力
波形は従来例の構成の場合と同様に第３図すに示す周期
誤差電圧波形となる。
そして、この周期誤差電圧は積分器３によって１Ｈごと
に順次加算され第３図ｅに示すように積分される。そし
て、■リセット回路６の出力である垂直同期信号に同期
したタイミングで積分器３の出力を基準値Ｂにリセット
する。ここでは前記Ｖリセット回路６の出力パルスの立
上りタイミングは垂直同期信号以前のＴＶのオーバース
キャン部分に設定され、そのパルス幅は垂直帰線期間の
終了までに設定されている。つまり、■リセット回路６
の動作は垂直同期信号の前部のオーバースキャン部分で
出力が立上がり、垂直帰線期間の終了と同時に立下がる
パルスを発生するものである。この時前記Ｖリセット回
路６の出力のＶリセット信号は積分ａ３に入力され、積
分器３はｖリセット信号のＨｉの期間、その積分出力を
予め定めたリセット値にリセットする。よって、第３図
ｄに示すＶリセット信号により積分器３はリセットされ
、■リセット信号が立下がった時点から再び積分動作を
再開し、前記積分器３出力波形は第３図ｅに示すように
リセットされ、大きく上下に変動することはなくなるわ
けである。この時、リセットにより発生する時間軸変動
はＴＶ画面下部のオーバースキャン部分にあるため、視
覚上特に悪影響はない。また、等化パルス、切込パルス
等の１／２Ｈ周期の周期検出誤差となりうる期間におい
ては、前記Ｖ リセット信号の立下がシが垂直帰線期間
の終了時点であるためその期間中積分器３は積分動作せ
ず、時間軸補正は行われないので、誤動作防止効果も兼
ねることになる。
に順次加算され第３図ｅに示すように積分される。そし
て、■リセット回路６の出力である垂直同期信号に同期
したタイミングで積分器３の出力を基準値Ｂにリセット
する。ここでは前記Ｖリセット回路６の出力パルスの立
上りタイミングは垂直同期信号以前のＴＶのオーバース
キャン部分に設定され、そのパルス幅は垂直帰線期間の
終了までに設定されている。つまり、■リセット回路６
の動作は垂直同期信号の前部のオーバースキャン部分で
出力が立上がり、垂直帰線期間の終了と同時に立下がる
パルスを発生するものである。この時前記Ｖリセット回
路６の出力のＶリセット信号は積分ａ３に入力され、積
分器３はｖリセット信号のＨｉの期間、その積分出力を
予め定めたリセット値にリセットする。よって、第３図
ｄに示すＶリセット信号により積分器３はリセットされ
、■リセット信号が立下がった時点から再び積分動作を
再開し、前記積分器３出力波形は第３図ｅに示すように
リセットされ、大きく上下に変動することはなくなるわ
けである。この時、リセットにより発生する時間軸変動
はＴＶ画面下部のオーバースキャン部分にあるため、視
覚上特に悪影響はない。また、等化パルス、切込パルス
等の１／２Ｈ周期の周期検出誤差となりうる期間におい
ては、前記Ｖ リセット信号の立下がシが垂直帰線期間
の終了時点であるためその期間中積分器３は積分動作せ
ず、時間軸補正は行われないので、誤動作防止効果も兼
ねることになる。
以上のように本実施例によれば、■リセット回路６の出
力のＶ ＩＪ上セツト号によって積分器３の出力をリセ
ットすることにより、■リセット信号以外の期間では周
期誤差電圧を積分し位相誤差電圧に変換し正確に時間軸
補正を行いつつ、実現可能なダイナミックレンジの範囲
内で動作する時間軸補正装置を提供することができるわ
けである。
力のＶ ＩＪ上セツト号によって積分器３の出力をリセ
ットすることにより、■リセット信号以外の期間では周
期誤差電圧を積分し位相誤差電圧に変換し正確に時間軸
補正を行いつつ、実現可能なダイナミックレンジの範囲
内で動作する時間軸補正装置を提供することができるわ
けである。
なお、■リセット回路６の出力の立上がりタイミンクは
２ヘッド方式のＶＴＲの場合、ヘッド切換信号を利用す
ればより簡単に実現できる。
２ヘッド方式のＶＴＲの場合、ヘッド切換信号を利用す
ればより簡単に実現できる。
発明の効果
以上のように本発明は、垂直同期信号に同期したタイミ
ングで積分手段の出力の積分値をリセットする手段を設
けることにより、周期誤差電圧を積分し時間軸変動を正
確に補正しつつ、実現可能なダイナミックレンジの範囲
内で動作することができる優れた時間軸補正装置を実現
できるものである。
ングで積分手段の出力の積分値をリセットする手段を設
けることにより、周期誤差電圧を積分し時間軸変動を正
確に補正しつつ、実現可能なダイナミックレンジの範囲
内で動作することができる優れた時間軸補正装置を実現
できるものである。
第１図は本発明の実施例における時間軸補正装置のブロ
ック図、第２図は従来の時間軸補正装置のブロック図、
第３図は第１図及び第２図の動作を説明するための各部
における波形図である。 １・・・・・・同期分離器、２・・・・・・周期検出器
、３・・・・・・積分器、４・・・・・電圧制御発振器
（ＶＣＯ）、６・・・・・・電荷結合素子（ＣＯＤ）、
６・・・・・・Ｖ ＩＪセット回路Ｏ 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 第 図
ック図、第２図は従来の時間軸補正装置のブロック図、
第３図は第１図及び第２図の動作を説明するための各部
における波形図である。 １・・・・・・同期分離器、２・・・・・・周期検出器
、３・・・・・・積分器、４・・・・・電圧制御発振器
（ＶＣＯ）、６・・・・・・電荷結合素子（ＣＯＤ）、
６・・・・・・Ｖ ＩＪセット回路Ｏ 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 第 図
Claims (1)
- クロックの周波数に応じて遅延時間が制御されるアナロ
グ可変遅延線と、前記アナログ可変遅延線に供給される
映像信号中の水平同期信号を分離する水平同期分離回路
と、前記水平同期分離回路よりの水平同期信号の周期の
基準周期に対する増減に応じて、出力電圧が増減する検
出出力を発生する周期検出器と、前記検出出力を順次加
算する積分手段と、映像信号の垂直同期信号に同期した
タイミングで前記積分手段の積分値をリセットする手段
と、前記積分手段の出力電圧によって発振周波数が制御
される電圧制御発振器とから成り、前記電圧制御発振器
の出力が前記アナログ可変遅延線のクロックとして供給
されることを特徴とする時間軸補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63178628A JP2548312B2 (ja) | 1988-07-18 | 1988-07-18 | 時間軸補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63178628A JP2548312B2 (ja) | 1988-07-18 | 1988-07-18 | 時間軸補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0227882A true JPH0227882A (ja) | 1990-01-30 |
| JP2548312B2 JP2548312B2 (ja) | 1996-10-30 |
Family
ID=16051781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63178628A Expired - Fee Related JP2548312B2 (ja) | 1988-07-18 | 1988-07-18 | 時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548312B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145930A (ja) * | 1974-10-16 | 1976-04-19 | Matsushita Electric Ind Co Ltd | Karaaterebijonjuzoki |
| JPS5545930A (en) * | 1978-09-27 | 1980-03-31 | Mitsubishi Heavy Ind Ltd | Marine construction method utilizing old hull |
| JPS62111585A (ja) * | 1985-11-11 | 1987-05-22 | Hitachi Ltd | 時間軸変動量補正装置 |
-
1988
- 1988-07-18 JP JP63178628A patent/JP2548312B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145930A (ja) * | 1974-10-16 | 1976-04-19 | Matsushita Electric Ind Co Ltd | Karaaterebijonjuzoki |
| JPS5545930A (en) * | 1978-09-27 | 1980-03-31 | Mitsubishi Heavy Ind Ltd | Marine construction method utilizing old hull |
| JPS62111585A (ja) * | 1985-11-11 | 1987-05-22 | Hitachi Ltd | 時間軸変動量補正装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2548312B2 (ja) | 1996-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH056272B2 (ja) | ||
| KR940009722B1 (ko) | 캐리어리세트 fm변조기 및 fm신호의 변조방법 | |
| US5815212A (en) | Video overlay circuit for synchronizing and combining analog and digital signals | |
| JP2995923B2 (ja) | 同期クロック発生回路 | |
| US5923377A (en) | Jitter reducing circuit | |
| EP0278733B1 (en) | Video signal recording and reproducing apparatus | |
| JPH0227882A (ja) | 時間軸補正装置 | |
| US5109285A (en) | Time base correction circuit for a reproduced video signal from a video tape recorder | |
| JPH0789668B2 (ja) | 映像信号再生装置 | |
| KR0138345B1 (ko) | 디지탈 자동주파수조정(afc) 방법 및 장치 | |
| JPH04324780A (ja) | ダブルアジマス４ヘッドｖｔｒにおける変速再生時のエラー補正回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| JPH0241976Y2 (ja) | ||
| JPH0787537B2 (ja) | 映像信号直流安定化回路 | |
| JPH02294179A (ja) | 時間軸補正装置 | |
| JP2903691B2 (ja) | バーストゲートパルス禁止装置 | |
| JP2542919B2 (ja) | クランプ回路 | |
| JP2519816B2 (ja) | 磁気記録再生装置のヘッド調整装置 | |
| JPS6232784A (ja) | ビデオテ−プレコ−ダにおける時間軸変動補正方式 | |
| JPS62239684A (ja) | 磁気記録再生装置 | |
| JPS59149465A (ja) | 垂直同期回路 | |
| JPH0414541B2 (ja) | ||
| JPH07253761A (ja) | 画面歪補正回路 | |
| JPH0813121B2 (ja) | 時間軸誤差補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |