JPS60165830A - 位相同期装置 - Google Patents
位相同期装置Info
- Publication number
- JPS60165830A JPS60165830A JP59021148A JP2114884A JPS60165830A JP S60165830 A JPS60165830 A JP S60165830A JP 59021148 A JP59021148 A JP 59021148A JP 2114884 A JP2114884 A JP 2114884A JP S60165830 A JPS60165830 A JP S60165830A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switch
- point
- output signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 11
- 238000010396 two-hybrid screening Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 241000270666 Testudines Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、入力信号の位相の変化全追従する位相同期
装置に関するものである。
装置に関するものである。
第１図は、従来の位相同期装置、の構成を示したもので
ある。し１において、（１１は入力信号、（２１は位相
検波器、（３）はループフィルタ、（４）は亀８Ｅ制御
発振器である。
ある。し１において、（１１は入力信号、（２１は位相
検波器、（３）はループフィルタ、（４）は亀８Ｅ制御
発振器である。
入力信号（１）は電圧制御発振器（４）の出力信号と位
相検波器（２）により位相比較され１位相誤差信号か出
力され、その誤差信号はループ・フィルタ＋３１を介し
て、電圧制御発振器（４）に供給され２位相同期ループ
を構成し、上記位相検波器（２１の出力である誤差信号
が″零′になる様に動作し、誤差信号７１．’ ＩＩ械
−′になったとき、入力信号に位相同期回路か同期した
ことになる。この動作をさらに詳細に訝明したものが第
２図である。第２図のグラフにおいて。
相検波器（２）により位相比較され１位相誤差信号か出
力され、その誤差信号はループ・フィルタ＋３１を介し
て、電圧制御発振器（４）に供給され２位相同期ループ
を構成し、上記位相検波器（２１の出力である誤差信号
が″零′になる様に動作し、誤差信号７１．’ ＩＩ械
−′になったとき、入力信号に位相同期回路か同期した
ことになる。この動作をさらに詳細に訝明したものが第
２図である。第２図のグラフにおいて。
横軸は位相検波器（２）の２つの入力信号間の位相差。
縦軸は検波出力電圧で、（５１は位相差と検波出力電圧
の関係を示したものである。検波出力電圧か１零“のと
き１位相同期回路は入力信号に同期するわけで、その様
な状態は第２図から分かる様に。
の関係を示したものである。検波出力電圧か１零“のと
き１位相同期回路は入力信号に同期するわけで、その様
な状態は第２図から分かる様に。
Ａ点、゛Ｂ点、Ｃ点と複数存在する。しかし、その複数
の１゛零′の内、へ漬は同期状態の安定な虞であるが、
他の点は不安定な点で、同期はずれが起こりやすい点で
ある。今１位相検波器（２１の２つの入力信号の初期位
相差がＤ点又はＦＡである時。
の１゛零′の内、へ漬は同期状態の安定な虞であるが、
他の点は不安定な点で、同期はずれが起こりやすい点で
ある。今１位相検波器（２１の２つの入力信号の初期位
相差がＤ点又はＦＡである時。
検波電圧はＡ点に近づく様にループが制御されるが、初
期位相がＥ点にある場合、へ虞、Ｂ点のどちらに近づく
様制御されるかはその時の状態により異なり、安定なＡ
点で同期しない場合がある。
期位相がＥ点にある場合、へ虞、Ｂ点のどちらに近づく
様制御されるかはその時の状態により異なり、安定なＡ
点で同期しない場合がある。
この発明は、かかる欠Ａを改善する目的でなされたもの
で１位相同期過程において、電圧制御発振器＋４１の出
力信号を０°と１８０°の信号に分け。
で１位相同期過程において、電圧制御発振器＋４１の出
力信号を０°と１８０°の信号に分け。
それら信号を切換えて同期させることにより常に。
安定な同期を行なうことができる位相同期装置を提案す
るものである。
るものである。
ｍ３図はこの発明の一実施例を示す構成図であり、（１
１〜（４）け、第１図と全く同一のものである。
１〜（４）け、第１図と全く同一のものである。
（６）は０°／１８０°ハイブリツド、（７１はスイッ
チ、（８ｊはスイッチ制御回路、（９）は同期検出器、
囮はクロック信号発生器である。
チ、（８ｊはスイッチ制御回路、（９）は同期検出器、
囮はクロック信号発生器である。
位相同期の動作は第１図、第２図と同様でを、るか２本
発明では、電圧制御発振器（４１の出力信号を位相の１
８０°異なる２つの信号に分け、こｉ’ｉスイッチ（７
１により切換えて同期を行ない、常に安定な同期を行な
うものである。
発明では、電圧制御発振器（４１の出力信号を位相の１
８０°異なる２つの信号に分け、こｉ’ｉスイッチ（７
１により切換えて同期を行ない、常に安定な同期を行な
うものである。
動作の詳細を、第４図をまじえて行なり。第４図は第２
図と同様１位相検波器の２つの入力信号の位相差と検波
出力の関係を示したもので、（５）は０７１８０°ハイ
ブリツド（６１の０° 出力の信号か。
図と同様１位相検波器の２つの入力信号の位相差と検波
出力の関係を示したもので、（５）は０７１８０°ハイ
ブリツド（６１の０° 出力の信号か。
スイッチ（７）により位相検波器（２１に供給された場
合の特性で、αＤは０°／１８０°ハイブリツド（６）
の１８０゜出力の信号がスイッチ（７１により位相検波
器（２）に供給された場合の特性である。（５１では第
１図同様Ａ点が同期安定点であるが、（１υではＢ点が
同期安定点に相当する。今２位相検波器（２）の２つの
入力信号の初期位相差かＡ点又は２点である場合スイッ
チ（７）が０°７１８０°ハイブリツド（６）の０°側
の信号を位相検波器ｔ２１に供給すれば、第４図の（５
）の特性により安定なＡ点で同期することができ、父上
記初期位相差がＥ点である場合、スイッチ（７１が０°
／１８０°ハイブリツド（６）の１８０°側の信号を位
相検波器（２）に供給すれば、第４図の０υの特性によ
り、Ｅ点はＥ′点にうつり、安定なり点で同期すること
ができる。上記初期位相差は、どの様な状態か分からな
いため、クロック発生器Ｑｌの出力信号のタイミングで
、スイッチ制御回路（８１により、スイッチ（７）を切
換える。但し、スイッチ（７）の切換タイミングは２位
相同期回路のロックインタイムより大きくする必要があ
る。又、同期後は、スイッチ（７）を切換えることは不
要であるため、同期検出器（９）により同期と検出し、
スイッチ制御回路ｔ８＋の動作を停止し、スイッチ（７
）が同期状態のまま維持される様にする。
合の特性で、αＤは０°／１８０°ハイブリツド（６）
の１８０゜出力の信号がスイッチ（７１により位相検波
器（２）に供給された場合の特性である。（５１では第
１図同様Ａ点が同期安定点であるが、（１υではＢ点が
同期安定点に相当する。今２位相検波器（２）の２つの
入力信号の初期位相差かＡ点又は２点である場合スイッ
チ（７）が０°７１８０°ハイブリツド（６）の０°側
の信号を位相検波器ｔ２１に供給すれば、第４図の（５
）の特性により安定なＡ点で同期することができ、父上
記初期位相差がＥ点である場合、スイッチ（７１が０°
／１８０°ハイブリツド（６）の１８０°側の信号を位
相検波器（２）に供給すれば、第４図の０υの特性によ
り、Ｅ点はＥ′点にうつり、安定なり点で同期すること
ができる。上記初期位相差は、どの様な状態か分からな
いため、クロック発生器Ｑｌの出力信号のタイミングで
、スイッチ制御回路（８１により、スイッチ（７）を切
換える。但し、スイッチ（７）の切換タイミングは２位
相同期回路のロックインタイムより大きくする必要があ
る。又、同期後は、スイッチ（７）を切換えることは不
要であるため、同期検出器（９）により同期と検出し、
スイッチ制御回路ｔ８＋の動作を停止し、スイッチ（７
）が同期状態のまま維持される様にする。
この発明は以上のべた様に１位相検波器（２１の２つの
入力信号の位相差が、どの様な状態にあっても、安定な
同期を行なうことかできるという効果がある。
入力信号の位相差が、どの様な状態にあっても、安定な
同期を行なうことかできるという効果がある。
第１図は、従来の位相同期装置の構成を示すブロック図
、第２図は従来の位相同期装置の位相同期過程の原理を
示すための位相差と検波電圧の関係を示した図、第３図
はこの発明による位相同期装置の構成を示すブロック図
、第４図はこの発明の位相同期装置の位相同期過程の原
理を示す図である。 図中、（１１は入力信号、（２ｊは位相検阪器、（３）
はループ・フィルタ、（４）は電圧制御発振器、（５）
は従来の位相同期回路における９位相検波器の２つの入
力信号間の位相差と検波電圧の関係を示すグラフ。 （６）は０°／１８０°ハイブリツド、（７）はスイッ
チ、（８ｊはスイッチ制御回路、（９）は同期検出器、
（１１はクロック信号発生器、ａυは０°／１８０°
ハイブリツド（６）の１８０°出力の信号をスイッチ（
７）により位相検波器（２）に入力したときの位相検波
器（２１の２つの入力信号の位相差と、検波電圧の関係
？示すグラフである。 尚１図中、同一あるいけ相当部分は同一符号を付して示
しておる。 代理人 大 岩 増 雄 第 ２ 図
、第２図は従来の位相同期装置の位相同期過程の原理を
示すための位相差と検波電圧の関係を示した図、第３図
はこの発明による位相同期装置の構成を示すブロック図
、第４図はこの発明の位相同期装置の位相同期過程の原
理を示す図である。 図中、（１１は入力信号、（２ｊは位相検阪器、（３）
はループ・フィルタ、（４）は電圧制御発振器、（５）
は従来の位相同期回路における９位相検波器の２つの入
力信号間の位相差と検波電圧の関係を示すグラフ。 （６）は０°／１８０°ハイブリツド、（７）はスイッ
チ、（８ｊはスイッチ制御回路、（９）は同期検出器、
（１１はクロック信号発生器、ａυは０°／１８０°
ハイブリツド（６）の１８０°出力の信号をスイッチ（
７）により位相検波器（２）に入力したときの位相検波
器（２１の２つの入力信号の位相差と、検波電圧の関係
？示すグラフである。 尚１図中、同一あるいけ相当部分は同一符号を付して示
しておる。 代理人 大 岩 増 雄 第 ２ 図
Claims (1)
- 【特許請求の範囲】 周波数が制御電圧により変化する電圧制御発振器と、上
記電圧制御発振器の出力信号から位相の１８０°異なる
２つの信号を出力する０°７１８０°ハイブリツドと、
上記＆、Ｅ制御発振器の出力信号と上記０°／１８０°
ハイブリツドの２つの出力信号を切換えるスイッチと、
上記スイッチの出力信号と入力信号の位相比較を行ない
１位相誤差信号を出力する位相検波器と、上記位相検波
器の出力信号から、上記篭圧飢制御発振器の制御ｉａＥ
を発生するループ・フィルタと、上記位相検波器、ルー
プ・フィルタ、ｗＬ電圧制御発振器０°／１８０°ハイ
ブリツド、スイッチより構成される位相同期回路が。 同期したことを検出する同期検出器と、上記スイッチの
切換タイミング信号を形成するクロック信号発生器と、
上記スイッチを上記クロック信号発生器の出力信号によ
り切換え、かつ上記同期検出器の出力信号により位相同
期回路が同期した場合。 上記スイッチの切換Ｔｈ停止する機能をもつスイッチ制
御回路全備えたことを％徴とする位相ｆＵ１期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59021148A JPS60165830A (ja) | 1984-02-08 | 1984-02-08 | 位相同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59021148A JPS60165830A (ja) | 1984-02-08 | 1984-02-08 | 位相同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60165830A true JPS60165830A (ja) | 1985-08-29 |
Family
ID=12046815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59021148A Pending JPS60165830A (ja) | 1984-02-08 | 1984-02-08 | 位相同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60165830A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0481126A (ja) * | 1990-07-24 | 1992-03-13 | Nec Corp | 位相同期回路 |
| JP2002100982A (ja) * | 2000-09-26 | 2002-04-05 | Nec Microsystems Ltd | Ｄｌｌ回路 |
-
1984
- 1984-02-08 JP JP59021148A patent/JPS60165830A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0481126A (ja) * | 1990-07-24 | 1992-03-13 | Nec Corp | 位相同期回路 |
| JP2002100982A (ja) * | 2000-09-26 | 2002-04-05 | Nec Microsystems Ltd | Ｄｌｌ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH042218A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS5915219B2 (ja) | 主発振器の同期化装置 | |
| JPS60165830A (ja) | 位相同期装置 | |
| JPH08154348A (ja) | 電力変換装置の同期制御方式 | |
| JP2738103B2 (ja) | Ｐｌｌシンセサイザー | |
| JP2710969B2 (ja) | 位相同期ループ装置 | |
| JPH01146426A (ja) | Ｐｌｌ回路 | |
| JP2972294B2 (ja) | 位相同期回路 | |
| JPH0357116Y2 (ja) | ||
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| JPH02124638A (ja) | シンセサイズド信号発生装置 | |
| JPH05300008A (ja) | Ｐｌｌ回路 | |
| JP2785996B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS61259357A (ja) | 共通バス制御方式 | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ | |
| JPS63108875A (ja) | 映像信号同期装置 | |
| JPH0344214A (ja) | 位相同期発振回路における入力基準信号の瞬断時位相不定防止回路 | |
| JPS62257218A (ja) | 位相同期回路 | |
| JP2979811B2 (ja) | クロック出力回路 | |
| KR200185362Y1 (ko) | 시스템 클럭 이중화 장치 | |
| JPH022217A (ja) | 位相同期検出回路 | |
| JPH0322706A (ja) | Ｐｌｌ装置 | |
| JPH0774626A (ja) | Ｐｌｌ回路 | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPS5927514B2 (ja) | 位相同期回路 |