JPS5927514B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS5927514B2 JPS5927514B2 JP51146323A JP14632376A JPS5927514B2 JP S5927514 B2 JPS5927514 B2 JP S5927514B2 JP 51146323 A JP51146323 A JP 51146323A JP 14632376 A JP14632376 A JP 14632376A JP S5927514 B2 JPS5927514 B2 JP S5927514B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- circuit
- supplied
- burst signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
例えば時間軸補止装置においては、カラー映像信号中の
バースト信号の例えば３倍の周波数で、このバースト信
号に同期した一定位相の連続波信号を必要とする。
バースト信号の例えば３倍の周波数で、このバースト信
号に同期した一定位相の連続波信号を必要とする。
この場合、そのカラー映像信号がＮＴＳＣ方式のときに
は、第１図に示すように、そのバースト信号Ｓｂは、（
Ｂ−Ｙ）軸に対して常に１８００の位相なので、バース
ト信号ＳｂをＰＬＬに供給するだけが容易に連続波信号
を得ることができる。
は、第１図に示すように、そのバースト信号Ｓｂは、（
Ｂ−Ｙ）軸に対して常に１８００の位相なので、バース
ト信号ＳｂをＰＬＬに供給するだけが容易に連続波信号
を得ることができる。
しかし、そのカラー映像信号がＰＡＬ方式のときには、
バースト信号Ｓｂは、ある１つおきの水平期間Ｔａには
、第２図Ａに示すように、（Ｂ一Ｙ）軸に対して＋１３
５０の位相信号Ｓ″′であり、残る１つおきの水平期間
Ｔｂには、第２図Ｂに示すように、（Ｂ−Ｙ）軸に対し
て−１３５°（７）位相の信号ｓ−ある。従つてこのよ
うなバースト信号Ｓｂを、ＰＬＬに供給するだけでは、
ＰＬＬの応答速度が速いときには、バースト信号Ｓｆあ
るいは５−に対応して連続波信号の位相が、１水平期間
ごとに変化してしまう。そこで、ＰＬＬの応答速度を遅
くすると、バースト信号Ｓ゛、５−の平均の位相で、一
定の位相の連続波信号を得ることができるが、このとき
には、ＰＬＬの応答速度が遅いので、連続波信号がバー
スト信号Ｓ゛、５−の平均位相にロックインするとき、
そのロックイン時間がかつてしまう。
バースト信号Ｓｂは、ある１つおきの水平期間Ｔａには
、第２図Ａに示すように、（Ｂ一Ｙ）軸に対して＋１３
５０の位相信号Ｓ″′であり、残る１つおきの水平期間
Ｔｂには、第２図Ｂに示すように、（Ｂ−Ｙ）軸に対し
て−１３５°（７）位相の信号ｓ−ある。従つてこのよ
うなバースト信号Ｓｂを、ＰＬＬに供給するだけでは、
ＰＬＬの応答速度が速いときには、バースト信号Ｓｆあ
るいは５−に対応して連続波信号の位相が、１水平期間
ごとに変化してしまう。そこで、ＰＬＬの応答速度を遅
くすると、バースト信号Ｓ゛、５−の平均の位相で、一
定の位相の連続波信号を得ることができるが、このとき
には、ＰＬＬの応答速度が遅いので、連続波信号がバー
スト信号Ｓ゛、５−の平均位相にロックインするとき、
そのロックイン時間がかつてしまう。
本発明は、このような点にかんがみ、ＰＡＬ方式のバー
スト信号に対して連続波信号のロックインが速く、しか
もＮＴＳＣ方式のバースト信号からも連続波信号が形成
できる位相同期回路を提供しようとするものである。
スト信号に対して連続波信号のロックインが速く、しか
もＮＴＳＣ方式のバースト信号からも連続波信号が形成
できる位相同期回路を提供しようとするものである。
以下その一例について説明しよう。
第３図において、ＰＡＬカラー映像信号が、入力端子１
を通じてバーストゲート回路２に供給されると共に、同
期分離回路４に供給されて第４図Ａに示すように負極性
の水平同期パルスＰｈが取り出され、このパルスＰｈが
整形回路５に供給されてバーストフラツグパルスが形成
され、このパルスがバーストゲート回路２に供給されて
バースト信号Ｓｂが取り出される。
を通じてバーストゲート回路２に供給されると共に、同
期分離回路４に供給されて第４図Ａに示すように負極性
の水平同期パルスＰｈが取り出され、このパルスＰｈが
整形回路５に供給されてバーストフラツグパルスが形成
され、このパルスがバーストゲート回路２に供給されて
バースト信号Ｓｂが取り出される。
そしてこのバースト信号Ｓｂが、整形回路３に供給され
て第４図Ｂに示すように（この図では、２サイクル分の
み示す）、矩形波状とされる。また、２０はＰＬＬを示
し、ＶＣＯ（電圧制御型可変周波数発振回路２３から自
走周波数が、バースト信号Ｓｂの周波数の例えば３倍の
発振信号が取り出され、この発振信号が、分周回路２４
に供給されて１／３の周波数、すなわち、バースト信秒
Ｓｂと同じ周波数に分周され、分周信号Ｓｃとされる。
て第４図Ｂに示すように（この図では、２サイクル分の
み示す）、矩形波状とされる。また、２０はＰＬＬを示
し、ＶＣＯ（電圧制御型可変周波数発振回路２３から自
走周波数が、バースト信号Ｓｂの周波数の例えば３倍の
発振信号が取り出され、この発振信号が、分周回路２４
に供給されて１／３の周波数、すなわち、バースト信秒
Ｓｂと同じ周波数に分周され、分周信号Ｓｃとされる。
そしてこの信秒Ｓｃが、位相比較回路２１に供給される
と共に、後述するように、アン ｌド回路１１からバー
スト信号ＳｂまたはＳ＋が比較回路２１に供給されて位
相比較が行なわれ、その比較出力が、ローバスフイルタ
２２を通じてＶＣＯ２３にその制御信号として供給され
る。なおＰＬＬ２Ｏは、定常時には、入カバースト信秒
に対して、１信号Ｓｃが４５に遅相するように、その動
作状態が設定される。そして分周回路２４からの分周信
号Ｓｃが、立ち上がりトリガタイプのＤフリツプフロツ
プ回路１２の人力端子Ｄに供給されると共に、整形回路
２３からのバースト信号Ｓｂが、フリツプフロツプ回
路１２のクロツク端子ＣＫに供給される。
と共に、後述するように、アン ｌド回路１１からバー
スト信号ＳｂまたはＳ＋が比較回路２１に供給されて位
相比較が行なわれ、その比較出力が、ローバスフイルタ
２２を通じてＶＣＯ２３にその制御信号として供給され
る。なおＰＬＬ２Ｏは、定常時には、入カバースト信秒
に対して、１信号Ｓｃが４５に遅相するように、その動
作状態が設定される。そして分周回路２４からの分周信
号Ｓｃが、立ち上がりトリガタイプのＤフリツプフロツ
プ回路１２の人力端子Ｄに供給されると共に、整形回路
２３からのバースト信号Ｓｂが、フリツプフロツプ回
路１２のクロツク端子ＣＫに供給される。
従つて第４図Ｃに示すように、信号ＳｃＯ位相が、バー
スト信号Ｓｂよりも進んでいる場合には、バースト信号
Ｓｂの立ち上がり時点では、信号Ｓｃ２は″１″なので
、フリツプフロツプ回路１２の出力端子Ｑの出力信号Ｓ
ｄは、第４図Ｄに示すように、１１゛となる。そしてこ
の信号Ｓｄが、立ち上がりトリガタイプのＤフリツプフ
ロツプ回路１３の入力端子Ｄに ５供給されると共に、
分離回路４からの同期パルスＰｈが、フリツプフロツプ
回路１３のクロツク端子ＣＫに供給される。
スト信号Ｓｂよりも進んでいる場合には、バースト信号
Ｓｂの立ち上がり時点では、信号Ｓｃ２は″１″なので
、フリツプフロツプ回路１２の出力端子Ｑの出力信号Ｓ
ｄは、第４図Ｄに示すように、１１゛となる。そしてこ
の信号Ｓｄが、立ち上がりトリガタイプのＤフリツプフ
ロツプ回路１３の入力端子Ｄに ５供給されると共に、
分離回路４からの同期パルスＰｈが、フリツプフロツプ
回路１３のクロツク端子ＣＫに供給される。
従つて同期パルスＰｈの立ち上がり時点では、信叶Ｓｄ
は５１１なので、フリツプフロツプ回路 ３１３の出力
端子Ｑの出力信？Ｓｅは、第４図Ｅに示すように、″０
゛となる。
は５１１なので、フリツプフロツプ回路 ３１３の出力
端子Ｑの出力信？Ｓｅは、第４図Ｅに示すように、″０
゛となる。
そしてこの信号Ｓｅがナンド回路１４に供給されると共
に、フリツプフロツプ回路１２からの信号Ｓｄがナンド
回路１４に供給され、ナンド回路 ４１４からは、第４
図Ｆに示すように、８１゛の出力信信Ｓｎが取り出され
る。
に、フリツプフロツプ回路１２からの信号Ｓｄがナンド
回路１４に供給され、ナンド回路 ４１４からは、第４
図Ｆに示すように、８１゛の出力信信Ｓｎが取り出され
る。
そして整形回路３からのバースト信号Ｓｂが、アンド回
路１１に供給されると共に、ナンド回路１４からの信号
Ｓｎがアンド回路１１に供給され、アンド回路１１から
は第４図Ｇに示すように、バースト信畦Ｓｂがそのまま
取り出される。
路１１に供給されると共に、ナンド回路１４からの信号
Ｓｎがアンド回路１１に供給され、アンド回路１１から
は第４図Ｇに示すように、バースト信畦Ｓｂがそのまま
取り出される。
そしてこのバースト信秒Ｓｂが、ＰＬＬ２Ｏの位相比較
回路２１に供給され、従つてＣＯ２３の発振周波数が制
御され、信？ＳｃＯＩ）位相は、バースト信号Ｓｂに同
期する方向に変化していく。
回路２１に供給され、従つてＣＯ２３の発振周波数が制
御され、信？ＳｃＯＩ）位相は、バースト信号Ｓｂに同
期する方向に変化していく。
一力、第４図Ｈに示すように、信号Ｓｃの位相が、バー
スト信号Ｓｂよりも遅れている場合には、バースト信号
Ｓｂの立ち上がり時点では、信号Ｓｃは００１なので、
信号Ｓｄは、第４図１に示すように、。０″となる。
スト信号Ｓｂよりも遅れている場合には、バースト信号
Ｓｂの立ち上がり時点では、信号Ｓｃは００１なので、
信号Ｓｄは、第４図１に示すように、。０″となる。
そして水平同期パルスＰｈの立ち上がり時点では、信秒
Ｓｄは“０゛なので、Ｓｅは、第４図Ｊに示すように、
“１”となる。従つてナンド信号Ｓｎは、第４図Ｋに示
すように、゛１゛となるので、アンド回路１１からは、
第４図Ｌに示すように、バースト信号Ｓｂが取り出され
、従つて信？Ｓｃの位相は、バースト信号Ｓｂに同期す
る方向に変化していく。すなわち、バースト信吋Ｓｂに
対する分周信号ＳｃＯ）位相ずれの方向（進みあるいは
遅れ）だけがＤフリツプフロツプ回路１２により″″１
゛または”０゛の二値信秒Ｓｄの出力として取り出され
、この信畦ＳｄがＤフリツプフロツプ回路１３及びナン
ド回路１４により水平周期でサンプリングホールドされ
て信？Ｓｎが形成され、この信叶Ｓｎによりアンド回路
１１におけるバースト信号Ｓｂのゲートが行われている
。
Ｓｄは“０゛なので、Ｓｅは、第４図Ｊに示すように、
“１”となる。従つてナンド信号Ｓｎは、第４図Ｋに示
すように、゛１゛となるので、アンド回路１１からは、
第４図Ｌに示すように、バースト信号Ｓｂが取り出され
、従つて信？Ｓｃの位相は、バースト信号Ｓｂに同期す
る方向に変化していく。すなわち、バースト信吋Ｓｂに
対する分周信号ＳｃＯ）位相ずれの方向（進みあるいは
遅れ）だけがＤフリツプフロツプ回路１２により″″１
゛または”０゛の二値信秒Ｓｄの出力として取り出され
、この信畦ＳｄがＤフリツプフロツプ回路１３及びナン
ド回路１４により水平周期でサンプリングホールドされ
て信？Ｓｎが形成され、この信叶Ｓｎによりアンド回路
１１におけるバースト信号Ｓｂのゲートが行われている
。
そして、信吋Ｓｃの位相が、バースト信号Ｓｂに同期し
ていない場合には、その信叶ＳｃＯ位相は、バースト信
畦Ｓｂに同期する方向に変化していく。そして定常時に
は、第４図Ｍに示すように、信吋ＳｃＯ）位相が、バー
スト信吋Ｓｂの平均立相、すなわち、一（Ｂ−Ｙ）軸と
同相になる。
ていない場合には、その信叶ＳｃＯ位相は、バースト信
畦Ｓｂに同期する方向に変化していく。そして定常時に
は、第４図Ｍに示すように、信吋ＳｃＯ）位相が、バー
スト信吋Ｓｂの平均立相、すなわち、一（Ｂ−Ｙ）軸と
同相になる。
すなわち、この場合には、信？Ｓｃは、バースト信秒Ｓ
＋の立ち上がり時点では６『゛であり、バースト信号Ｓ
一の立ち上がり時点では６１”なので、第４図Ｎに示す
ように、信？Ｓｄは、水平期間Ｔａには”０゛となり、
水平期間Ｔｂには６１１となる。従つて第４図０に示す
ように、信号Ｓｅは、水平期間Ｔａにば０゛となり、水
平期間Ｔｂには８１”となるので、第４図Ｐに示すよう
に、ナンド信秒Ｓｎは、水平期間Ｔａは”１１となり、
水平期間Ｔｂにば０゛となる。
＋の立ち上がり時点では６『゛であり、バースト信号Ｓ
一の立ち上がり時点では６１”なので、第４図Ｎに示す
ように、信？Ｓｄは、水平期間Ｔａには”０゛となり、
水平期間Ｔｂには６１１となる。従つて第４図０に示す
ように、信号Ｓｅは、水平期間Ｔａにば０゛となり、水
平期間Ｔｂには８１”となるので、第４図Ｐに示すよう
に、ナンド信秒Ｓｎは、水平期間Ｔａは”１１となり、
水平期間Ｔｂにば０゛となる。
従つてアンド回路１１からは、バースト信吋Ｓ＋だけが
取り出され、このバースト信？Ｓ＋が比較回路２１に供
給される。
取り出され、このバースト信？Ｓ＋が比較回路２１に供
給される。
従つて、この状態では、バースト信秒Ｓ＋だけがＰＬＬ
２Ｏに供給され、また定常時には、バースト信号Ｓ＋に
対して信号Ｓｃの位相が４５、遅相しておくようにＰＬ
Ｌ２Ｏの動作条件があらかじめ設定されているので、Ｐ
ＬＬ２Ｏはこの定常状態で安定し、信号Ｓｃはバースト
信号Ｓ＋に同期する。そしてこのとき、ＶＣＯ２３から
の発振信号、すなわち、バースト信号Ｓ＋に同期した３
倍の周波数の連続波信号が、出力端子２５に取り出され
る。
２Ｏに供給され、また定常時には、バースト信号Ｓ＋に
対して信号Ｓｃの位相が４５、遅相しておくようにＰＬ
Ｌ２Ｏの動作条件があらかじめ設定されているので、Ｐ
ＬＬ２Ｏはこの定常状態で安定し、信号Ｓｃはバースト
信号Ｓ＋に同期する。そしてこのとき、ＶＣＯ２３から
の発振信号、すなわち、バースト信号Ｓ＋に同期した３
倍の周波数の連続波信号が、出力端子２５に取り出され
る。
こうしてバースト信号から一定位相の連続波信？を得る
ことができるが、この場合、本発明によれば、まずバー
スト信？ＳｂをＰＬＬ２Ｏに供給してＰＬＬ２Ｏの同期
を行ない、次に同期がとれたら、バースト信号Ｓ＋だけ
に同期させているのでＰＬＬ２Ｏの応答速度を速くでき
、ロツクインを速くできる。また端子１にＮＴＳＣカラ
ー映像信号が供給された場合には、信号Ｓｄが常に゛０
゛となるので、各水乎期間ごとにバースト信号ＳｂがＰ
ＬＬ２Ｏに供給されてロツタインの状態が保持される。
ことができるが、この場合、本発明によれば、まずバー
スト信？ＳｂをＰＬＬ２Ｏに供給してＰＬＬ２Ｏの同期
を行ない、次に同期がとれたら、バースト信号Ｓ＋だけ
に同期させているのでＰＬＬ２Ｏの応答速度を速くでき
、ロツクインを速くできる。また端子１にＮＴＳＣカラ
ー映像信号が供給された場合には、信号Ｓｄが常に゛０
゛となるので、各水乎期間ごとにバースト信号ＳｂがＰ
ＬＬ２Ｏに供給されてロツタインの状態が保持される。
すなわち、ＮＴＳＣのバースト信秒Ｓｂからも連続波信
号を得ることができる。
号を得ることができる。
第１図、第２図及び第４図は本発明を説明するための図
、第３図は本発明の一例の系統図である。 ２はバーストゲート回路、４は同期分離回路、２０はＰ
ＬＬである。
、第３図は本発明の一例の系統図である。 ２はバーストゲート回路、４は同期分離回路、２０はＰ
ＬＬである。
Claims (1)
- １ カラー映像信号からバースト信号を取り出すバース
トゲート回路と、このバーストゲート回路により取り出
されたバースト信号のうち、所定の水平期間のバースト
信号を取り出すゲート回路と、このゲート回路により取
り出されたバースト信号が供給され、この供給されたバ
ースト信号に同期した連続波信号を形成するＰＬＬと、
上記バーストゲート回路により取り出されたバースト信
号に対する上記連続波信号の位相のずれの方向だけを二
値信号出力として検出する回路と、この検出出力を水平
周期でサンプリングホールドする回路とを有し、このサ
ンプリングホールドされた出力を上記ゲート回路にその
制御信号として供給して上記ＰＬＬの位相同期を行うよ
うにした位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51146323A JPS5927514B2 (ja) | 1976-12-06 | 1976-12-06 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51146323A JPS5927514B2 (ja) | 1976-12-06 | 1976-12-06 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5370624A JPS5370624A (en) | 1978-06-23 |
| JPS5927514B2 true JPS5927514B2 (ja) | 1984-07-06 |
Family
ID=15405063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51146323A Expired JPS5927514B2 (ja) | 1976-12-06 | 1976-12-06 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927514B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529450Y2 (ja) * | 1988-02-05 | 1993-07-28 |
-
1976
- 1976-12-06 JP JP51146323A patent/JPS5927514B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529450Y2 (ja) * | 1988-02-05 | 1993-07-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5370624A (en) | 1978-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6194429A (ja) | 位相同期回路 | |
| JPS5927514B2 (ja) | 位相同期回路 | |
| JPS63204837A (ja) | 同期装置 | |
| JPS6346814A (ja) | デイジタル位相同期回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPH0342737B2 (ja) | ||
| JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
| JPS62154877A (ja) | Ｐｌｌ回路 | |
| JP2979811B2 (ja) | クロック出力回路 | |
| JPS5967730A (ja) | Ｐｌｌ回路 | |
| JPH0650881B2 (ja) | タイミング抽出回路 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JPS60165830A (ja) | 位相同期装置 | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPH0267034A (ja) | ビット同期回路 | |
| JPS61262332A (ja) | デイジタルデ−タ伝送のビツト同期回路 | |
| JPS6231270A (ja) | ビデオカメラの外部同期回路 | |
| JPH0320180B2 (ja) | ||
| JPH02153627A (ja) | 位相同期ループ装置 | |
| JPH0382291A (ja) | 位相同期装置 | |
| JPH1155115A (ja) | 外部同期クロック発生装置 | |
| JPS581595B2 (ja) | Ｐａｌ方式同期信号発生器の同期結合方式 | |
| JPS62219877A (ja) | 外部同期回路 | |
| JPH08237123A (ja) | 位相同期回路 | |
| JPS58148568A (ja) | 同期信号ゲ−ト回路 |