JP3077723B2 - 周波数位相比較回路 - Google Patents
周波数位相比較回路Info
- Publication number
- JP3077723B2 JP3077723B2 JP04344597A JP34459792A JP3077723B2 JP 3077723 B2 JP3077723 B2 JP 3077723B2 JP 04344597 A JP04344597 A JP 04344597A JP 34459792 A JP34459792 A JP 34459792A JP 3077723 B2 JP3077723 B2 JP 3077723B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- state
- intermittent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、周波数位相比較回路に
関し、特にシステムを間欠動作させる回路に使用する周
波数位相比較回路に関する。
関し、特にシステムを間欠動作させる回路に使用する周
波数位相比較回路に関する。
【０００２】
【従来の技術】従来、ＰＬＬ回路は、図４（ａ）に示す
ように周波数位相比較器１及びチャージポンプ回路２を
含んで構成され、周波数位相比較器１は図４（ｂ）に示
すゲート回路の組み合わせ（順序回路）で構成される。
ように周波数位相比較器１及びチャージポンプ回路２を
含んで構成され、周波数位相比較器１は図４（ｂ）に示
すゲート回路の組み合わせ（順序回路）で構成される。
【０００３】また、周波数位相比較器１の位相誤差出力
であるアップ出力信号ｇをチャージポンプ回路２の特性
に合わせるために、反転器５を含んでいる。
であるアップ出力信号ｇをチャージポンプ回路２の特性
に合わせるために、反転器５を含んでいる。
【０００４】図５は、図４の各部の波形のタイミングチ
ャートである。周波数位相比較器１の同期信号ａに対
し、もう一方の被同期信号ｂの位相が進んでいるか、周
波数が高い期間ではアップ出力信号ｇはその期間ロウ出
力を出し、ダウン出力信号ｈはハイ出力を出す。
ャートである。周波数位相比較器１の同期信号ａに対
し、もう一方の被同期信号ｂの位相が進んでいるか、周
波数が高い期間ではアップ出力信号ｇはその期間ロウ出
力を出し、ダウン出力信号ｈはハイ出力を出す。
【０００５】これらアップ出力信号ｇ及びダウン出力信
号ｈの値により、チャージポンプ回路２の出力信号ｆは
Ｐｃｈ Ｍｏｓ（Ｐ ＭＯＳＴ）トランジスタＱ１がオ
フ、Ｎｃｈ Ｍｏｓ（Ｎ ＭＯＳＴ）トランジスタＱ２
がオン状態となるので、ロウ出力の電流引き込みを行な
う（図５中のＨ〜Ｉ）。
号ｈの値により、チャージポンプ回路２の出力信号ｆは
Ｐｃｈ Ｍｏｓ（Ｐ ＭＯＳＴ）トランジスタＱ１がオ
フ、Ｎｃｈ Ｍｏｓ（Ｎ ＭＯＳＴ）トランジスタＱ２
がオン状態となるので、ロウ出力の電流引き込みを行な
う（図５中のＨ〜Ｉ）。
【０００６】チャージポンプ回路２の出力信号ｆは、そ
の負荷側が通常容量性の負荷となり、ローパスフィルタ
（ＰＬＬではループフィルタという）を構成するので、
この場合、Ｃチャージダウンを行なう。
の負荷側が通常容量性の負荷となり、ローパスフィルタ
（ＰＬＬではループフィルタという）を構成するので、
この場合、Ｃチャージダウンを行なう。
【０００７】同期信号ａに対し、被同期信号ｂの位相が
遅れるか、周波数が低い場合には、ダウン出力信号ｈ
は、その期間ロウ出力を出し、アップ出力信号ｇはハイ
出力となる。
遅れるか、周波数が低い場合には、ダウン出力信号ｈ
は、その期間ロウ出力を出し、アップ出力信号ｇはハイ
出力となる。
【０００８】チャージポンプ回路２の出力信号ｆは、Ｐ
ｃｈ Ｍｏｓ（Ｐ ＭＯＳＴ）トランジスタＱ１がオ
ン、Ｎｃｈ Ｍｏｓ（Ｎ ＭＯＳＴ）トランジスタＱ２
がオフ状態となるので、ハイ出力の電流吐き出しを行な
う（図５中Ｊ〜Ｋ）。
ｃｈ Ｍｏｓ（Ｐ ＭＯＳＴ）トランジスタＱ１がオ
ン、Ｎｃｈ Ｍｏｓ（Ｎ ＭＯＳＴ）トランジスタＱ２
がオフ状態となるので、ハイ出力の電流吐き出しを行な
う（図５中Ｊ〜Ｋ）。
【０００９】この出力信号ｆの負荷であるローパスフィ
ルタに対しては、Ｃチャージアップを行なうことにな
る。
ルタに対しては、Ｃチャージアップを行なうことにな
る。
【００１０】また、同期信号ａと被同期信号ｂの位相、
周波数が共に一致している場合には、アップ出力信号
ｇ、ダウン出力信号ｈは共にハイレベルを出力してい
る。
周波数が共に一致している場合には、アップ出力信号
ｇ、ダウン出力信号ｈは共にハイレベルを出力してい
る。
【００１１】チャージポンプ回路２の出力信号２の出力
信号ｆはＰｃｈ Ｍｏｓ（Ｐ ＭＯＳＴ）トランジスタ
Ｑ１、Ｎｃｈ Ｍｏｓ（Ｎ ＭＯＳＴ）トランジスタＱ
２が共にオフ状態であるため、ハイインピーダンス状態
となる。
信号ｆはＰｃｈ Ｍｏｓ（Ｐ ＭＯＳＴ）トランジスタ
Ｑ１、Ｎｃｈ Ｍｏｓ（Ｎ ＭＯＳＴ）トランジスタＱ
２が共にオフ状態であるため、ハイインピーダンス状態
となる。
【００１２】負荷のローパスフィルタに対しては、ハイ
インピーダンスであるので、電流の引き込み、吐き出し
がなく、保持状態になる。ＰＬＬ回路がロックしている
場合は、定状位相誤差の状態を除き、その保持状態であ
り、ローパスフィルタの出力の電位を一定に保ち、ＶＣ
Ｏのチューニング電圧として与える為ＶＣＯの発振周波
数を一定にする。
インピーダンスであるので、電流の引き込み、吐き出し
がなく、保持状態になる。ＰＬＬ回路がロックしている
場合は、定状位相誤差の状態を除き、その保持状態であ
り、ローパスフィルタの出力の電位を一定に保ち、ＶＣ
Ｏのチューニング電圧として与える為ＶＣＯの発振周波
数を一定にする。
【００１３】
【発明が解決しようとする課題】前記したＰＬＬを用い
たシステムにおいては、システムを間欠的に動作させる
場合がある。前記のＰＬＬを用い、周波数シンセサイザ
を構成し、これを移動無線機、コードレス電話等のシス
テムで使用する場合、消費電力を極力押さえるために、
システムを間欠動作させる例がこれにあたる。
たシステムにおいては、システムを間欠的に動作させる
場合がある。前記のＰＬＬを用い、周波数シンセサイザ
を構成し、これを移動無線機、コードレス電話等のシス
テムで使用する場合、消費電力を極力押さえるために、
システムを間欠動作させる例がこれにあたる。
【００１４】この場合、システムをオンさせる時間はＰ
ＬＬをロックアップ時間に依存する為、間欠動作時のＰ
ＬＬロックアップ時間を短くするという技術が必要とな
ってくる。
ＬＬをロックアップ時間に依存する為、間欠動作時のＰ
ＬＬロックアップ時間を短くするという技術が必要とな
ってくる。
【００１５】このロックアップを決める要因の一つとし
ては、システムオン初期における位相、周波数差の読み
取り誤りによる、逆方向の位相誤差出力がある。従来の
周波数位相比較回路においては、図４（ｂ）に示すよう
に周波数位相比較器１が順序回路で構成されている為、
その出力状態の決定は、前状態によって決まる。
ては、システムオン初期における位相、周波数差の読み
取り誤りによる、逆方向の位相誤差出力がある。従来の
周波数位相比較回路においては、図４（ｂ）に示すよう
に周波数位相比較器１が順序回路で構成されている為、
その出力状態の決定は、前状態によって決まる。
【００１６】つまり、周波数位相比較器１は、２つの入
力ａ，ｂの信号クロックの立ち下がりエッジにて動作状
態を決定していくが、その決定条件は前クロックにおい
て決定された状態に準ずるということである。
力ａ，ｂの信号クロックの立ち下がりエッジにて動作状
態を決定していくが、その決定条件は前クロックにおい
て決定された状態に準ずるということである。
【００１７】従って、電源投入時等の不安定（条件未設
定）状態から初めのクロックに対する出力は、正常な動
作とはいえない場合がある。図６のタイミングチャート
を用いて説明する。図中、ａ，ｂ，ｆは図４（ａ）にお
ける従来回路の端子、信号記号と同一である。
定）状態から初めのクロックに対する出力は、正常な動
作とはいえない場合がある。図６のタイミングチャート
を用いて説明する。図中、ａ，ｂ，ｆは図４（ａ）にお
ける従来回路の端子、信号記号と同一である。
【００１８】符号ｃは間欠動作の制御信号である。間欠
動作制御信号は、システムの電源或いは、ＰＬＬ系の動
作制御を示す。図中、Ａ点において、間欠動作制御信号
においてＰＬＬ系が動作状態になったものとする。
動作制御信号は、システムの電源或いは、ＰＬＬ系の動
作制御を示す。図中、Ａ点において、間欠動作制御信号
においてＰＬＬ系が動作状態になったものとする。
【００１９】同期信号ａと被同期信号ｂの関係は、図の
ように被同期信号ｂが同期信号ａより位相が進んでい
る。本来の状態であれば、図中Ｄ点からＧ点に示すよう
に、位相差に応じた出力信号ｆが得られる。
ように被同期信号ｂが同期信号ａより位相が進んでい
る。本来の状態であれば、図中Ｄ点からＧ点に示すよう
に、位相差に応じた出力信号ｆが得られる。
【００２０】図中では、Ｄ点からＥ点までの信号ａ，ｂ
の位相差に応じた出力信号ｆがハイレベルにある。同じ
くＦ点からＧ点までもハイレベルを示す。
の位相差に応じた出力信号ｆがハイレベルにある。同じ
くＦ点からＧ点までもハイレベルを示す。
【００２１】しかしながら、ＰＬＬが動作状態になった
初めの状態においては、正常の状態出力を得ることがで
きず、場合によっては、出力信号ｆがハイレベルを出す
べき状態において、ロウレベルを出力してしまうことが
ある（Ａ〜Ｃ点）。
初めの状態においては、正常の状態出力を得ることがで
きず、場合によっては、出力信号ｆがハイレベルを出す
べき状態において、ロウレベルを出力してしまうことが
ある（Ａ〜Ｃ点）。
【００２２】これは、本来、周波数引き込み、位相引き
込み時、一旦逆の状態へ引き込まれてから正常引き込み
方向へ戻るため、時間的なロスをすることになる。つま
り、ＰＬＬの動作立上り時、ロックアップタイムを長く
してしまうという問題がある。
込み時、一旦逆の状態へ引き込まれてから正常引き込み
方向へ戻るため、時間的なロスをすることになる。つま
り、ＰＬＬの動作立上り時、ロックアップタイムを長く
してしまうという問題がある。
【００２３】従って、本発明の課題は、ＰＬＬ動作立上
り時、ロックアップタイムを短縮することができる周波
数位相比較回路を提供することにある。
り時、ロックアップタイムを短縮することができる周波
数位相比較回路を提供することにある。
【００２４】
【課題を解決するための手段】本発明によれば、同期信
号と被同期信号との位相差を検出する、順序回路で構成
された、周波数位相比較器と、前記同期信号及び間欠動
作制御信号を入力とし、該間欠動作制御信号が休止状態
を示す信号レベルから動作状態を示す信号レベルへ遷移
してから前記同期信号が所定のクロック数を出力する期
間、所定の論理レベルを出力する間欠動作検出回路と、
該間欠動作検出回路の出力と前記周波数位相比較器の２
つの位相誤差出力を入力とする間欠出力制御回路と、該
間欠出力制御回路の出力を入力とするチャージポンプ回
路とを有し、前記間欠出力制御回路は、前記間欠動作検
出回路が前記所定の論理レベルを出力している期間、前
記チャージポンプ回路の出力をハイインピーダンス状態
とする信号を出力し、その後、前記位相誤差出力を前記
チャージポンプ回路に出力するものであることを特徴と
する周波数位相比較回路が得られる。
号と被同期信号との位相差を検出する、順序回路で構成
された、周波数位相比較器と、前記同期信号及び間欠動
作制御信号を入力とし、該間欠動作制御信号が休止状態
を示す信号レベルから動作状態を示す信号レベルへ遷移
してから前記同期信号が所定のクロック数を出力する期
間、所定の論理レベルを出力する間欠動作検出回路と、
該間欠動作検出回路の出力と前記周波数位相比較器の２
つの位相誤差出力を入力とする間欠出力制御回路と、該
間欠出力制御回路の出力を入力とするチャージポンプ回
路とを有し、前記間欠出力制御回路は、前記間欠動作検
出回路が前記所定の論理レベルを出力している期間、前
記チャージポンプ回路の出力をハイインピーダンス状態
とする信号を出力し、その後、前記位相誤差出力を前記
チャージポンプ回路に出力するものであることを特徴と
する周波数位相比較回路が得られる。
【００２５】
【作用】本発明では、間欠動作ＰＬＬにおいて、休止状
態から動作状態に移った後、不定な誤ったチャージポン
プ出力を出すことがなく、正確な周波数位相差に応じた
出力を出すことにより、逆方向への周波数位相制御を行
なわなくなる。
態から動作状態に移った後、不定な誤ったチャージポン
プ出力を出すことがなく、正確な周波数位相差に応じた
出力を出すことにより、逆方向への周波数位相制御を行
なわなくなる。
【００２６】
【実施例】図１は本発明の１実施例の回路図である。本
実施例は従来と同様の周波数位相比較器（ＰＦＣ）１
と、同期信号ａ及び間欠動作制御信号ｃを入力とする間
欠動作検出回路３と、この間欠動作検出回路３の出力ｅ
を入力とし、周波数位相比較器１の２つの出力ｇ，ｈを
間欠出力として制御する間欠出力制御回路４と、この間
欠出力制御回路４により間欠出力として制御された２つ
の出力ｇ’，ｈ’に接続された従来と同様のチャージポ
ンプ回路２より構成される。
実施例は従来と同様の周波数位相比較器（ＰＦＣ）１
と、同期信号ａ及び間欠動作制御信号ｃを入力とする間
欠動作検出回路３と、この間欠動作検出回路３の出力ｅ
を入力とし、周波数位相比較器１の２つの出力ｇ，ｈを
間欠出力として制御する間欠出力制御回路４と、この間
欠出力制御回路４により間欠出力として制御された２つ
の出力ｇ’，ｈ’に接続された従来と同様のチャージポ
ンプ回路２より構成される。
【００２７】次にタイムチャートを用いて動作の説明を
行なう。図２は図１に示した本発明による回路図に対応
したタイムチャートである。比較のために、従来回路で
ある図４に対応するタイムチャートである図６を参照す
る。
行なう。図２は図１に示した本発明による回路図に対応
したタイムチャートである。比較のために、従来回路で
ある図４に対応するタイムチャートである図６を参照す
る。
【００２８】間欠動作制御信号ｃはＰＬＬ ＩＣの電源
又はシステムの間欠動作に連動しており、ハイ状態時に
は休止状態、ロウ状態時は動作状態を示すものとする。
又はシステムの間欠動作に連動しており、ハイ状態時に
は休止状態、ロウ状態時は動作状態を示すものとする。
【００２９】図２及び図６のタイムチャートにおいて、
Ａ点で間欠動作を動作状態とした場合、周波数位相比較
器１の動作状態は不安定な状態となっている。
Ａ点で間欠動作を動作状態とした場合、周波数位相比較
器１の動作状態は不安定な状態となっている。
【００３０】Ａ点での出力ｇ，ｈは２つの同期信号ａ、
被同期信号ｂにかかわりなく不定の信号出力を示す。
被同期信号ｂにかかわりなく不定の信号出力を示す。
【００３１】周波数位相比較器１、チャージポンプ回路
２の出力状態は、図７に示す遷移表に示す通りであり、
一般に入力２クロック後には正常の周波数位相比較出力
を出すことが分かる。
２の出力状態は、図７に示す遷移表に示す通りであり、
一般に入力２クロック後には正常の周波数位相比較出力
を出すことが分かる。
【００３２】従って、従来では、図６に示すようにｃ点
までの間は不定な出力を出すことになる。
までの間は不定な出力を出すことになる。
【００３３】本発明は、間欠動作を動作状態に移ってか
ら、同期信号が２クロック入力されるまで、チャージポ
ンプ出力ｆをハイインピーダンス状態とするように、間
欠動作検出回路３と間欠出力制御回路４を設けている。
ら、同期信号が２クロック入力されるまで、チャージポ
ンプ出力ｆをハイインピーダンス状態とするように、間
欠動作検出回路３と間欠出力制御回路４を設けている。
【００３４】間欠動作制御回路３は、間欠動作制御信号
ｃがハイからロウになることで分周回路をセット状態か
ら解除し、同期信号ａのクロックに従い、カウント動作
を行なう。
ｃがハイからロウになることで分周回路をセット状態か
ら解除し、同期信号ａのクロックに従い、カウント動作
を行なう。
【００３５】この結果、間欠動作検出回路３の出力ｅ
は、間欠動作制御信号３がロウ状態に移った後、同期信
号ａのクロックで２クロックされた後、出力をハイから
ロウ状態に移る。
は、間欠動作制御信号３がロウ状態に移った後、同期信
号ａのクロックで２クロックされた後、出力をハイから
ロウ状態に移る。
【００３６】間欠出力制御回路４は、この間欠動作検出
回路３の出力ｅを受けて、出力ｅがハイ状態時、チャー
ジポンプ回路２への出力をチャージポンプ回路２がハイ
インピーダンス状態になるよう出力制御し、出力ｅがロ
ウ状態時には、チャージポンプ回路２が従来と同様の動
作を行なうように出力制御する。
回路３の出力ｅを受けて、出力ｅがハイ状態時、チャー
ジポンプ回路２への出力をチャージポンプ回路２がハイ
インピーダンス状態になるよう出力制御し、出力ｅがロ
ウ状態時には、チャージポンプ回路２が従来と同様の動
作を行なうように出力制御する。
【００３７】例えば、間欠動作制御回路４は、２入力の
ＮＯＲ回路２つと、反転回路１つとから構成できる。反
転回路はチャージポンプ回路２をトランジスタの極性を
合わせるものである。
ＮＯＲ回路２つと、反転回路１つとから構成できる。反
転回路はチャージポンプ回路２をトランジスタの極性を
合わせるものである。
【００３８】同様に、間欠動作制御回路３は、クロック
の立上りで出力変化するセット入力付きＤ−ＦＦ２段で
構成することができる。
の立上りで出力変化するセット入力付きＤ−ＦＦ２段で
構成することができる。
【００３９】この結果、チャージポンプ回路２の出力ｆ
は、間欠動作を動作状態に移した後、不定な出力が出る
期間、同期信号２クロックの間はハイインピーダンス出
力を出力し、正常な周波数位相比較信号に対応する出力
状態の同期信号ａの２クロック後から正常な出力信号ｆ
を出力することになる。
は、間欠動作を動作状態に移した後、不定な出力が出る
期間、同期信号２クロックの間はハイインピーダンス出
力を出力し、正常な周波数位相比較信号に対応する出力
状態の同期信号ａの２クロック後から正常な出力信号ｆ
を出力することになる。
【００４０】図３は本発明の第２の実施例を説明したも
のである。図１に対応して、同期信号ａ、被同期信号ｂ
に対する位相誤差出力を極性反転している。第２の実施
例においても、第１の実施例と同様の動作を行なう。
のである。図１に対応して、同期信号ａ、被同期信号ｂ
に対する位相誤差出力を極性反転している。第２の実施
例においても、第１の実施例と同様の動作を行なう。
【００４１】以上説明したように、本例は、間欠動作Ｐ
ＬＬにおいて、休止状態から動作状態に移った後、不定
な誤ったチャージポンプ出力を出すことがなく、正確な
周波数位相差に応じた出力を出すことにより、逆方向へ
の周波数位相制御を行なわなくなる為、これによるＰＬ
Ｌのロックアップ時間の延長をなくし、効果的にロック
アップ時間を短くすることができる。
ＬＬにおいて、休止状態から動作状態に移った後、不定
な誤ったチャージポンプ出力を出すことがなく、正確な
周波数位相差に応じた出力を出すことにより、逆方向へ
の周波数位相制御を行なわなくなる為、これによるＰＬ
Ｌのロックアップ時間の延長をなくし、効果的にロック
アップ時間を短くすることができる。
【００４２】
【発明の効果】以上説明したように本発明によれば、Ｐ
ＬＬ動作立上り時、ロックアップタイムを短縮すること
ができる。
ＬＬ動作立上り時、ロックアップタイムを短縮すること
ができる。
【図１】本発明に係る周波数位相比較回路の実施例を示
すブロック図である。
すブロック図である。
【図２】図１の周波数位相比較回路の動作を説明するタ
イムチャートである。
イムチャートである。
【図３】本発明の他の実施例をブロック図である。
【図４】従来の周波数位相比較回路を示す回路図であ
る。
る。
【図５】従来の周波数位相比較回路の動作を説明するタ
イムチャートである。
イムチャートである。
【図６】従来の周波数位相比較回路と間欠動作の関係を
説明したタイムチャートである。
説明したタイムチャートである。
【図７】従来の周波数位相比較回路とチャージポンプ回
路の動作を説明する状態遷移図である。
路の動作を説明する状態遷移図である。
１ 周波数位相比較器 ２ チャージポンプ回路 ３ 間欠動作検出回路 ４ 間欠出力制御回路
Claims (1)
- 【請求項１】 同期信号と被同期信号との位相差を検出
する、順序回路で構成された、周波数位相比較器と、 前記同期信号及び間欠動作制御信号を入力とし、該間欠
動作制御信号が休止状態を示す信号レベルから動作状態
を示す信号レベルへ遷移してから前記同期信号が所定の
クロック数を出力する期間、所定の論理レベルを出力す
る間欠動作検出回路と、 該間欠動作検出回路の出力と前記周波数位相比較器の２
つの位相誤差出力を入力とする間欠出力制御回路と、 該間欠出力制御回路の出力を入力とするチャージポンプ
回路とを有し、 前記間欠出力制御回路は、前記間欠動作検出回路が前記
所定の論理レベルを出力している期間、前記チャージポ
ンプ回路の出力をハイインピーダンス状態とする信号を
出力し、その後、前記位相誤差出力を前記チャージポン
プ回路に出力するものであることを特徴とする周波数位
相比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04344597A JP3077723B2 (ja) | 1992-12-24 | 1992-12-24 | 周波数位相比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04344597A JP3077723B2 (ja) | 1992-12-24 | 1992-12-24 | 周波数位相比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06197013A JPH06197013A (ja) | 1994-07-15 |
| JP3077723B2 true JP3077723B2 (ja) | 2000-08-14 |
Family
ID=18370506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04344597A Expired - Fee Related JP3077723B2 (ja) | 1992-12-24 | 1992-12-24 | 周波数位相比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3077723B2 (ja) |
-
1992
- 1992-12-24 JP JP04344597A patent/JP3077723B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06197013A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005934B1 (ko) | 위상차 검출회로 | |
| KR100398480B1 (ko) | 디엘엘 회로, 이를 사용하는 반도체 장치 및 지연 제어 방법 | |
| US5577086A (en) | Clock signal generation circuit capable of operating at high speed with high frequency | |
| US6873669B2 (en) | Clock signal reproduction device | |
| US7479814B1 (en) | Circuit for digital frequency synthesis in an integrated circuit | |
| EP0481804A2 (en) | PLL frequency synthesizer | |
| KR0153391B1 (ko) | 기준 클럭의 손실을 감지하는 감지 회로를 갖는 클럭 신호 발생 회로 | |
| US20100052752A1 (en) | Lock detection circuit and lock detecting method | |
| JP2002198808A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| US5592110A (en) | Phase comparison circuit for maintaining a stable phase locked loop circuit in the absence of the pulse of an input signal | |
| JP2002026728A (ja) | Ｐｌｌ回路のモード制御回路及び半導体装置 | |
| US6756808B2 (en) | Clock edge detection circuit | |
| US6744838B1 (en) | PLL lock detector | |
| JPH06252747A (ja) | デジタル・フェイズ・ロックド・ループ回路 | |
| JP3459561B2 (ja) | 位相比較器 | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| US7109806B2 (en) | Device and method for detecting phase difference and PLL using the same | |
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| JP3077723B2 (ja) | 周波数位相比較回路 | |
| JP2002198807A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| KR960011405B1 (ko) | 주파수 동기 루프용 주파수 검파기 | |
| JPS62202619A (ja) | シンセサイザ装置 | |
| JP2001144608A (ja) | 位相同期回路 | |
| JP2000349625A (ja) | 位相比較器及び位相同期回路 | |
| US6563386B1 (en) | Self-starter for PLL synthesizers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000517 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080616 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |