JPH0756513Y2 - パルス幅可変回路 - Google Patents

パルス幅可変回路

Info

Publication number
JPH0756513Y2
JPH0756513Y2 JP1991011762U JP1176291U JPH0756513Y2 JP H0756513 Y2 JPH0756513 Y2 JP H0756513Y2 JP 1991011762 U JP1991011762 U JP 1991011762U JP 1176291 U JP1176291 U JP 1176291U JP H0756513 Y2 JPH0756513 Y2 JP H0756513Y2
Authority
JP
Japan
Prior art keywords
voltage
circuit
offset
wave
ramp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1991011762U
Other languages
English (en)
Other versions
JPH0496131U (ja
Inventor
雅則 福士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1991011762U priority Critical patent/JPH0756513Y2/ja
Publication of JPH0496131U publication Critical patent/JPH0496131U/ja
Application granted granted Critical
Publication of JPH0756513Y2 publication Critical patent/JPH0756513Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は、パルス幅を正確にかつ
所望の値に設定できるパルス幅可変回路に関する。
【0002】
【従来の技術】図3は、従来のパルス幅可変方式を示す
回路図である。そして、次のように作動する。
【0003】すなわち、中央制御回路(CPU)30で発
生したパルス波35をフリップフロップ回路31に加えてセ
ットし、その出力波すなわちパルス幅を任意に変えるべ
き目的のパルス36を立ち上がらせると同時に、他方で、
前記パルス35をランプ電圧発生回路32にも入力して、ラ
ンプ電圧波37を発生させる。
【0004】そして、前記ランプ電圧波37を、コンパレ
ータ33の入力端子a、bのうち一方の端子aに入力させ
る。また、他方の端子bには、可変直流電源34を接続し
ている。すなわち、コンパレータ33においては、端子
a、bに入力される電圧を比較し、一方の電圧が他方の
電圧と交差したとき(同一電圧となったとき)に、その
出力が反転する働きをする。
【0005】いま端子aに加わる電圧をランプ電圧波37
とし、端子bに加わる直流電圧を38とすると、その交点
cにおいて、コンパレータ33の出力波39が反転して立ち
上がり、交点dにおいて立ち下がる。
【0006】そして、前記出力波39は、フリップフロッ
プ回路31に導かれ、その立ち上がりでフリップフロップ
回路31をリセットし、出力パルス36を立ち下がらせる。
すなわちCPU30からパルス35が発生した後、ランプ電
圧波37と直流電圧38が最初に交差するまでの時間Tの幅
をもつパルス波36が得られる。
【0007】したがって、可変直流電源34を変化させ、
端子bに加わる直流電圧38を変化させると、交点cが移
動して時間Tが変化することになり、出力パルス波36の
幅を変えることができる。
【0008】
【考案が解決しようとする課題】このように、従来のパ
ルス幅可変方式は、目的とする任意時間幅のパルス波36
の時間幅Tを規定するコンパレータ33の出力波39を得る
に際し、時間的に一定の割合で電圧が増大するランプ電
圧波37と、時間的に電圧値が一定である直流電圧38との
交点から求めるが、交点cにおける両波37、38の交差角
θは鋭角となり、両者の時間的に相対的な電圧の変化量
は小さい。
【0009】したがって、コンパレータ33において、両
波37、38の明確な交差時期が判定しにくく、パルス波36
の時間幅Tの設定が不正確となる。
【0010】また、パルス波36の時間幅Tの可変範囲
は、ランプ電圧波37の上昇率および最大電圧Vに関係
し、直流電圧38を最大電圧Vの範囲内で可変することに
より決定されるが、最大電圧Vはコンパレータ33の入力
定格で決定され、大きな値はとれない。
【0011】だからといって、前記の最大電圧Vを低く
して長い時間幅Tを実現すべく上昇率をゆるやかにする
と、前記理由で交差角θがますます小さくなり、時間幅
Tの設定が一層不正確となる。
【0012】本考案の技術的課題は、従来のパルス幅可
変回路におけるこのような問題を解消し、パルスの時間
幅を正確に設定できるようにすることにある。
【0013】
【課題を解決するための手段】本考案の回路は、入力す
るパルス波のパルス幅を、任意に可変して出力すること
が可能な回路であり、前記問題点を解決するために講じ
た本考案による技術的手段は、次のように構成する。
【0014】すなわち、入力パルス波から正の傾きをも
つランプ電圧と負の傾きをもつランプ電圧を発生するラ
ンプ電圧発生回路と、前記正の傾きをもつランプ電圧に
負のオフセット電圧を与え、かつ該オフセット電圧が可
変可能なオフセット回路、前記負の傾きをもつランプ電
圧に正のオフセット電圧を与え、かつ該オフセット電圧
が可変可能なオフセット回路、前記オフセット電圧を与
えられたランプ電圧の正のピークと負のピークとを制限
するリミッター回路、前記ピーク電圧を制限された両ラ
ンプ電圧を重畳し、該両ランプ電圧の交差時点を求める
回路(コンパレータ)、そして、前記入力パルス波の前
縁で出力信号が立ち上がり、前記ランプ電圧の交差時点
を求める回路の出力により出力信号が立ち下がるパルス
発生回路とから成るパルス幅可変回路。
【0015】尚、前記オフセット電圧オフセット電圧値
を可変させることによって、最終的にパルス発生回路か
ら得られるパルス波の幅を可変することができる。
【0016】
【作用】この技術的手段によれば、2つのランプ電圧波
形にオフセット電圧を重畳することにより、正の傾きを
もつランプ電圧のゼロ電位が負電圧となり、ランプ電圧
はゼロ電位と交差する格好で負電圧より正電圧に上昇す
る。
【0017】一方負の傾きをもつランプ電圧は、ゼロ電
位が正側にオフセットされるために、ランプ電圧はゼロ
電位と交差する格好で正電圧より負電圧に下降する。
【0018】したがってこれら両ランプ電圧波形をコン
パレータにおいて比較すると、オフセット電圧の絶対値
が同じであるために、その交差点は常にゼロ電位の所に
あり、しかもその交差角度は、従来の一方が定電圧の場
合に比べて2倍となる。
【0019】さらに、リミッター回路によってコンパレ
ータの入力電圧振幅が制限されるため、ランプ電圧の最
大値およびオフセット電圧の大きさを、コンパレータの
定格入力電圧よりも大きくすることが可能であり、前記
の交差角度を2倍以上にすることが可能となる。
【0020】その結果交差するタイミングが正確とな
り、出力パルスの時間幅が正確になるので、パルスの時
間幅の設定を正確に行うことができる。また、ランプ電
圧波形の時間幅を長くすることが可能となるので、パル
ス幅の可変範囲を広くすることができる。
【0021】尚、オフセット回路のオフセット電圧の大
きさを可変することによって、2つのランプ電圧交差時
点を変化させることが可能であるので、入力パルス波の
前縁で立ち上がったパルス発生回路の出力を、前記ラン
プ電圧の任意の交差時点で立ち下げことができる。すな
わち、任意の幅のパルス波を得ることができる。
【0022】
【実施例】次に、本考案によるパルス幅可変回路が実際
上どのように具体化されるかを実施例で説明する。
【0023】図1は、本考案によるパルス幅可変回路の
実施例を示すブロック図、図2は、同回路の各部におけ
る波形を示すタイムチャートである。
【0024】いま中央制御回路(CPU)1から発生し
たパルス(イ)がランプ電圧発生回路2に印加されると
共に、フリップフロップ回路3にも印加され、該フリッ
プフロップ回路3をセットし、その出力である目的のパ
ルス波(ヘ)を立ち上がらせる。
【0025】一方ランプ電圧発生回路2においては、パ
ルス(イ)が加えられると同時に、正の傾きをもつラン
プ電圧波(ロ)および負の傾きをもつランプ電圧波
(ハ)を発生する。
【0026】これらランプ電圧波(ロ)(ハ)に、オフ
セット回路4、5において、ランプ電圧波(ロ)には負
の、またランプ電圧波(ハ)には正の、電圧値が同一の
オフセット電圧が加えられる。
【0027】オフセット電圧値をいま仮にυ(V)とす
ると、正のランプ電圧波(ロ)は(ニ)に示すように、
υ(V)だけ負側にオフセットされる。同様に負のラン
プ電圧波(ハ)は(ホ)に示すようにυ(V)だけ正側
にオフセットされ、ランプ電圧波(ニ)はオフセット回
路4から、またランプ電圧波(ホ)はオフセット回路5
からそれぞれ出力される。
【0028】これらのランプ電圧波(ニ)、(ホ)を直
接コンパレータ6に入力してもよいが、本実施例におい
ては周波数特性を改善するために、一旦利得1の反転回
路7、8を経由させている。その結果、反転回路7の出
力波形は負の傾きをもつランプ電圧波(ホ)と、また反
転回路8の出力波形は正の傾きをもつランプ電圧波
(ニ)と同一となる。
【0029】コンパレータ6は、その2つの入力端子
9、10の入力電圧を相互に比較し、一方が他方より大き
く、或いは小さくなったときに、その出力を反転するも
のである。
【0030】したがって、入力電圧として端子9にラン
プ電圧波(ホ)が、端子10にランプ電圧波(ニ)がそれ
ぞれ加わると、両波形上のゼロ電位の点eおよびfにお
いて、両ランプ電圧波(ニ)(ホ)が交差し、コンパレ
ータ6の出力波形は(リ)の如く、交差点e、fのタイ
ミングに合わせて反転するパルス波形となる。
【0031】ところで、前記パルス波(リ)は、その立
ち上がりでフリップフロップ回路3をリセットし、出力
パルス波(ヘ)を立ち下がらせる。すなわちランプ電圧
波(ニ)(ホ)の発生が開始してから、交差点eまでの
時間をtとすると、パルス幅がtのパルス波が得られ
る。
【0032】ここにいまオフセット電圧υが、0(V)
からランプ電圧波(ロ)或いは(ハ)の最大値Vまでの
範囲で任意に変化することが可能であれば、時間tを任
意に変化することで、パルス幅が任意のパルス波を発生
可能となる。
【0033】図1では、任意のオフセット電圧値を得る
一実施例として、CPU1からのクロックパルスをレジ
スタ11で所定の数だけカウントし、パラレルなデジタル
信号として出力し、D/Aコンバータ12によりアナログ
値に変換し、正のオフセット電圧としてオフセット回路
5に印加している。
【0034】尚、負のオフセット電圧については、利得
1の反転回路13により、正のオフセット電圧を反転し
て、オフセット回路4に印加している。
【0035】すなわち、CPU1からのクロックパルス
数或いはレジスタ11における設定値を、求めるオフセッ
ト電圧に対応した値とすることにより、任意のオフセッ
ト電圧が得られ、パルス波(ヘ)のパルス幅を任意に可
変できる。
【0036】また図2において明らかなように、ランプ
電圧波(ニ)および(ホ)の交点e、fは、オフセット
電圧υの大小に関係なく常にゼロ電位あるいはゼロ電位
に極く近い部分に限定されるため、交点e、fを検出す
るには、両ランプ電圧波(ニ)(ホ)のゼロ電位付近だ
けを監視すればよいことになる。
【0037】したがって必要に応じ、コンパレータ6の
入力端子9、10に、互いに逆方向に接続されたダイオー
ド14、15およびダイオード16、17の対で形成されるリミ
ッター18、19を接続することにより、ランプ電圧波
(ニ)(ホ)はダイオード14〜17の順方向下降電圧υ′
で正負波形が制限され、ランプ電圧波(ニ)(ホ)はそ
れぞれ(ト)(チ)に示す波形とすることが可能であ
る。
【0038】このようにコンパレータ6の入力端子にリ
ミッター18、19を接続することにより、コンパレータの
入力ダイナミックレンジの定格に依存することなく、パ
ルス幅の可変範囲を広くできる。またランプ電圧波の最
大値も大きくすることが可能なため、細かい時間設定を
行うことができる。
【0039】
【考案の効果】以上のように本考案によれば、パルス幅
を決定するコンパレータの入力電圧を、互いに逆の傾き
をもち、かつオフセットした対称なランプ電圧波とし、
そして、該ランプ電圧波形の振幅をリミッターで制限し
ておくことにより、その交差角が大きく、交点が明確と
なり、パルス幅が正確なパルス波を得ることができると
同時に、パルス幅の可変範囲も広くすることができる。
【0040】さらにコンパレータに入力される2つの入
力信号線は、並行な回路構成となっているため、共通に
重畳する外来ノイズや変動はコンパレータで差動的に処
理されるので、出力に影響を与えることがない。
【図面の簡単な説明】
【図1】本考案によるパルス幅可変回路の実施例を示す
ブロック図である。
【図2】図1の回路の各部における波形を示すタイムチ
ャートである。
【図3】従来のパルス幅可変方式を示す回路図である。
【符号の説明】
1 中央制御回路 2 ランプ電圧発生回路 3 フリップフロップ回路 4,5 オフセット回路 6 コンパレータ 7,8 反転回路 18,19 リミッター

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 入力するパルス波のパルス幅を、任意に
    可変して出力することが可能な回路であって、 入力パルス波から正の傾きをもつランプ電圧と負の傾き
    をもつランプ電圧を発生するランプ電圧発生回路と、 前記正の傾きをもつランプ電圧に負のオフセット電圧を
    与え、かつ該オフセット電圧が可変可能なオフセット回
    路と、 前記負の傾きをもつランプ電圧に正のオフセット電圧を
    与え、かつ該オフセット電圧が可変可能なオフセット回
    路と、 前記オフセット電圧を与えられたランプ電圧の正のピー
    クと負のピークとを制限するリミッターと、 前記ピーク電圧を制限された両ランプ電圧を比較し、該
    両ランプ電圧の交差時点を求める回路と、 前記入力パルス波の前縁で出力信号が立ち上がり、前記
    ランプ電圧の交差時点を求める回路の出力により出力信
    号が立ち下がるパルス発生回路と、 から成ることを特徴とするパルス幅可変回路。
JP1991011762U 1991-03-06 1991-03-06 パルス幅可変回路 Expired - Lifetime JPH0756513Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991011762U JPH0756513Y2 (ja) 1991-03-06 1991-03-06 パルス幅可変回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991011762U JPH0756513Y2 (ja) 1991-03-06 1991-03-06 パルス幅可変回路

Publications (2)

Publication Number Publication Date
JPH0496131U JPH0496131U (ja) 1992-08-20
JPH0756513Y2 true JPH0756513Y2 (ja) 1995-12-25

Family

ID=31745397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991011762U Expired - Lifetime JPH0756513Y2 (ja) 1991-03-06 1991-03-06 パルス幅可変回路

Country Status (1)

Country Link
JP (1) JPH0756513Y2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53906A (en) * 1976-05-04 1978-01-07 Bio Communication Res Method and device for filtering environmental noise from speech
JPS5442894B2 (ja) * 1977-07-16 1979-12-17

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114949U (ja) * 1977-02-18 1978-09-12
JPS5710113Y2 (ja) * 1977-08-30 1982-02-26
JPS54164439U (ja) * 1978-05-10 1979-11-17

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53906A (en) * 1976-05-04 1978-01-07 Bio Communication Res Method and device for filtering environmental noise from speech
JPS5442894B2 (ja) * 1977-07-16 1979-12-17

Also Published As

Publication number Publication date
JPH0496131U (ja) 1992-08-20

Similar Documents

Publication Publication Date Title
JPH04223614A (ja) パルス幅変調器
JPH05102822A (ja) 誘導性負荷のためのクロツク制御された電力出力段
JPS59135921A (ja) 遷移検出器回路
JPH0756513Y2 (ja) パルス幅可変回路
JP2675455B2 (ja) 可変遅延装置
JP3185229B2 (ja) パルス信号処理回路
JPS61127224A (ja) パルス幅可変回路
JP2000221254A (ja) ジッタ付加の方法および装置
JPS6139769B2 (ja)
JPH05136662A (ja) パルス供給回路
JP3486914B2 (ja) パルス幅変調装置
JP2664958B2 (ja) クロックデューティ調整回路
JPS6231585B2 (ja)
JP2757471B2 (ja) インバータ回路
JPH0731625Y2 (ja) クロツクパルス位相調整回路
SU1190497A2 (ru) Устройство дл формировани сигнала пр моугольной формы
JPH0488719A (ja) 信号発生回路
JP3033206B2 (ja) トリガ発生回路
SU1190503A2 (ru) Формирователь импульсов из синусоидального сигнала
JPS62169514A (ja) エツジトリガ−発生回路
JPS6143819A (ja) 位相比較器
JPH04317213A (ja) 波形整形器
JPH0366853B2 (ja)
JPH0642625B2 (ja) パルス発生回路
JPH03110919A (ja) 波形変換回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960625