JPS59135921A - 遷移検出器回路 - Google Patents
遷移検出器回路Info
- Publication number
- JPS59135921A JPS59135921A JP58252265A JP25226583A JPS59135921A JP S59135921 A JPS59135921 A JP S59135921A JP 58252265 A JP58252265 A JP 58252265A JP 25226583 A JP25226583 A JP 25226583A JP S59135921 A JPS59135921 A JP S59135921A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- input
- value
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は、一定の値を通じて信号の遷移を検出する回路
に関するものであシ、特に信号が第１の値を超えて上昇
する時および第１の値と異なる第２の値以下に下る時を
検出する回路に関する。
に関するものであシ、特に信号が第１の値を超えて上昇
する時および第１の値と異なる第２の値以下に下る時を
検出する回路に関する。
発明の背景
そのような遷移検出器回路は、ヒステリシスを導入する
ため出力から（正）入力への正フィードバックを組み入
れた電圧比較器から一般的には構成されている。多くの
応用例において遷移検出器回路は、その上に重っている
比較的高い周波数の雑音を有する比較的低い周波数の信
号を検出しなければならない。
ため出力から（正）入力への正フィードバックを組み入
れた電圧比較器から一般的には構成されている。多くの
応用例において遷移検出器回路は、その上に重っている
比較的高い周波数の雑音を有する比較的低い周波数の信
号を検出しなければならない。
遷移検出器回路は１群の交差のうちの１つの遷移交差に
のみ応答すべきである。しかし、フィードバックを伴う
比較器を用いた上記の型の遷移検出器回路においては、
各群のいくつかの交差が検出され、その結果真の、基礎
になっている信号の各遷移に対して回路出力状態が何回
か変化するということがしばしば起きる。フィードバッ
クパスにおける時間遅延が比較器の切換時間よシも長い
場合には、回路出力のこの寄生的はね返ｐ （ｐａｒａ
−ｓｉｔｉｃ ｂｏｕｎｃｔｎｇ）が発生ｆる一Ｃ１ｂ
ろう。
のみ応答すべきである。しかし、フィードバックを伴う
比較器を用いた上記の型の遷移検出器回路においては、
各群のいくつかの交差が検出され、その結果真の、基礎
になっている信号の各遷移に対して回路出力状態が何回
か変化するということがしばしば起きる。フィードバッ
クパスにおける時間遅延が比較器の切換時間よシも長い
場合には、回路出力のこの寄生的はね返ｐ （ｐａｒａ
−ｓｉｔｉｃ ｂｏｕｎｃｔｎｇ）が発生ｆる一Ｃ１ｂ
ろう。
ＪＥ４）信号レベルが２つの所定の遷移値のうちの１つ
と交差すると、追加された不規則な高周波雑音は線信号
レベルを遷移値の一方の側に全体的に交差する前に何回
も遷移値と交差、再交差させ、その結果真の、基礎にな
っている信号レベルの各交差に対し１群の遷移交差が起
きる。
と交差すると、追加された不規則な高周波雑音は線信号
レベルを遷移値の一方の側に全体的に交差する前に何回
も遷移値と交差、再交差させ、その結果真の、基礎にな
っている信号レベルの各交差に対し１群の遷移交差が起
きる。
本発明の目的は、上記の諸問題が解決される、又は少な
くとも成る程度は解決される遷移検出器回路を提供する
ことである。
くとも成る程度は解決される遷移検出器回路を提供する
ことである。
本発明によシ、入力信号が第１の値を超えて上る時およ
び前記第１の値と異なる第２の値以下に下がる時を検出
する遷移検出回路は、 入力信号を受信する入力金茗しまた出力を肩する比較器
手段を含み、前記比較器手段は入力信号が前記第１の値
を超えて上る時には第１出力信号を、入力信号が前記第
２の値以下に下る時には第２出力信号をその出力におい
て発生させ、前記比較器手段の前記出力に接続された入
力を有しまた出力ｔ−Ｎする第１双安定手段を含み、前
記第１双安定手段は前記比較器手段の前記第１出力信号
に応答して第１安定状態にセットされ前記ｇｘ安定状態
管示す第１出方信号をその出刃において発生させ、前記
比較器手段の前記Ｍ２２出方信に応答して第２安定状態
にセットされ前記第２安定状態を示す第２出力信号をそ
の出力において発生させる。
び前記第１の値と異なる第２の値以下に下がる時を検出
する遷移検出回路は、 入力信号を受信する入力金茗しまた出力を肩する比較器
手段を含み、前記比較器手段は入力信号が前記第１の値
を超えて上る時には第１出力信号を、入力信号が前記第
２の値以下に下る時には第２出力信号をその出力におい
て発生させ、前記比較器手段の前記出力に接続された入
力を有しまた出力ｔ−Ｎする第１双安定手段を含み、前
記第１双安定手段は前記比較器手段の前記第１出力信号
に応答して第１安定状態にセットされ前記ｇｘ安定状態
管示す第１出方信号をその出刃において発生させ、前記
比較器手段の前記Ｍ２２出方信に応答して第２安定状態
にセットされ前記第２安定状態を示す第２出力信号をそ
の出力において発生させる。
本発明による１つの遷移検出器回路を添付の図面を参照
して下記に説明するが、これは１例として挙げであるに
すぎない。
して下記に説明するが、これは１例として挙げであるに
すぎない。
先づ第１図を参照すると、遷移検出器ｌｏは差動増幅器
１２および１４の形の２つの比較器を含む。入力信号（
第３図（ａ）参照）は比較器νの反転入力および比較器
１４の非反転入力に印加される。基準電圧Ｖ２は比較器
１２の非反転入力に印加され、ｖ２よシ低い基準電圧Ｖ
１は比較器１４の反転入力に印加され、これらの電圧は
電流源および固定抵抗ｓｌ。
１２および１４の形の２つの比較器を含む。入力信号（
第３図（ａ）参照）は比較器νの反転入力および比較器
１４の非反転入力に印加される。基準電圧Ｖ２は比較器
１２の非反転入力に印加され、ｖ２よシ低い基準電圧Ｖ
１は比較器１４の反転入力に印加され、これらの電圧は
電流源および固定抵抗ｓｌ。
Ｒ１および８２ 、 Ｒ２からそれぞれ誘導される。
比較器νの出力は２人力ナンドゲート１６の一方の入力
に印加され、比較器１４の出力は２人力ナンドゲート１
８の一方の入力に印加され、ナントゲート１６・１８の
谷々の出力はもう一方のナントゲートの遜り１つの入力
に接続されているので、ナンドケート１６．１８は６７
リツプフロツプ”デバイス加を形成する。
に印加され、比較器１４の出力は２人力ナンドゲート１
８の一方の入力に印加され、ナントゲート１６・１８の
谷々の出力はもう一方のナントゲートの遜り１つの入力
に接続されているので、ナンドケート１６．１８は６７
リツプフロツプ”デバイス加を形成する。
ナンドゲー） １６の出力は２人力ナンドゲート２２の
一方の入力に接続され、ナントゲート１８０出カは２人
カゲート２４の一方の入力に印加され、ナンドケート２
２ 、２４の各々の出刃はもう一方のナントゲートのも
う１つの入力に接続されているので、ナンドゲー） ２
２ 、２４は°°ンリッグ７０ッ１″′デバイス２６を
形成する。
一方の入力に接続され、ナントゲート１８０出カは２人
カゲート２４の一方の入力に印加され、ナンドケート２
２ 、２４の各々の出刃はもう一方のナントゲートのも
う１つの入力に接続されているので、ナンドゲー） ２
２ 、２４は°°ンリッグ７０ッ１″′デバイス２６を
形成する。
ナントゲート２４の出力は（一連の論理ゲート−図示さ
れていない−）によって形成された遅延ｉ２８の入力に
接続され、この遅延＃！あの出力は２人カアンドゲート
（資）の一方の入力に接続されている。
れていない−）によって形成された遅延ｉ２８の入力に
接続され、この遅延＃！あの出力は２人カアンドゲート
（資）の一方の入力に接続されている。
アンドゲート（資）のもう一方の入力はナントゲート２
２の出力に接続されている。
２の出力に接続されている。
ナントゲート２２の出方もまた遅延線３２の入力に接続
されており、この遅延＠３２の出方は２人カアンドゲー
）３４の一方の入力に接続されている。アンドゲートの
もう一方の入力はナントゲート２４の出力に接続されて
いる。
されており、この遅延＠３２の出方は２人カアンドゲー
）３４の一方の入力に接続されている。アンドゲートの
もう一方の入力はナントゲート２４の出力に接続されて
いる。
さて第３図をも参照すると、遷移検出器１０は下記のよ
うに動作する。入力信号（第３図（ａ））は三角波形に
よって表わされる低周波数の基礎となる電圧を含み、そ
の上に重なった不規則な高周波数雑音がちシ、この雑音
はよυ高い周波数の三角波形によって表わされている。
うに動作する。入力信号（第３図（ａ））は三角波形に
よって表わされる低周波数の基礎となる電圧を含み、そ
の上に重なった不規則な高周波数雑音がちシ、この雑音
はよυ高い周波数の三角波形によって表わされている。
入力電圧がｖ２よシも高いと、比較器ルの出力は低にな
シ（第３図Φ））、入力電圧が■１よシ低いと、比較器
１４の出力は低になる（第３図（Ｃ））。第３図（ｂ）
および第３図（Ｃ）から判るように、入力信号に雑音が
あると、比較器１２および１４の出力は、基礎になって
いる入力電圧がそれぞれ値■２およびｖｌと交差した時
に高値と低値の間でチャタリングをする。
シ（第３図Φ））、入力電圧が■１よシ低いと、比較器
１４の出力は低になる（第３図（Ｃ））。第３図（ｂ）
および第３図（Ｃ）から判るように、入力信号に雑音が
あると、比較器１２および１４の出力は、基礎になって
いる入力電圧がそれぞれ値■２およびｖｌと交差した時
に高値と低値の間でチャタリングをする。
３図（ｄ） ’） ｒｉ高になってナントゲート１８の
出力（第３図（ｅ））を低にし）、比較器１４の出力が
低になると、フリップフロップ２０はリセットされる（
即ち、ナントゲート１８の出力は高になってナントゲー
ト１６の出力を低にする）。
出力（第３図（ｅ））を低にし）、比較器１４の出力が
低になると、フリップフロップ２０はリセットされる（
即ち、ナントゲート１８の出力は高になってナントゲー
ト１６の出力を低にする）。
しかし第３図（ｄ）および第３図（ｅ）から判るように
、フリップフロップ２０がそのセット又はリセット状態
にそれぞれラッチする前に、雑音による比較器１２およ
び１４の出力の遷移におけるチャタリングはいくつかの
パルスをナンドゲー） １６および１８ヲ通過させる。
、フリップフロップ２０がそのセット又はリセット状態
にそれぞれラッチする前に、雑音による比較器１２およ
び１４の出力の遷移におけるチャタリングはいくつかの
パルスをナンドゲー） １６および１８ヲ通過させる。
この段階ではナントゲート１６および１８の両方の出力
の負方向に向かうエツジにはすでにチャタリングフィー
ドスルーはなくなっておシ、この方法で劣化（ｄｅｇｒ
ａｄｅ ）するのは正方向に向かうエツジだけでちるこ
とが判るであろう。
の負方向に向かうエツジにはすでにチャタリングフィー
ドスルーはなくなっておシ、この方法で劣化（ｄｅｇｒ
ａｄｅ ）するのは正方向に向かうエツジだけでちるこ
とが判るであろう。
フリップフロップ２０の出力（第３図（ｄ）および第３
図（ｅ））の正方向に向かづエツジからチャタリングフ
ィードスルーを除去するため、出力がフリップフロップ
２６に印加される。ナントゲート１８の出力が低になる
と、フリップフロップ２６はセットされ（即ち、ナント
ゲート２４の出力（第３図（ロ））は高になってナント
ゲート２２の出力（第３図（ｆ））を低にし、ナントゲ
ート１６の出力が低になると、フリップフロップ２６は
リセットされる（即ちナントゲート２２の出力は高にな
ってナントゲート２４の出力を低にする）。従って、ナ
ントゲート２２および２４の出力は、正方向に向かうエ
ツジ、負方向に向かうエツジの両方においてチャタリン
グフィードスルーのないことが判るであろう。
図（ｅ））の正方向に向かづエツジからチャタリングフ
ィードスルーを除去するため、出力がフリップフロップ
２６に印加される。ナントゲート１８の出力が低になる
と、フリップフロップ２６はセットされ（即ち、ナント
ゲート２４の出力（第３図（ロ））は高になってナント
ゲート２２の出力（第３図（ｆ））を低にし、ナントゲ
ート１６の出力が低になると、フリップフロップ２６は
リセットされる（即ちナントゲート２２の出力は高にな
ってナントゲート２４の出力を低にする）。従って、ナ
ントゲート２２および２４の出力は、正方向に向かうエ
ツジ、負方向に向かうエツジの両方においてチャタリン
グフィードスルーのないことが判るであろう。
フリップフロップ２６の出力から適当な幅のパルスを発
生させるために、ナントゲート２２ 、２４の各各の出
力はもう一方のナントゲートからの出力の遅延バージョ
ン（Ｖｅｒｓｉｏｎ）で論理積化される（” ＡＮＤ”
ｅｄ）。ナントゲート２４の出力が遅延線２８によって
遅延させられる（第３図Ｏ′１） ）と、入力電圧（第
３図（ａ））が電圧■２よυ高くなった後に電圧■１以
下に下った場合にアンドゲート（９）は出力パルス（第
３図（１））を発生させる。
生させるために、ナントゲート２２ 、２４の各各の出
力はもう一方のナントゲートからの出力の遅延バージョ
ン（Ｖｅｒｓｉｏｎ）で論理積化される（” ＡＮＤ”
ｅｄ）。ナントゲート２４の出力が遅延線２８によって
遅延させられる（第３図Ｏ′１） ）と、入力電圧（第
３図（ａ））が電圧■２よυ高くなった後に電圧■１以
下に下った場合にアンドゲート（９）は出力パルス（第
３図（１））を発生させる。
ナントゲート２２の出力が遅延線３２によって遅延させ
られると、入力電圧が電圧ｖ１以下に下った後に電圧７
２以上に上昇した場合にアントゲ−）３４は出力パルス
（第３図（ｊ））を発生させる。
られると、入力電圧が電圧ｖ１以下に下った後に電圧７
２以上に上昇した場合にアントゲ−）３４は出力パルス
（第３図（ｊ））を発生させる。
電圧レベルｖ１およびｖ２ヲ別々に誘導することによっ
て電圧レベルを互に関係なく変化させることができるの
で、例えば電圧Ｖ１ｙ！！ニ一定の所定値に保ち、電圧
ｖ２をｒ、ｍ、ｓ値又は入力信号の周波数に依存して（
第１図に示す制御手段３６を介して電流源Ｓｌによって
供給される電流を変えることによって）変化させること
ができる。その代わシの方法としては、もし電圧レベル
ｖ１およびＶ２ ｉ別々に変化させることが望ましくな
いならば、これらの電圧は第２図に示すように１個の電
流源Ｓ３および抵抗Ｒ３とＲ４によって構成される固定
抵抗デイバイダから誘導してもよい。そのような配置を
用いた場合には、電圧レベルＶ１および■２の比率は一
定に保たれておシ、第２図にはそのようには示されてい
ないが値自体金例えば入力信号のｒ、ｍ、ｓ値に依存し
て（第１図におけるような電流源によって供給される電
流ｔ−変化させることによって）変化させることができ
ることが判るであろう。
て電圧レベルを互に関係なく変化させることができるの
で、例えば電圧Ｖ１ｙ！！ニ一定の所定値に保ち、電圧
ｖ２をｒ、ｍ、ｓ値又は入力信号の周波数に依存して（
第１図に示す制御手段３６を介して電流源Ｓｌによって
供給される電流を変えることによって）変化させること
ができる。その代わシの方法としては、もし電圧レベル
ｖ１およびＶ２ ｉ別々に変化させることが望ましくな
いならば、これらの電圧は第２図に示すように１個の電
流源Ｓ３および抵抗Ｒ３とＲ４によって構成される固定
抵抗デイバイダから誘導してもよい。そのような配置を
用いた場合には、電圧レベルＶ１および■２の比率は一
定に保たれておシ、第２図にはそのようには示されてい
ないが値自体金例えば入力信号のｒ、ｍ、ｓ値に依存し
て（第１図におけるような電流源によって供給される電
流ｔ−変化させることによって）変化させることができ
ることが判るであろう。
従って、入力信号の遷移において発生する出力パルスは
雑音振幅が電圧レベルＶ１とｖ２の差よル大でなければ
入力信号の雑音の影９ ｆうけないので、上述した遷移
検出器回路は雑音が存在してもすぐれた性能を示すこと
が判るであろう。
雑音振幅が電圧レベルＶ１とｖ２の差よル大でなければ
入力信号の雑音の影９ ｆうけないので、上述した遷移
検出器回路は雑音が存在してもすぐれた性能を示すこと
が判るであろう。
上述した遷移検出器回路の雑音余裕度（ｎｏｉｓｅｉｍ
ｍｕｎｉｔｙ）は回路に使用されている部品の遅延時間
および切換速度に依存することも☆た判るであろう。
ｍｕｎｉｔｙ）は回路に使用されている部品の遅延時間
および切換速度に依存することも☆た判るであろう。
第１図は、遷移検出器回路の概略的ブロック図である。
第２図は、第１図の１部分の代わシの配置を示す。
第３図は、第１図の回路に発生する種々の信号の電圧波
形である。 特許出願人 モトローラ・インコーポレーテツド代理
人弁理士 玉 蟲 久 五 部
形である。 特許出願人 モトローラ・インコーポレーテツド代理
人弁理士 玉 蟲 久 五 部
Claims (1)
- 【特許請求の範囲】 １、 入力信号を受信する入力および出力とを有し、入
力信号が第１の値を上回った場合には第１出力信号を、
入力信号が第２の値を下回った場合には第２出力信号を
その出力において発生させる比較器手段と、 前記比較器手段の前記出力に接続された入力および出力
をＮＬ、前記比較器手段の前記第１出力信号に応答して
第１安定状態にセットされて前記第１安定状態を示す第
１出力信号をその出力において発生させ、前記比較器手
段の前記第２出力信号に応答して第２安定状態にセット
されて前記第２安定状態を示す第２出力信号をその出力
において発生させる第１双安定手段と、を含むことを特
徴とする 器回路。 ２ 前記比較器手段は、 入力信号を受信する第１人力、第１の値を表わす信号源
に接続された第２人力および出力とヲ有し、入力信号が
前記第１の値を上回るとその出力において第１出力信号
を発生させる第１比較器と、入力信号を受信する第１人
力、第２の値を表わす信号源に接続された第２人力およ
び出力とを有し、入力信号が前記第２の値を下回るとそ
の出力において第２出力信号を発生させる第２比較器と
を含む 特許請求の範囲第１項による遷移検出器回路。 ３、 前記第１の値と前記第２の値が所定の比率にある
特許請求の範囲第１項による遷移検出器回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US456064 | 1983-01-06 | ||
| US06/456,064 US4524291A (en) | 1983-01-06 | 1983-01-06 | Transition detector circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59135921A true JPS59135921A (ja) | 1984-08-04 |
Family
ID=23811279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58252265A Pending JPS59135921A (ja) | 1983-01-06 | 1983-12-24 | 遷移検出器回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4524291A (ja) |
| EP (1) | EP0115632A1 (ja) |
| JP (1) | JPS59135921A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59151523A (ja) * | 1983-02-14 | 1984-08-30 | Toshiba Corp | 遷移検出回路 |
| US4705970A (en) * | 1985-02-04 | 1987-11-10 | American Telephone And Telegraph Company, At&T Bell Laboratories | Programmable interval timer with lock means |
| JPS62173692A (ja) * | 1986-01-28 | 1987-07-30 | Fujitsu Ltd | 半導体集積回路 |
| US4734596A (en) * | 1986-04-03 | 1988-03-29 | Advanced Micro Devices, Inc. | Detection of direct current in the presence of manchester-encoded signals |
| DE3767984D1 (de) * | 1986-10-16 | 1991-03-14 | Siemens Ag | Verfahren und anordnung zur versorgung einer taktleitung mit einem von zwei taktsignalen in abhaengigkeit vom pegel eines der beiden taktsignale. |
| US4796030A (en) * | 1987-02-20 | 1989-01-03 | Eaton Corporation | Dual threshold amplitude detector |
| IT1233416B (it) * | 1987-12-03 | 1992-03-30 | Sgs Microelettronica Spa | Circuito di pilotaggio di dispositivi elettronici alimentati a bassa tensione |
| JP2621562B2 (ja) * | 1990-03-28 | 1997-06-18 | 日本電気株式会社 | Ｒｓ２３２ｃラインレシーバｉｃ |
| GB9007786D0 (en) * | 1990-04-06 | 1990-06-06 | Gillingham Peter B | Transition detection circuit |
| US5097147A (en) * | 1991-02-01 | 1992-03-17 | Tektronix, Inc. | Limited amplitude signal trigger circuit |
| DE69106713T2 (de) * | 1991-11-11 | 1995-05-11 | Hewlett Packard Gmbh | Detektorschaltung. |
| JPH05217387A (ja) * | 1992-02-05 | 1993-08-27 | Mitsubishi Electric Corp | 半導体メモリ装置 |
| US5264745A (en) * | 1992-08-28 | 1993-11-23 | Advanced Micro Devices, Inc. | Recovering phase and data from distorted duty cycles caused by ECL-to-CMOS translator |
| DE4323396A1 (de) * | 1993-07-13 | 1995-01-19 | Smi Syst Microelect Innovat | Schaltung zur dynamischen Impulsregenerierung |
| US5418472A (en) * | 1993-10-08 | 1995-05-23 | Advanced Micro Devices, Inc. | Input level detection circuit |
| US5821790A (en) * | 1996-04-24 | 1998-10-13 | Paragon Electric Company, Inc. | Power line synchronization conditioner |
| KR100246321B1 (ko) * | 1996-12-28 | 2000-03-15 | 김영환 | 트랜지션 디텍터 |
| US6262602B1 (en) * | 1999-03-18 | 2001-07-17 | Agilent Technologies, Inc. | Incident-edge detecting probe |
| US10733129B2 (en) * | 2018-01-11 | 2020-08-04 | Texas Instruments Incorporated | Compensating DC loss in USB 2.0 high speed applications |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1762159A1 (de) * | 1968-04-23 | 1970-04-30 | Telefunken Patent | Anordnung zur Unterdrueckung von Stoerimpulsen |
| US3743945A (en) * | 1970-12-23 | 1973-07-03 | Itt | Limiter for multi frequency voice receiver |
| US3639779A (en) * | 1971-03-15 | 1972-02-01 | Gte Sylvania Inc | Limiter circuit with enable function |
| US3944936A (en) * | 1974-08-07 | 1976-03-16 | Rca Corporation | Zero crossover detector |
| DE2522463B2 (de) * | 1975-05-16 | 1979-06-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schmittrigger mit zwei Differenzverstärkern |
| US4229831A (en) * | 1978-12-22 | 1980-10-21 | Burroughs Corporation | Drift compensated fiber optic-receiver |
| US4291356A (en) * | 1979-08-02 | 1981-09-22 | H.O.P. Consulab Inc. | Apparatus for analyzing a physical quantity |
| ZA805412B (en) * | 1979-09-14 | 1981-08-26 | Plessey Overseas | Zero-crossing comparators with threshold validation |
-
1983
- 1983-01-06 US US06/456,064 patent/US4524291A/en not_active Expired - Fee Related
- 1983-12-24 JP JP58252265A patent/JPS59135921A/ja active Pending
- 1983-12-24 EP EP83113107A patent/EP0115632A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US4524291A (en) | 1985-06-18 |
| EP0115632A1 (en) | 1984-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59135921A (ja) | 遷移検出器回路 | |
| JPH0448285B2 (ja) | ||
| US6237107B1 (en) | Dynamic slew rate control output buffer | |
| US6194965B1 (en) | Differential signal detection circuit | |
| JP2960200B2 (ja) | ピーク検出回路 | |
| US4581544A (en) | Delayed monostable multivibrator | |
| JPH10209823A (ja) | ヒステリシスコンパレータ | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| US4255712A (en) | Digital waveform conditioning circuit | |
| JP2012205041A (ja) | インターフェース回路 | |
| EP0279993A2 (en) | A circuit for removing unwanted temporal portions of a voltage varying signal | |
| JPS6139769B2 (ja) | ||
| JP3583334B2 (ja) | 波形整形回路 | |
| JPH0328603Y2 (ja) | ||
| JPH0756513Y2 (ja) | パルス幅可変回路 | |
| JP3526103B2 (ja) | 電圧検出器のヒステリシス回路 | |
| JP2754795B2 (ja) | ロジック制御線１本による３状態設定回路 | |
| JP3539489B2 (ja) | データ伝送方式 | |
| JPS6374212A (ja) | ゼロクロス検出回路 | |
| JP3410334B2 (ja) | 増幅器の制御回路 | |
| JPH04347925A (ja) | パワーオンリセット回路 | |
| JPH04369921A (ja) | 波形整形回路 | |
| JPS6072314A (ja) | コンパレ−タ回路 | |
| JPS61276414A (ja) | セツトリセツトフリツプフロツプ回路 | |
| JPS6159016B2 (ja) |