JPS6374212A - ゼロクロス検出回路 - Google Patents
ゼロクロス検出回路Info
- Publication number
- JPS6374212A JPS6374212A JP61219999A JP21999986A JPS6374212A JP S6374212 A JPS6374212 A JP S6374212A JP 61219999 A JP61219999 A JP 61219999A JP 21999986 A JP21999986 A JP 21999986A JP S6374212 A JPS6374212 A JP S6374212A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- bias
- zero
- hysteresis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 230000000630 rising effect Effects 0.000 claims description 8
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1536—Zero-crossing detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は交流電圧波形のゼロクロス検出回路の改良に関
するものである。
するものである。
（ロ）従来の技術
第３図は従来例に係るゼロクロス検出回路の回路図であ
り、ｌは入力信号の交流会を通過させる容量であり一端
が久方端子に接続される。２はバイアス回路であり、次
段のインバータ回路３の入力電圧を所定の電圧レベルに
バイアスしている。
り、ｌは入力信号の交流会を通過させる容量であり一端
が久方端子に接続される。２はバイアス回路であり、次
段のインバータ回路３の入力電圧を所定の電圧レベルに
バイアスしている。
４は波形成形および次段ドライブ用のインバータ回路で
ある。
ある。
第３図の回路の動作を概略説明すると、容量１を通過し
た交流信号がバイアス回路２によって設定されたバイア
ス点を越えるとき、インバータ回路３が反転して４Ｌ”
レベル出方となり、一方、該バイアス点よりも下るとき
、インバータ回路３が再び反転してＨ”レベル出方とな
る。このように第３図の回路によれば、バイアス回路２
によって設定されたバイアス点を交流信号がクロスする
とき、ゼロクロス点として検知することができる。
た交流信号がバイアス回路２によって設定されたバイア
ス点を越えるとき、インバータ回路３が反転して４Ｌ”
レベル出方となり、一方、該バイアス点よりも下るとき
、インバータ回路３が再び反転してＨ”レベル出方とな
る。このように第３図の回路によれば、バイアス回路２
によって設定されたバイアス点を交流信号がクロスする
とき、ゼロクロス点として検知することができる。
しかし、第４図に示すように、交流信号がバイアス点付
近を通過しているときに外来ノイズが乗るとこれらのノ
イズが該バイアス点をクロスするときもゼロクロスとし
て検知するため、検知の正確さを欠く場合がある。
近を通過しているときに外来ノイズが乗るとこれらのノ
イズが該バイアス点をクロスするときもゼロクロスとし
て検知するため、検知の正確さを欠く場合がある。
第５図は、第３図の回路の欠点を改善する回路であり、
第３図の回路と異なる点は、通常のインバータ回路３の
代わりにヒステリシス特性を有するインバータ回路５を
設けたことである。すなわちインバータ回路５のスレッ
ショールド電圧は入力電圧の立ち上がり側と立ち下がり
側とで異なっている（第６図において、 ＨｔとＬｔ）
。このためこれらスレッショールド電圧付近で外来ノイ
ズが乗ったときにはインバータ回路５は反転せず、正当
な交流電圧が入力するときのみ反転してゼロクロスした
旨を検知することができる。
第３図の回路と異なる点は、通常のインバータ回路３の
代わりにヒステリシス特性を有するインバータ回路５を
設けたことである。すなわちインバータ回路５のスレッ
ショールド電圧は入力電圧の立ち上がり側と立ち下がり
側とで異なっている（第６図において、 ＨｔとＬｔ）
。このためこれらスレッショールド電圧付近で外来ノイ
ズが乗ったときにはインバータ回路５は反転せず、正当
な交流電圧が入力するときのみ反転してゼロクロスした
旨を検知することができる。
くハ）発明が解決しようとする問題点
ところで第５図の回路によれば、入力電圧の立ち上がり
側のスレッショールド電圧と立ち下がり側のスレッショ
ールド電圧が異なる。従ってバイアス回路２でゼロクロ
ス電圧点を設定するときには、いずれか一方のスレッシ
ョールド電圧に合わせることになる。例えば第６図に示
すように、バイアス回路２のバイアス電圧と立ち上がり
側のスレッショールド電圧（Ｈｔ）とを一致させるとき
、立ち上がり側のゼロクロス点を検知することはできる
。しかしバイアス回路２のバイアス電圧と立ち下がり側
のスレッショールド電圧（Ｌｔ）とは一致していないた
め、立ち下がり側のゼロクロス点を検知することができ
ない。
側のスレッショールド電圧と立ち下がり側のスレッショ
ールド電圧が異なる。従ってバイアス回路２でゼロクロ
ス電圧点を設定するときには、いずれか一方のスレッシ
ョールド電圧に合わせることになる。例えば第６図に示
すように、バイアス回路２のバイアス電圧と立ち上がり
側のスレッショールド電圧（Ｈｔ）とを一致させるとき
、立ち上がり側のゼロクロス点を検知することはできる
。しかしバイアス回路２のバイアス電圧と立ち下がり側
のスレッショールド電圧（Ｌｔ）とは一致していないた
め、立ち下がり側のゼロクロス点を検知することができ
ない。
本発明はかかる従来の問題点に鑑みて創作されたもので
あり、ノイズによる誤動作を防止し、かつ交流電圧波形
が立ち上がる時および立ち下がる時のいずれの場合にも
ゼロクロス点を正確に検知することの可能なゼロクロス
検出回路の提供を目的とする。
あり、ノイズによる誤動作を防止し、かつ交流電圧波形
が立ち上がる時および立ち下がる時のいずれの場合にも
ゼロクロス点を正確に検知することの可能なゼロクロス
検出回路の提供を目的とする。
（ニ）問題点を解決するための手段
本発明のゼロクロス検出回路は、容量を介して入力する
交流電圧波形にゼロクロス基準重圧としてのバイアス電
圧を与えるバイアス回路と、高スレッショールド側の電
圧が前記バイアス回路のバイアス電圧と同一であるよう
に設定された第１のヒステリシス回路と、低スレッショ
ールド側の電圧が前記バイアス回路のバイアス電圧と同
一であるように設定された第２のヒステリシス回路とを
有することを特徴としている。
交流電圧波形にゼロクロス基準重圧としてのバイアス電
圧を与えるバイアス回路と、高スレッショールド側の電
圧が前記バイアス回路のバイアス電圧と同一であるよう
に設定された第１のヒステリシス回路と、低スレッショ
ールド側の電圧が前記バイアス回路のバイアス電圧と同
一であるように設定された第２のヒステリシス回路とを
有することを特徴としている。
（＊）作用
交流電圧波形が容量を介して入力すると、該交流重圧波
形はバイアス回路により設定きれた電圧にバイアスされ
る。この交流電圧波形がいま立ち上がり状態でバイアス
回路のバイアス電圧を横切るとき、スレッショールド電
圧（高スレッショールド側の電圧）がこのバイアス電圧
と同一に設定されている第１のヒステリシス回路は、こ
れを検知して反転する。一方、交流電圧波形が立ち上が
り状態で前記バイアス回路のバイアス電圧を横切るとき
、スレッショールド電圧（低スレッショールド側の電圧
）がこのバイアス電圧と同一に設定されている第２のヒ
ステリシス回路は、これを検知して反転する。
形はバイアス回路により設定きれた電圧にバイアスされ
る。この交流電圧波形がいま立ち上がり状態でバイアス
回路のバイアス電圧を横切るとき、スレッショールド電
圧（高スレッショールド側の電圧）がこのバイアス電圧
と同一に設定されている第１のヒステリシス回路は、こ
れを検知して反転する。一方、交流電圧波形が立ち上が
り状態で前記バイアス回路のバイアス電圧を横切るとき
、スレッショールド電圧（低スレッショールド側の電圧
）がこのバイアス電圧と同一に設定されている第２のヒ
ステリシス回路は、これを検知して反転する。
（へ）実施例
次に図を参照しながら本発明の実施例について説明する
。第１図は本発明の実施例に係るゼロクロス検出回路の
回路図である。図において１は交流信号が入力する容量
、２は容量１を通過した交流電圧波形にバイアス電圧（
Ｍｔ）を与えるバイアス回路である。６は高スレッショ
ールド側の電圧がバイアス回路２のバイアス１圧（Ｍｔ
）と同一となるように設定きれた第１のヒステリシス回
路であり、低スレッショールド側の電圧はＬｔである。
。第１図は本発明の実施例に係るゼロクロス検出回路の
回路図である。図において１は交流信号が入力する容量
、２は容量１を通過した交流電圧波形にバイアス電圧（
Ｍｔ）を与えるバイアス回路である。６は高スレッショ
ールド側の電圧がバイアス回路２のバイアス１圧（Ｍｔ
）と同一となるように設定きれた第１のヒステリシス回
路であり、低スレッショールド側の電圧はＬｔである。
また７は低スレッショールド側の電圧がバイアス回路２
のバイアス電圧（Ｍｔ）と同一になるように設定された
第２のヒステリシス回路であり、高スレッショールド側
の電圧はＨしである。
のバイアス電圧（Ｍｔ）と同一になるように設定された
第２のヒステリシス回路であり、高スレッショールド側
の電圧はＨしである。
次に本発明の実施例回路の動作について説明する。いま
交流電圧波形が容量１を立ち上がり状態で通過したとす
る。この交流電圧波形がバイアス回路２によって設定さ
れたゼロクロス電圧（バイアス電圧Ｍｔ）を通過すると
き、この交流Ｔ圧波形は同時に第１のヒステリシス回路
６の高スレッショールド重圧（Ｍｔ）を通過することに
なるので、該第１のヒステリシス回路は作動して“Ｈ”
レベルを出力する（第２図のＢ点の波形参照）。
交流電圧波形が容量１を立ち上がり状態で通過したとす
る。この交流電圧波形がバイアス回路２によって設定さ
れたゼロクロス電圧（バイアス電圧Ｍｔ）を通過すると
き、この交流Ｔ圧波形は同時に第１のヒステリシス回路
６の高スレッショールド重圧（Ｍｔ）を通過することに
なるので、該第１のヒステリシス回路は作動して“Ｈ”
レベルを出力する（第２図のＢ点の波形参照）。
次に交流電圧波形が立ち下がり状態で容量１を通過した
とする。この交流電圧波形がバイアス回路２によって設
定されたゼロクロス電圧（バイアス電圧Ｍｔ）を通過す
るとき、この交流電圧波形は同時に第２のヒステリシス
回路７の低スレッショールド電圧（Ｍｔ＞を通過するこ
とになるので、該ヒステリシス回路は作動して′″Ｈ”
レベルを出力する（第２図の０点の波形参照）。
とする。この交流電圧波形がバイアス回路２によって設
定されたゼロクロス電圧（バイアス電圧Ｍｔ）を通過す
るとき、この交流電圧波形は同時に第２のヒステリシス
回路７の低スレッショールド電圧（Ｍｔ＞を通過するこ
とになるので、該ヒステリシス回路は作動して′″Ｈ”
レベルを出力する（第２図の０点の波形参照）。
このように本発明の実施例によれば、交流電圧波形が立
ち上がる時および立ち下がる時の双方において、同一の
ゼロクロス電圧（Ｍｔ＞を正確に検知することができる
。またゼロクロス電圧を検出する回路はヒステリシス回
路６，７により構成しているので外来ノイズによる誤動
作を防止することが可能となる。
ち上がる時および立ち下がる時の双方において、同一の
ゼロクロス電圧（Ｍｔ＞を正確に検知することができる
。またゼロクロス電圧を検出する回路はヒステリシス回
路６，７により構成しているので外来ノイズによる誤動
作を防止することが可能となる。
（ト）発明の詳細
な説明したように、本発明によれば交流電圧波形が立ち
上がる時も立ち下がる時も同一のゼロクロス点を正確に
検知することができるとともに、ゼロクロス点をヒステ
リシス回路によって検知するので、ノイズによるゼロク
ロス点の誤検知を防止することができる。
上がる時も立ち下がる時も同一のゼロクロス点を正確に
検知することができるとともに、ゼロクロス点をヒステ
リシス回路によって検知するので、ノイズによるゼロク
ロス点の誤検知を防止することができる。
第１図は本発明の実施例に係るゼロクロス検出回路の回
路図、 第２図は第１図の回路の動作を説明するための波形図、 第３図は従来例に係るゼロクロス検出回路の回路図、 第４図は第３図の回路の動作を説明するための波形図、 第５図は別の従来例に係るゼロクロス検出回路の回路図
、 第６図は第５図の回路の動作を説明するための波形図で
ある。 １・・・容量、 ２・・・バイアス回路、 ３，４・・
・インバータ回路、 ５・・・ヒステリシス特性を有
するインバータ回路、 ６・・・第１のヒステリシス
回路、 ７・・・第２のヒステリシス回路。 第１図 第２図 第６図
路図、 第２図は第１図の回路の動作を説明するための波形図、 第３図は従来例に係るゼロクロス検出回路の回路図、 第４図は第３図の回路の動作を説明するための波形図、 第５図は別の従来例に係るゼロクロス検出回路の回路図
、 第６図は第５図の回路の動作を説明するための波形図で
ある。 １・・・容量、 ２・・・バイアス回路、 ３，４・・
・インバータ回路、 ５・・・ヒステリシス特性を有
するインバータ回路、 ６・・・第１のヒステリシス
回路、 ７・・・第２のヒステリシス回路。 第１図 第２図 第６図
Claims (1)
- 【特許請求の範囲】 容量を介して入力する交流電圧波形にゼロクロス基準電
圧としてのバイアス電圧を与えるバイアス回路と、 高スレッショールド側の電圧が前記バイアス回路のバイ
アス電圧と同一であるように設定され、前記交流電圧波
形の立ち上がりのゼロクロス点を検出する第１のヒステ
リシス回路と、 低スレッショールド側の電圧が前記バイアス回路のバイ
アス電圧と同一であるように設定され、前記交流電圧波
形の立ち下がりのゼロクロス点を検出する第２のヒステ
リシス回路とを有することを特徴とするゼロクロス検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61219999A JPS6374212A (ja) | 1986-09-17 | 1986-09-17 | ゼロクロス検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61219999A JPS6374212A (ja) | 1986-09-17 | 1986-09-17 | ゼロクロス検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6374212A true JPS6374212A (ja) | 1988-04-04 |
Family
ID=16744344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61219999A Pending JPS6374212A (ja) | 1986-09-17 | 1986-09-17 | ゼロクロス検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6374212A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4138294A1 (en) * | 2016-04-15 | 2023-02-22 | Emerson Climate Technologies, Inc. | Filtering systems and methods for voltage control |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115022A (en) * | 1981-01-08 | 1982-07-17 | Fuji Xerox Co Ltd | Detecting circuit for zero cross point |
| JPS60254820A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | ゼロクロス検出回路 |
-
1986
- 1986-09-17 JP JP61219999A patent/JPS6374212A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115022A (en) * | 1981-01-08 | 1982-07-17 | Fuji Xerox Co Ltd | Detecting circuit for zero cross point |
| JPS60254820A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | ゼロクロス検出回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4138294A1 (en) * | 2016-04-15 | 2023-02-22 | Emerson Climate Technologies, Inc. | Filtering systems and methods for voltage control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7535262B2 (en) | High voltage level shifting by capacitive coupling | |
| US3955102A (en) | Zero crossing detecting circuit | |
| CN115328087A (zh) | 次级边pd控制器的原边信息检测电路、方法及芯片 | |
| JPS6374212A (ja) | ゼロクロス検出回路 | |
| JPH04337565A (ja) | ピーク検出回路 | |
| JPS58172995A (ja) | 負荷電流検出回路 | |
| JPH10162095A (ja) | スライスレシオ制御回路 | |
| JP2585231B2 (ja) | ゼロクロス検出回路 | |
| JPH0328603Y2 (ja) | ||
| US5103389A (en) | Frequency range of analog converter by means of external rectifier | |
| JP2564933Y2 (ja) | 入力電圧異常検出回路 | |
| SU1228213A1 (ru) | Амплитудный детектор | |
| JPS62196919A (ja) | 比較器 | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| JP2876689B2 (ja) | 近接スイッチ | |
| JPH079107Y2 (ja) | 全波整流回路 | |
| SU1250986A1 (ru) | Устройство дл контрол отклонений сопротивлений от заданных зон допуска | |
| JPH0374342B2 (ja) | ||
| SU1552152A1 (ru) | Релейна система регулировани тока | |
| JPH01125119A (ja) | 低電圧検出回路 | |
| JPS6023818Y2 (ja) | 磁気再生回路 | |
| JPS6210096B2 (ja) | ||
| JPH0511068U (ja) | 電圧検出器 | |
| JPH06121544A (ja) | インバータにおける電圧検出回路 | |
| JPS58150873A (ja) | 断線検出回路 |