JPS6210096B2 - - Google Patents
Info
- Publication number
- JPS6210096B2 JPS6210096B2 JP55119998A JP11999880A JPS6210096B2 JP S6210096 B2 JPS6210096 B2 JP S6210096B2 JP 55119998 A JP55119998 A JP 55119998A JP 11999880 A JP11999880 A JP 11999880A JP S6210096 B2 JPS6210096 B2 JP S6210096B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- load
- flop
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 24
- 238000007493 shaping process Methods 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 244000145845 chattering Species 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/12—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them characterised by data transport means between the monitoring, controlling or managing units and monitored, controlled or operated electrical equipment
- Y04S40/121—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them characterised by data transport means between the monitoring, controlling or managing units and monitored, controlled or operated electrical equipment using the power network as support for the transmission
Landscapes
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
本発明は電力線搬送システムにおいて、リモコ
ン受信機の負荷制御用リレー接点がオフの時にソ
ケツトに負荷機器が接続されたことを検出するた
めの負荷接続検出回路に関するものであり、本発
明は同回路をデイジタル的に実現するものであり
多種の負荷に対して応答し、かつ誤動作の少ない
ものを提供することを目的とするものである。
ン受信機の負荷制御用リレー接点がオフの時にソ
ケツトに負荷機器が接続されたことを検出するた
めの負荷接続検出回路に関するものであり、本発
明は同回路をデイジタル的に実現するものであり
多種の負荷に対して応答し、かつ誤動作の少ない
ものを提供することを目的とするものである。
従来例の回路図を第１図に示す。同図において
１はAC100Vの交流電源であり、２は負荷を接続
するためのソケツト、３は負荷制御リレーのよう
な負荷オンオフ用のスイツチ、１０はCMOSゲー
トよりなる波形整形回路、１９は検出回路であ
る。第１図の回路は負荷機器の接続をアナログ的
に検出するものであり、以下その動作を簡単に説
明する。
１はAC100Vの交流電源であり、２は負荷を接続
するためのソケツト、３は負荷制御リレーのよう
な負荷オンオフ用のスイツチ、１０はCMOSゲー
トよりなる波形整形回路、１９は検出回路であ
る。第１図の回路は負荷機器の接続をアナログ的
に検出するものであり、以下その動作を簡単に説
明する。
負荷がない場合は矢印Ａのループに電流が流れ
ることはなく、コンデンサ２０への充電はまつた
くない。しかし、負荷が接続されると矢印Ａのル
ープに第２図ａに示すような半波整流波形の電流
が流れコンデンサ２０に充電される。コンデンサ
２０の両端の電圧波形を第２図ｂに示す。この電
圧は波形整形回路１０および検出回路１９への入
力電圧となり、CMOSゲートのスレツシヨルド電
圧をＶTHとすると、この電圧がＶTHより高くなる
と、第２図ｃに示す波形が取り出せて負荷接続検
出信号を発生する。
ることはなく、コンデンサ２０への充電はまつた
くない。しかし、負荷が接続されると矢印Ａのル
ープに第２図ａに示すような半波整流波形の電流
が流れコンデンサ２０に充電される。コンデンサ
２０の両端の電圧波形を第２図ｂに示す。この電
圧は波形整形回路１０および検出回路１９への入
力電圧となり、CMOSゲートのスレツシヨルド電
圧をＶTHとすると、この電圧がＶTHより高くなる
と、第２図ｃに示す波形が取り出せて負荷接続検
出信号を発生する。
従来例ではこのように積分回路によるアナログ
検出であるため、これをIC化し、デイジタル的
に検出するためにはコンデンサ２０、高耐圧ダイ
オード２１等の外付け部品が多くなつており、デ
イジタル的検出には不向きであるという欠点があ
つた。本発明は従来例のこのような欠点を解消す
ることを目的とするものである。
検出であるため、これをIC化し、デイジタル的
に検出するためにはコンデンサ２０、高耐圧ダイ
オード２１等の外付け部品が多くなつており、デ
イジタル的検出には不向きであるという欠点があ
つた。本発明は従来例のこのような欠点を解消す
ることを目的とするものである。
以下本発明の構成を図示実施例について説明す
ると、第３図及び第７図に示すように交流電源１
に負荷接続用のソケツト２と負荷オンオフ用のス
イツチ３との直列回路４を接続し、整流方向が互
いに逆方向となるように接続されたダイオード
５，６の直列回路７を上記直列回路４と並列に接
続し、両直列回路４，７の中点を第１の抵抗器８
にて連結し、負荷オンオフ用のスイツチ３と並列
に第２の抵抗器９を接続し、入力電圧が所定の閾
値レベルＶTHを越えたときに出力を反転する波形
成形回路１０に上記第１の抵抗器８の両端電圧を
入力し、交流電源電圧のゼロクロスクロツク信号
１１の間に適宜個数発せられるサンプリングパル
ス１２をクロツク入力CKとするＤフリツプフロ
ツプ１３に上記波形整形回路１０の出力を入力
し、Ｄフリツプフロツプ１３の入力と出力との論
理積１４をゼロクロスクロツク信号１１にてリセ
ツトされるラツチ用フリツプフロツプ１５のセツ
ト入力Ｓとし、ゼロクロスクロツク信号１１より
も若干位相の進んだ読み込みパルス１６をクロツ
ク入力CKとする複数個のＤフリツプフロツプ１
７を順次直列に接続し、初段のＤフリツプフロツ
プ１７にラツチ用フリツプフロツプ１５の出力を
入力すると共に各Ｄフリツプフロツプ１７の出力
の論理積１８を負荷接続検出信号としたものであ
る。第３図において２２は電源回路であり、
COMSゲートによりなる波形整形回路１０やデイ
ジタル回路によつて構成された検出回路１９に電
源供給を行なうものである。検出回路１９は第７
図に示すようにＤフリツプフロツプ１３，１７や
ラツチ用フリツプフロツプ１５およびアンド回路
２３，２４などにより構成されている。２５は検
出回路１９の入力端子であり、波形整形回路１０
の出力端子に接続されるものである。２６は検出
回路１９の出力端子であり、負荷接続検出信号が
出力されるものである。
ると、第３図及び第７図に示すように交流電源１
に負荷接続用のソケツト２と負荷オンオフ用のス
イツチ３との直列回路４を接続し、整流方向が互
いに逆方向となるように接続されたダイオード
５，６の直列回路７を上記直列回路４と並列に接
続し、両直列回路４，７の中点を第１の抵抗器８
にて連結し、負荷オンオフ用のスイツチ３と並列
に第２の抵抗器９を接続し、入力電圧が所定の閾
値レベルＶTHを越えたときに出力を反転する波形
成形回路１０に上記第１の抵抗器８の両端電圧を
入力し、交流電源電圧のゼロクロスクロツク信号
１１の間に適宜個数発せられるサンプリングパル
ス１２をクロツク入力CKとするＤフリツプフロ
ツプ１３に上記波形整形回路１０の出力を入力
し、Ｄフリツプフロツプ１３の入力と出力との論
理積１４をゼロクロスクロツク信号１１にてリセ
ツトされるラツチ用フリツプフロツプ１５のセツ
ト入力Ｓとし、ゼロクロスクロツク信号１１より
も若干位相の進んだ読み込みパルス１６をクロツ
ク入力CKとする複数個のＤフリツプフロツプ１
７を順次直列に接続し、初段のＤフリツプフロツ
プ１７にラツチ用フリツプフロツプ１５の出力を
入力すると共に各Ｄフリツプフロツプ１７の出力
の論理積１８を負荷接続検出信号としたものであ
る。第３図において２２は電源回路であり、
COMSゲートによりなる波形整形回路１０やデイ
ジタル回路によつて構成された検出回路１９に電
源供給を行なうものである。検出回路１９は第７
図に示すようにＤフリツプフロツプ１３，１７や
ラツチ用フリツプフロツプ１５およびアンド回路
２３，２４などにより構成されている。２５は検
出回路１９の入力端子であり、波形整形回路１０
の出力端子に接続されるものである。２６は検出
回路１９の出力端子であり、負荷接続検出信号が
出力されるものである。
以下本発明による負荷接続の検出原理を第４図
を用いて説明する。第４図ａは50或いは60Hzの交
流電源電圧波形である。第３図に示す抵抗器８に
は電源のダイオードブリツジ２７のうちの片側の
ダイオード５，６により矢印の向きにのみ電流が
流れる。この時、負荷がなければ、抵抗器９を通
る半波のみが常に流れ、抵抗器８の両端には第４
図ｂのような波形が現われる。この波形をCMOS
ゲート回路により波形整形すると同図ｃの波形が
得られる。負荷がある場合には、残りの半波分に
も負荷より電流が流れ込み抵抗器８の両端の電圧
は同図ｄに示すような波形となる。この時、負荷
接続により現われた半波部分の波形は負荷の大き
さならびに負荷の種類によつて変化する。同図ｄ
の波形を整形したものが同図ｅに示すものであ
る。
を用いて説明する。第４図ａは50或いは60Hzの交
流電源電圧波形である。第３図に示す抵抗器８に
は電源のダイオードブリツジ２７のうちの片側の
ダイオード５，６により矢印の向きにのみ電流が
流れる。この時、負荷がなければ、抵抗器９を通
る半波のみが常に流れ、抵抗器８の両端には第４
図ｂのような波形が現われる。この波形をCMOS
ゲート回路により波形整形すると同図ｃの波形が
得られる。負荷がある場合には、残りの半波分に
も負荷より電流が流れ込み抵抗器８の両端の電圧
は同図ｄに示すような波形となる。この時、負荷
接続により現われた半波部分の波形は負荷の大き
さならびに負荷の種類によつて変化する。同図ｄ
の波形を整形したものが同図ｅに示すものであ
る。
これらの波形の変化をデイジタル的に検出する
方法として、第４図ｆに示すようなサンプリング
パルス１２に合わせて同図ｃ，ｅの波形をサンプ
ルし、波形を半波ごとにデイジタル化する方法が
ある。同図ｃの波形を同図ｆのサンプリングパル
ス１２でサンプルすると同図ｇの波形が得られ
る。また、同図ｅの波形をサンプルすると同図ｈ
のような常時Ｈとなつた波形が得られる。同図ｇ
とｈの波形の相違を検出することにより、負荷接
続の有無を検出できる。この検出方法としては、
連続４半波がＨとなることにより検出を行なうも
のである。
方法として、第４図ｆに示すようなサンプリング
パルス１２に合わせて同図ｃ，ｅの波形をサンプ
ルし、波形を半波ごとにデイジタル化する方法が
ある。同図ｃの波形を同図ｆのサンプリングパル
ス１２でサンプルすると同図ｇの波形が得られ
る。また、同図ｅの波形をサンプルすると同図ｈ
のような常時Ｈとなつた波形が得られる。同図ｇ
とｈの波形の相違を検出することにより、負荷接
続の有無を検出できる。この検出方法としては、
連続４半波がＨとなることにより検出を行なうも
のである。
ここで問題となるのは、負荷の種類により抵抗
器８の両端に現われる波形が異なることである。
対象とする負荷は抵抗負荷や容量負荷であるが、
容量性負荷の場合、その容量により、波形の山の
位置が変化する。例えば第４図ｉは比較的大きな
容量負荷が接続された場合の波形で、山は比較的
中央付近に大きく出る。容量が小さくなつてゆく
と、山は小さくなるとともに、位相の進んだ位置
へ移動し、同図ｋに示すような波形となつてく
る。これは容量負荷への充電は抵抗器８および９
を介して比較的小さな時定数で行なわれるのに対
して、放電はダイオード６により抵抗器８を通る
経路が阻止されるので抵抗器９のみによつて行な
われ、時定数が大きくなるからであり、波形は山
が前へ傾いた形となる。
器８の両端に現われる波形が異なることである。
対象とする負荷は抵抗負荷や容量負荷であるが、
容量性負荷の場合、その容量により、波形の山の
位置が変化する。例えば第４図ｉは比較的大きな
容量負荷が接続された場合の波形で、山は比較的
中央付近に大きく出る。容量が小さくなつてゆく
と、山は小さくなるとともに、位相の進んだ位置
へ移動し、同図ｋに示すような波形となつてく
る。これは容量負荷への充電は抵抗器８および９
を介して比較的小さな時定数で行なわれるのに対
して、放電はダイオード６により抵抗器８を通る
経路が阻止されるので抵抗器９のみによつて行な
われ、時定数が大きくなるからであり、波形は山
が前へ傾いた形となる。
第４図ｉの波形を波形成形回路１０に通した場
合は同図ｊのように整形され、同図ｋの波形は同
図ｌのように整形される。これらの整形された波
形をサンプリングする場合、第４図ｆのように、
半波中に１回しかサンプリングしないと、同図ｊ
の波形は読みとれ同図ｈのように解釈できても、
同図ｌの波形はＨとなつている部分とサンプリン
グパルス１２とが一致せず、出力は同図ｇの波形
となり、誤動作が起こり得る。
合は同図ｊのように整形され、同図ｋの波形は同
図ｌのように整形される。これらの整形された波
形をサンプリングする場合、第４図ｆのように、
半波中に１回しかサンプリングしないと、同図ｊ
の波形は読みとれ同図ｈのように解釈できても、
同図ｌの波形はＨとなつている部分とサンプリン
グパルス１２とが一致せず、出力は同図ｇの波形
となり、誤動作が起こり得る。
そこで、負荷接続により現われるパルスの位置
が変化しても検出できるようにする必要が生じ
る。波形整形回路１０の出力には第５図ｂに示す
ように、常時の現われるパルス２８と負荷接続に
より現われるパルス２９とがあり、パルス２９は
区間３０の間に検出し得るとすると、区間３０の
間に１度でもパルス２９が現われれば、その半波
中に負荷検出パルスが存在するとし、第５図ｃの
波形を出力する。また、このように検出範囲を広
げた場合、ノイズによる誤動作を生じる可能性が
あるため、パルス巾検定を行なう。これは第５図
ｂのパルス２９の巾３１を検出し、ある程度の巾
より広いパルスのみを検出するようにする。
が変化しても検出できるようにする必要が生じ
る。波形整形回路１０の出力には第５図ｂに示す
ように、常時の現われるパルス２８と負荷接続に
より現われるパルス２９とがあり、パルス２９は
区間３０の間に検出し得るとすると、区間３０の
間に１度でもパルス２９が現われれば、その半波
中に負荷検出パルスが存在するとし、第５図ｃの
波形を出力する。また、このように検出範囲を広
げた場合、ノイズによる誤動作を生じる可能性が
あるため、パルス巾検定を行なう。これは第５図
ｂのパルス２９の巾３１を検出し、ある程度の巾
より広いパルスのみを検出するようにする。
上記の検出を行なう方法を第６図に示す。半波
区間を示す基準信号として同図ａに示すゼロクロ
スクロツク信号１１を用いる。これは電源となる
AC100V、50Hz或いは60Hzの交流電圧が０となる
ときに発生するパルスである。第６図ｂはサンプ
リングパルス１２であり、パルスの間隔は狭いほ
どパルスの検定巾は短くなる。サンプリングパル
ス２回に連続して検出パルスがある時のみ、正し
いパルスであると判定する。これを第６図ｃに示
す区間３２において行ない、パルスの有無のデー
タを第６図ｄに示す読み込みパルス１６があるご
とに順次シフトレジスタへ読み込み、負荷接続判
定用のデータとする。
区間を示す基準信号として同図ａに示すゼロクロ
スクロツク信号１１を用いる。これは電源となる
AC100V、50Hz或いは60Hzの交流電圧が０となる
ときに発生するパルスである。第６図ｂはサンプ
リングパルス１２であり、パルスの間隔は狭いほ
どパルスの検定巾は短くなる。サンプリングパル
ス２回に連続して検出パルスがある時のみ、正し
いパルスであると判定する。これを第６図ｃに示
す区間３２において行ない、パルスの有無のデー
タを第６図ｄに示す読み込みパルス１６があるご
とに順次シフトレジスタへ読み込み、負荷接続判
定用のデータとする。
第７図はこれらの機能を実行する具体的な回路
構成を示したものである。第７図の上半分３３は
パルス巾検定回路であり、Ｄフリツプフロツプ１
３は第６図ｂに示すサンプリングパルス１２をク
ロツクCKとして波形整形回路１０の出力をサン
プリングする。サンプリング出力が２回続けてＨ
であつた時にはアンド回路２３が働いてラツチ用
フリツプフロツプ１５がセツトされる。同フリツ
プフロツプ１５はゼロクロスクロツク信号１１に
よつてリセツトされるから、上記パルス検出の情
報は半波の間だけラツチされるものである。次に
第７図の下半分３４は第５図ｂに示すように常時
存在するパルス２８に負荷接続によるパルス２９
が加わつたことを判定する回路であり、ここでは
チヤタリング等を除去するために連続４半波分に
亘つてパルスが存在したときのみ負荷接続と判定
するようになつている。各Ｄフリツプフロツプ１
７はゼロクロスクロツク信号１１よりも若干位相
の進んだ第６図ｄに示すような読み込みパルス１
６をクロツク入力CKとしているので、ラツチ用
フリツプフロツプ１５がリセツトされる寸前に同
フリツプフロツプ１５にラツチされた情報を順次
直列に読み込むものである。したがつて各Ｄフリ
ツプフロツプ１７の出力の論理積をとるアンド回
路２４の出力がＨとなつたときのみ負荷接続と判
定されるものである。
構成を示したものである。第７図の上半分３３は
パルス巾検定回路であり、Ｄフリツプフロツプ１
３は第６図ｂに示すサンプリングパルス１２をク
ロツクCKとして波形整形回路１０の出力をサン
プリングする。サンプリング出力が２回続けてＨ
であつた時にはアンド回路２３が働いてラツチ用
フリツプフロツプ１５がセツトされる。同フリツ
プフロツプ１５はゼロクロスクロツク信号１１に
よつてリセツトされるから、上記パルス検出の情
報は半波の間だけラツチされるものである。次に
第７図の下半分３４は第５図ｂに示すように常時
存在するパルス２８に負荷接続によるパルス２９
が加わつたことを判定する回路であり、ここでは
チヤタリング等を除去するために連続４半波分に
亘つてパルスが存在したときのみ負荷接続と判定
するようになつている。各Ｄフリツプフロツプ１
７はゼロクロスクロツク信号１１よりも若干位相
の進んだ第６図ｄに示すような読み込みパルス１
６をクロツク入力CKとしているので、ラツチ用
フリツプフロツプ１５がリセツトされる寸前に同
フリツプフロツプ１５にラツチされた情報を順次
直列に読み込むものである。したがつて各Ｄフリ
ツプフロツプ１７の出力の論理積をとるアンド回
路２４の出力がＨとなつたときのみ負荷接続と判
定されるものである。
以上のように本発明は、整流回路に接続された
抵抗器の両端に負荷の接続の有無に関係しない半
波整流電圧と負荷接続の有無に関係する半波整流
電圧とを生ぜしめ、両半波整流電圧をデイジタル
的に処理することにより負荷接続の有無を検出す
るように構成したので、従来のように検出回路に
コンデンサを用いる必要がなく、したがつて外付
け部分が全く必要なくなるので検出回路の完全な
IC化が可能になるという利点があり、またコン
デンサの容量抜け等による経年変化や特性劣化な
ども全く起こり得ないという利点を有するもので
ある。さらにまた本発明においては上記抵抗器の
両端に生じる電圧を波形整形回路に入力し、波形
整形された出力を一旦Ｄフリツプフロツプに入れ
て該Ｄフリツプフロツプに半波区間毎に複数個の
サンプリングパルスを送り、その入出力の論理積
がＨのときのみラツチ用フリツプフロツプをセツ
トするようにし、該ラツチ用フリツプフロツプを
半波区間毎にリセツトすると共に、該リセツト動
作の寸前にデータをＤフリツプフロツプの多段接
続回路に転送し、各フリツプフロツプの出力の論
理積がＨのときにのみ負荷接続検出信号を出力す
るようにしたので、負荷接続に伴なつて現われる
半波整流電圧波形の中に所定のパルス巾以上のパ
ルスが検出されたときには負荷接続と判定され、
したがつて容量性負荷の場合のように半波整流電
圧が歪んでも確実に負荷の接続を検出できるとい
う利点があり、また所定のパルス巾以上のパルス
のみを検出するのでノイズ等による誤動作が少な
いという利点がある。さらにまた本発明において
は、上記所定巾以上のパルスが所定回数以上連続
して検出されたときにのみ負荷接続と判定される
のでチヤタリングがノイズ等による誤動作が一層
少なくなるという利点を有するものである。
抵抗器の両端に負荷の接続の有無に関係しない半
波整流電圧と負荷接続の有無に関係する半波整流
電圧とを生ぜしめ、両半波整流電圧をデイジタル
的に処理することにより負荷接続の有無を検出す
るように構成したので、従来のように検出回路に
コンデンサを用いる必要がなく、したがつて外付
け部分が全く必要なくなるので検出回路の完全な
IC化が可能になるという利点があり、またコン
デンサの容量抜け等による経年変化や特性劣化な
ども全く起こり得ないという利点を有するもので
ある。さらにまた本発明においては上記抵抗器の
両端に生じる電圧を波形整形回路に入力し、波形
整形された出力を一旦Ｄフリツプフロツプに入れ
て該Ｄフリツプフロツプに半波区間毎に複数個の
サンプリングパルスを送り、その入出力の論理積
がＨのときのみラツチ用フリツプフロツプをセツ
トするようにし、該ラツチ用フリツプフロツプを
半波区間毎にリセツトすると共に、該リセツト動
作の寸前にデータをＤフリツプフロツプの多段接
続回路に転送し、各フリツプフロツプの出力の論
理積がＨのときにのみ負荷接続検出信号を出力す
るようにしたので、負荷接続に伴なつて現われる
半波整流電圧波形の中に所定のパルス巾以上のパ
ルスが検出されたときには負荷接続と判定され、
したがつて容量性負荷の場合のように半波整流電
圧が歪んでも確実に負荷の接続を検出できるとい
う利点があり、また所定のパルス巾以上のパルス
のみを検出するのでノイズ等による誤動作が少な
いという利点がある。さらにまた本発明において
は、上記所定巾以上のパルスが所定回数以上連続
して検出されたときにのみ負荷接続と判定される
のでチヤタリングがノイズ等による誤動作が一層
少なくなるという利点を有するものである。
第１図は従来の負荷接続検出回路の回路図、第
２図ａ，ｂ，ｃは同上の動作説明図、第３図は本
発明の一実施例に係る負荷接続検出回路の回路
図、第４図ａ〜ｌ、第５図ａ，ｂ，ｃ、ならびに
第６図ａ〜ｄは同上の動作説明図、第７図は第３
図の負荷接続検出回路の要部論理回路図である。 １は交流電源、２はソケツト、３はスイツチ、
５，６はダイオード、８，９は抵抗器、１０は波
形成形回路、１３，１７はＤフリツプフロツプ、
１５はラツチ用フリツプフロツプ、２３，２４は
アンド回路である。
２図ａ，ｂ，ｃは同上の動作説明図、第３図は本
発明の一実施例に係る負荷接続検出回路の回路
図、第４図ａ〜ｌ、第５図ａ，ｂ，ｃ、ならびに
第６図ａ〜ｄは同上の動作説明図、第７図は第３
図の負荷接続検出回路の要部論理回路図である。 １は交流電源、２はソケツト、３はスイツチ、
５，６はダイオード、８，９は抵抗器、１０は波
形成形回路、１３，１７はＤフリツプフロツプ、
１５はラツチ用フリツプフロツプ、２３，２４は
アンド回路である。
Claims (1)
- １ 交流電源に負荷接続用のソケツトと負荷オン
オフ用のスイツチとの直列回路を接続し、整流方
向が互いに逆方向となるように接続されたダイオ
ード直列回路を上記直列回路と並列に接続し、両
直列回路の中点を第１の抵抗器にて連結し、負荷
オンオフ用のスイツチと並列に第２の抵抗器を接
続し、入力電圧が所定の閾値レベルを越えたとき
に出力を反転する波形成形回路に上記第１の抵抗
器の両端電圧を入力し、交流電源電圧のゼロクロ
スクロツク信号の間に適宜個数発せられるサンプ
リングパルスをクロツク入力とするＤフリツプフ
ロツプに上記波形整形回路の出力を入力し、Ｄフ
リツプフロツプの入力と出力との論理積をゼロク
ロスクロツク信号にてリセツトされるラツチ用フ
リツプフロツプのセツト入力とし、ゼロクロスク
ロツク信号よりも若干位相の進んだ読み込みパル
スをクロツク入力とする複数個のＤフリツプフロ
ツプを順次直列に接続し、初段のＤフリツプフロ
ツプにラツチ用フリツプフロツプの出力を入力す
ると共に各Ｄフリツプフロツプの出力の論理積を
負荷接続検出信号として成ることを特徴とする負
荷接続検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55119998A JPS5746638A (en) | 1980-08-30 | 1980-08-30 | Load connecting and detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55119998A JPS5746638A (en) | 1980-08-30 | 1980-08-30 | Load connecting and detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5746638A JPS5746638A (en) | 1982-03-17 |
| JPS6210096B2 true JPS6210096B2 (ja) | 1987-03-04 |
Family
ID=14775359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55119998A Granted JPS5746638A (en) | 1980-08-30 | 1980-08-30 | Load connecting and detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5746638A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0299187A (ja) * | 1988-10-06 | 1990-04-11 | Nec Corp | 水質浄化装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5652808B2 (ja) * | 2009-07-08 | 2015-01-14 | テンパール工業株式会社 | 電源供給装置 |
-
1980
- 1980-08-30 JP JP55119998A patent/JPS5746638A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0299187A (ja) * | 1988-10-06 | 1990-04-11 | Nec Corp | 水質浄化装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5746638A (en) | 1982-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4752776A (en) | Identification system | |
| US3718864A (en) | Crossover detector | |
| EP0027547B1 (en) | Data signal detection apparatus | |
| US4112381A (en) | Peak detector | |
| US3961271A (en) | Pulse width and amplitude screening circuit | |
| US4011507A (en) | Full cycle current detector | |
| GB1264069A (ja) | ||
| US3209268A (en) | Phase modulation read out circuit | |
| JPS6210096B2 (ja) | ||
| US4780888A (en) | Method and arrangement for disturbance-proof recognition of data contained in data signals | |
| US3902129A (en) | Demodulating circuitry for pulse rate modulation data reproduction | |
| US3456201A (en) | System for monitoring signal amplitude ranges | |
| US4155074A (en) | Data collection system | |
| US3553491A (en) | Circuit for sensing binary signals from a high-speed memory device | |
| US3386078A (en) | Self-authenticating pulse detector | |
| US3040260A (en) | Coded pulse train spacing tolerance checker | |
| US3458689A (en) | Solid state sensing and encoding device | |
| JP3111431B2 (ja) | 入力インタフェース回路 | |
| JPH10162095A (ja) | スライスレシオ制御回路 | |
| GB2029171A (en) | Reading magnetic records | |
| US3248524A (en) | Document skew detection | |
| SU738130A1 (ru) | Детектор перехода через ноль | |
| US4916331A (en) | Synchronized input latch circuit with conditioning circuits for AC inputs | |
| JPS6136643B2 (ja) | ||
| JP2826187B2 (ja) | 二値化信号変換回路 |