JPS62233921A - 直流補償回路 - Google Patents
直流補償回路Info
- Publication number
- JPS62233921A JPS62233921A JP61075945A JP7594586A JPS62233921A JP S62233921 A JPS62233921 A JP S62233921A JP 61075945 A JP61075945 A JP 61075945A JP 7594586 A JP7594586 A JP 7594586A JP S62233921 A JPS62233921 A JP S62233921A
- Authority
- JP
- Japan
- Prior art keywords
- peak value
- circuit
- pulse
- compensation
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 239000000872 buffer Substances 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はディジタル通信システムの受信側装置において
、伝送路等により直流成分を遮断された入力信号に対し
て直流成分を補償するための回路に関し、特に入力信号
がＲＺ（リターン・トウ・ゼロ）パルスの場合の直流補
償回路に関する。
、伝送路等により直流成分を遮断された入力信号に対し
て直流成分を補償するための回路に関し、特に入力信号
がＲＺ（リターン・トウ・ゼロ）パルスの場合の直流補
償回路に関する。
従来技術
従来、この種の直流補償回路しては、ダイオードとキャ
パシタを用いた直流クランプ回路を主信号路に入れるの
が一般的であった。第７図に従来の直流補償回路の構成
を示す。同図において、７１はクランプ回路、７２は入
力バッファ、７３は出カバソファである。
パシタを用いた直流クランプ回路を主信号路に入れるの
が一般的であった。第７図に従来の直流補償回路の構成
を示す。同図において、７１はクランプ回路、７２は入
力バッファ、７３は出カバソファである。
第７図に示した従来の直流補償回路では、ダイオードに
よる直流クランプ動作の誤差を小さくするために、出力
インピーダンスの小さい入力バッファ７２と、入力イン
ピーダンスの大きい出力バッファ７３との間に直流クラ
ンプ回路７１を挿入する必要があるが、入力信号の速度
が数百メガビット／秒以上となるような超高速パルス伝
送装置にこのような回路を適用しようとすると、以下の
如き欠点がある。
よる直流クランプ動作の誤差を小さくするために、出力
インピーダンスの小さい入力バッファ７２と、入力イン
ピーダンスの大きい出力バッファ７３との間に直流クラ
ンプ回路７１を挿入する必要があるが、入力信号の速度
が数百メガビット／秒以上となるような超高速パルス伝
送装置にこのような回路を適用しようとすると、以下の
如き欠点がある。
先ず、このような超高速（超広帯域）領域で充分出力イ
ンピーダンスを小さくできる、或いは充分入力インピー
ダンスを大きくできるバッファ回路の実現が困難となり
、クランプが完全に行なわれなくなって直流補償が不完
全になる。また、バッファの周波数対利得特性を超広帯
域にわたって平１■することが困難になるため、入力信
号波形が歪を受１ノ、これによって直流補償特性も理想
値からはずれる。更に、入力バッファおよび出力バッフ
ァには通常バイポーラ・トランジスタによるエミッタフ
ォロワ回路、またはＧａ Ａｓ ＦＥＴ等の電界効果ト
ランジスタによるソースフォロワ回路が用いられるが、
第７図に示すように、超高周波においてこのような回路
を２段縦続に接続すると、きわめて発振しやすくなり、
安定な動作が得にくい、などの欠点があった。
ンピーダンスを小さくできる、或いは充分入力インピー
ダンスを大きくできるバッファ回路の実現が困難となり
、クランプが完全に行なわれなくなって直流補償が不完
全になる。また、バッファの周波数対利得特性を超広帯
域にわたって平１■することが困難になるため、入力信
号波形が歪を受１ノ、これによって直流補償特性も理想
値からはずれる。更に、入力バッファおよび出力バッフ
ァには通常バイポーラ・トランジスタによるエミッタフ
ォロワ回路、またはＧａ Ａｓ ＦＥＴ等の電界効果ト
ランジスタによるソースフォロワ回路が用いられるが、
第７図に示すように、超高周波においてこのような回路
を２段縦続に接続すると、きわめて発振しやすくなり、
安定な動作が得にくい、などの欠点があった。
発明の目的
本発明は、ヒ記した従来の欠点を解消した直流補償回路
を提供することを目的とする。
を提供することを目的とする。
発明の構成
本発明の直流補償回路は、直流遮断を受けた２値ＲＺ入
力信号のピーク値を検出するピーク値検出回路と、この
ピーク値検出回路の出力信号を増幅する直流増幅器と、
この直流増幅器の出力電圧を入力信号に加口する加算回
路とを有している。
力信号のピーク値を検出するピーク値検出回路と、この
ピーク値検出回路の出力信号を増幅する直流増幅器と、
この直流増幅器の出力電圧を入力信号に加口する加算回
路とを有している。
本発明では、補償すべき直流信号の大きさを検出してこ
れを発生する回路を、主信号径路とは別に構成すること
にＪ：す、主信号径路を単純化し、超高速における主信
号の劣化を減少せしめることにより、理想に近い直流補
償動作を得るものである。
れを発生する回路を、主信号径路とは別に構成すること
にＪ：す、主信号径路を単純化し、超高速における主信
号の劣化を減少せしめることにより、理想に近い直流補
償動作を得るものである。
実施例
以下、図面により本発明の詳細な説明する。
第１図は本発明の直流補償回路の構成を示す図である。
同図において１１は信号入力端子、１２は信号出力端子
、１３はピーク値検出回路、１４は直流増幅器、１５は
加棹回路を示す。
、１３はピーク値検出回路、１４は直流増幅器、１５は
加棹回路を示す。
いま、入力端子１１に加わる入力信号として、直流遮断
を受けた２値ＲＺパルス列を考える。ｆｌｎ単のため、
パルスは占有１２５０％の矩形波であるとして扱う。あ
る一定時間内に入り端子に到来する２値パルス（マーク
またはスペース）の全数（Ｎ）に対するマークの数（ｎ
）の割合をマーク率（ｍ＝ｎ／Ｎ）と称するが、入力パ
ルス列が直流遮断を受けている場合、この入力パルス列
の直流レベルはマーク率によって変動する。この様子を
Ｎ＝４の場合について第２図に示す。この図の例で明ら
かなように、ＲＺパルスの振幅値を１とするとき、直流
基準レベルからの変動ａ（正方向をＰ、負方向をＰ゛と
する）は、任意のマーク率ｍ−Ｍに対しＰ＝（１−Ｍ）
／２．（０＜Ｍ≦１）。
を受けた２値ＲＺパルス列を考える。ｆｌｎ単のため、
パルスは占有１２５０％の矩形波であるとして扱う。あ
る一定時間内に入り端子に到来する２値パルス（マーク
またはスペース）の全数（Ｎ）に対するマークの数（ｎ
）の割合をマーク率（ｍ＝ｎ／Ｎ）と称するが、入力パ
ルス列が直流遮断を受けている場合、この入力パルス列
の直流レベルはマーク率によって変動する。この様子を
Ｎ＝４の場合について第２図に示す。この図の例で明ら
かなように、ＲＺパルスの振幅値を１とするとき、直流
基準レベルからの変動ａ（正方向をＰ、負方向をＰ゛と
する）は、任意のマーク率ｍ−Ｍに対しＰ＝（１−Ｍ）
／２．（０＜Ｍ≦１）。
Ｐ’＝Ｍ／２（０≦Ｍ≦１）となる。第３図にマーク率
Ｍに対する直流レベル変動量を示す。
Ｍに対する直流レベル変動量を示す。
一方、直流レベル変動■Ｐ（またはＰ’）は、直流括準
レベルから測ったパルスのピーク値に等しい。従って、
第１図に示したピーク値検出回路１３によってパルスの
ピーク値（ＰまたはＰ’）を検出し、その検出出力を直
流増幅器１４によって適切なレベルまで増幅した後、加
算回路１５により主信９に加えることにより、主信号に
対し直流補償を行なうことができる。この場合、ピーク
値検出回路が正のピーク値Ｐを検出するか、負のピーク
値Ｐ°を検出するかによって、増幅器の入出力間の意想
を正相とするか、逆用とするかを選択する必要がある。
レベルから測ったパルスのピーク値に等しい。従って、
第１図に示したピーク値検出回路１３によってパルスの
ピーク値（ＰまたはＰ’）を検出し、その検出出力を直
流増幅器１４によって適切なレベルまで増幅した後、加
算回路１５により主信９に加えることにより、主信号に
対し直流補償を行なうことができる。この場合、ピーク
値検出回路が正のピーク値Ｐを検出するか、負のピーク
値Ｐ°を検出するかによって、増幅器の入出力間の意想
を正相とするか、逆用とするかを選択する必要がある。
第４図はピーク値検出回路１３の一実施例であり、入力
バッファ４１と整流回路４２とから構成される。この場
合の入力バッファ４１には広帯域性と低出力インピーダ
ンス特性が要求されるが、第７図の入力バッファ７２と
異なり主信号の経路となる訳ではないので、その要求は
第７図の入力バッフ７７２に対するほど厳しくない。整
流回路４２はダイオード４３と保持用キャパシタ４４と
から成る。第４図は正のピーク値Ｐを検出する場合を示
しているが、負のピーク［１”を検出するためには、ダ
イオード４３の接続極性を逆にするだＧ−１でよい。
バッファ４１と整流回路４２とから構成される。この場
合の入力バッファ４１には広帯域性と低出力インピーダ
ンス特性が要求されるが、第７図の入力バッファ７２と
異なり主信号の経路となる訳ではないので、その要求は
第７図の入力バッフ７７２に対するほど厳しくない。整
流回路４２はダイオード４３と保持用キャパシタ４４と
から成る。第４図は正のピーク値Ｐを検出する場合を示
しているが、負のピーク［１”を検出するためには、ダ
イオード４３の接続極性を逆にするだＧ−１でよい。
第５図は直流増幅回路１４の一実施例を示し、正のピー
ク値検出を行なう場合に用いる。演算増幅器５１．５２
を縦続接続することにより正相増幅が行なわれる。５３
は加算回路１５に印加する直流電圧に適切なオフセット
電圧を加えるための電源である。負のピーク値検出を行
なう場合には演算増幅器５１を省略し、端子５４にピー
ク値検出回路の出力信号を加えればよい。
ク値検出を行なう場合に用いる。演算増幅器５１．５２
を縦続接続することにより正相増幅が行なわれる。５３
は加算回路１５に印加する直流電圧に適切なオフセット
電圧を加えるための電源である。負のピーク値検出を行
なう場合には演算増幅器５１を省略し、端子５４にピー
ク値検出回路の出力信号を加えればよい。
第６図は加算回路１５の一実施例を示す。同図において
、直流遮断された入力信号は、入力端子６１から電界効
果トランジスタ６２のゲート市極に加えられる。一方直
流増幅器１４の出力としてｊｑられる直流補償信号は、
抵抗器６３を介して主信号に加えられ、主信号のマーク
率がどのように変動しても常に直流レベルは一定である
ように補償される。この直流補償された出力信号がＦＥ
Ｔ６２で増幅されて出力端子６４から出力されるのであ
る。
、直流遮断された入力信号は、入力端子６１から電界効
果トランジスタ６２のゲート市極に加えられる。一方直
流増幅器１４の出力としてｊｑられる直流補償信号は、
抵抗器６３を介して主信号に加えられ、主信号のマーク
率がどのように変動しても常に直流レベルは一定である
ように補償される。この直流補償された出力信号がＦＥ
Ｔ６２で増幅されて出力端子６４から出力されるのであ
る。
蹟」Ｊど罷工
以上説明したように、本発明によれば、正または負のパ
ルスピーク値を検出しその値に応じた直流電圧を入力パ
ルス列に加算することにより、直流遮断を受けたＲＺ入
カバルス列の直流レベル変動を無くすことができるとい
う効果がある。直流補償を行なうための回路が主信号の
通る経路とは別に設けられているため、主信号経路に入
力バッファ、出力バッファを入れる必要がない。このた
め超高速パルス信号に対しても容易に理想的な直流補償
特性が得られる。また主信号経路が簡単となるため帯域
劣化が少なく、歪の少ない出力波形が１ワられる。さら
に、バッファの縦続接続が無いので発振の恐れらなく動
作が安定である。
ルスピーク値を検出しその値に応じた直流電圧を入力パ
ルス列に加算することにより、直流遮断を受けたＲＺ入
カバルス列の直流レベル変動を無くすことができるとい
う効果がある。直流補償を行なうための回路が主信号の
通る経路とは別に設けられているため、主信号経路に入
力バッファ、出力バッファを入れる必要がない。このた
め超高速パルス信号に対しても容易に理想的な直流補償
特性が得られる。また主信号経路が簡単となるため帯域
劣化が少なく、歪の少ない出力波形が１ワられる。さら
に、バッファの縦続接続が無いので発振の恐れらなく動
作が安定である。
第１図は本発明の直流補償回路の構成を示すブロック図
、第２図及び第３図は本発明の詳細な説明するための図
で、共に入力パルス列の直流レベル変動とマーク率との
関係を示ず図、第４図はビーク１直検出回路の一実施例
を示す回路図、第５図は直流増幅回路の一実施例を示す
回路図、第６図は加算回路の一実施例を示す回路図、第
７図は従来の直流補償回路の構成を示す回路図である。 主要部分の符号の説明 １３・・・・・・ピーク値検出回路 １４・・・・・・直流増幅器 １５・・・・・・加ｎ回路
、第２図及び第３図は本発明の詳細な説明するための図
で、共に入力パルス列の直流レベル変動とマーク率との
関係を示ず図、第４図はビーク１直検出回路の一実施例
を示す回路図、第５図は直流増幅回路の一実施例を示す
回路図、第６図は加算回路の一実施例を示す回路図、第
７図は従来の直流補償回路の構成を示す回路図である。 主要部分の符号の説明 １３・・・・・・ピーク値検出回路 １４・・・・・・直流増幅器 １５・・・・・・加ｎ回路
Claims (1)
- 直流遮断を受けた２値入力信号のピーク値を検出するピ
ーク値検出回路と、このピーク値検出回路の出力信号を
増幅する直流増幅器と、この直流増幅器の出力電圧を前
記入力信号に加算する加算回路とを有することを特徴と
する直流補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61075945A JPS62233921A (ja) | 1986-04-02 | 1986-04-02 | 直流補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61075945A JPS62233921A (ja) | 1986-04-02 | 1986-04-02 | 直流補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62233921A true JPS62233921A (ja) | 1987-10-14 |
Family
ID=13590870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61075945A Pending JPS62233921A (ja) | 1986-04-02 | 1986-04-02 | 直流補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62233921A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03278647A (ja) * | 1990-03-27 | 1991-12-10 | Nec Corp | 直流補償回路 |
| JPH03278646A (ja) * | 1990-03-27 | 1991-12-10 | Nec Corp | 直流補償回路 |
| JPH03278645A (ja) * | 1990-03-27 | 1991-12-10 | Nec Corp | 直流補償回路 |
| US6355730B1 (en) | 1995-06-30 | 2002-03-12 | Toray Industries, Inc. | Permselective membranes and methods for their production |
-
1986
- 1986-04-02 JP JP61075945A patent/JPS62233921A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03278647A (ja) * | 1990-03-27 | 1991-12-10 | Nec Corp | 直流補償回路 |
| JPH03278646A (ja) * | 1990-03-27 | 1991-12-10 | Nec Corp | 直流補償回路 |
| JPH03278645A (ja) * | 1990-03-27 | 1991-12-10 | Nec Corp | 直流補償回路 |
| US6355730B1 (en) | 1995-06-30 | 2002-03-12 | Toray Industries, Inc. | Permselective membranes and methods for their production |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404284B1 (en) | Amplifier bias adjustment circuit to maintain high-output third-order intermodulation distortion performance | |
| US6720832B2 (en) | System and method for converting from single-ended to differential signals | |
| CA1201492A (en) | Distortion compensation for a microwave amplifier | |
| US7525358B1 (en) | Duty-cycle correction for clock receiver | |
| US6697611B1 (en) | Method and apparatus for performing DC offset cancellation in a receiver | |
| US2802938A (en) | Diode detector-transistor amplifier circuit for signal receivers | |
| JPS62233921A (ja) | 直流補償回路 | |
| US5414313A (en) | Dual-mode logarithmic amplifier having cascaded stages | |
| KR20020053034A (ko) | 트랙 및 홀드 증폭기 | |
| US4817208A (en) | Fiber optic receiver | |
| JPH1084228A (ja) | 光伝送装置 | |
| US20060152252A1 (en) | Data slicer with a source-degeneration structure | |
| US6433638B1 (en) | Fully balanced transimpedance amplifier for high speed and low voltage applications | |
| JPH0122769B2 (ja) | ||
| TW569520B (en) | Semiconductor amplifier circuit | |
| US3393363A (en) | Amplifying means employing pulse width modulation | |
| US4751745A (en) | High frequency signal filter apparatus | |
| TW201644188A (zh) | 具單端輸入之平衡差動轉阻抗放大器及平衡方法 | |
| JPH03278646A (ja) | 直流補償回路 | |
| JPS6390252A (ja) | 直流補償回路 | |
| WO1999037019A1 (en) | Detector circuit | |
| JPH03278645A (ja) | 直流補償回路 | |
| JPH03278647A (ja) | 直流補償回路 | |
| JPH0256106A (ja) | 低歪増幅器 | |
| US20120270512A1 (en) | Transfer Gate Circuit and Power Combining Circuit, Power Amplifying Circuit, Transmission Device, and Communication Device Using the Transfer Gate Circuit |