JPH0256106A - 低歪増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、信号の混変調歪を低減する機能を有する低
歪増幅器に関するものである。

〔従来の技術〕

第２図は従来の低歪増幅器を示す構成図の一実施例であ
り１図中（ｌａ）（ｌｂ）は第１及び第２の電界効果ト
ランジスタ（以下ＦＥＴと称する）、　（２）は信号端
子、（３）はＦ　Ｅ　Ｔ　（Ｉａ）と（ｌｂ）の間を直
流的に分離するブロックコンデンサ、（４）はＦ　Ｅ　
Ｔ　（１）にバイアスを供給するバイアス端子、（５）
はバイアス端子（４）にＦ　Ｅ　Ｔ　（１）から信号周
波数が洩れないようにするチ９−り、（６）はＦ　Ｅ　
Ｔ　（ＩＳ）のバイアス端子（４ｃ）とチョーク（５ｃ
）の間に接続された帰還抵抗（７）は帰還抵抗（５ｃ）
と接地間に接続されたバイパスコンデンサである。

従来の増幅器の中でも特に高レベル信号増幅を行う増幅
器においては、ＦＥＴを用いた増幅器がＦＥＴ増幅器と
対立する立場を何する進行波管増幅器などに比べて数々
の利点を有するため、その利用度が高まりつつある。利
点としては、低位相歪・低飽和特性による低湿変調歪、
固体化による信頼性向上、小形・軽量化があげられる。

そして利用分野として、上記利点を生かすことができる
マイクロ波帯の通信装置が大きな位置を占めている。

第１図の増幅器は、上述中の低混変調歪特性を更に改善
することができるもので、帰還抵抗（６）を用いてＦＥ
Ｔ（ｌｂ）の飽和時に流れるゲート電流Δ１６を電圧変
化ΔＶｃとして捕らえ、ＦＥＴ（ｌｂ）のゲート電圧に
帰還をかけるものである。これを第３図を用いて説明す
る。

第３図は、混変調歪を説明する図であり、第２図の増幅
器にｒｌとｒ、の信号を入力した場合のスペクトラム例
を示す。増幅器にｆ、とｒ、の同レベル信号を入力した
場合、若し増幅器が少しでも非線形特性を示せば、　ｆ
３＋　ｒ’３＋　ｆ、＋　ｆ′Ｓ・・・のようなスプリ
アスが発生する。これを混変調歪と呼び、各周波数の間
隔はｒｔ４１であるΔｒに等しい。ここで増幅器として
はｒ＝、　ｒｔの他の信号との振幅比が大きいこと、つ
まり第３図のＤ／Ｌ　が大きいことが望ましい。

第３図において、上記のｒ＋、Ｉｔ近傍の周波数の他に
Δｆ、２Δｆ、・・・ｎΔｒという信号がビート成分と
して発生する。このビート成分の中、レベルが最大とな
るΔｆを利用して混変調歪を低減するのが第２図であり
、チョーク（５Ｃ）がΔｆに対して作用せぬように設定
すれば、ゲート電流ΔＩ６はΔｒで振動し、よってΔＶ
ｃもΔｆで振動する。この時、バイパスコンデンサ（７
）は上記の振動を円滑にするためのエネルギーバンクと
して作用する。Δｖ６がＦ　Ｅ　Ｔ　（Ｉｂ）に対して
負帰還電圧となり、最終的にΔｒを抑圧する方向に働け
ば、混変調歪は改善されることになる〔発明が解決しよ
うとする課題〕 上記の様な従来の増幅器において９次のような課題があ
った。すなわち、上記で述べたような低歪増幅器は、ゲ
ート電流Δ１ｏが流れなければ低歪化が達成されない。

しかしながら、増幅器はゲート電流が微小又は零の領域
でも非線形による混変調歪が発生しており、上記従来の
増幅器では、低歪化に限度があった。

この発明は、かかる課題を解決するためになされたもの
で、上記のようなゲート電流が微小な領域での混変調歪
を改善することを目的としている〔課題を解決するため
の手段〕 この発明に係る低歪増幅器は、従来装置のＦＥＴ帰還抵
抗を検波ダイオードに変え、上記検波ダイオードによる
検波電流を抵抗を用いて電圧変換後、コントローラを経
由して上記とは別のＦＥＴに印加するものである。

〔作用〕

この発明においては、従来の低歪増幅器に帰還抵抗にか
わって接続された検波ダイオードが、ゲート電流微小領
域でもビート周波数Δｒを検出し混変調歪を低下させる
。

〔実施例〕

第１図はこの発明の一実施例を示す構成図であり１図中
（１）〜（５）は従来装置と全（同一のものである。（
８）はＦ　Ｅ　Ｔ　（Ｉｂ）のバイアス端子（４ｃ）に
ブロックコンデンサ（３ｂ）を介して接続された検波ダ
イオード、（９）は検波ダイオード（８）の検波電流を
電圧変換するバイアス抵抗、　（１０）はバイアス抵抗
（９）の電圧を制御するコントローラである。

上記のように構成された低歪増幅器において。

第２のＦ　Ｅ　Ｔ　（ｌｂ）に接続されたチョーク（５
Ｃ）及びブロックコンデンサ（３ｂ）は第３図で示した
ビート成分Δｆを通過するような定数が選ばれる。ブロ
ックコンデンサ（３ｂ）を通ったΔｆは検波ダイオード
（８）で検波され、その際発生する検波電流がバイアス
抵抗（９）において電圧変換されコントローラ（１０）
に入力される。その後、コントローラ（１０）の出力が
、第１のＦＥＴ（Ｉａ）のバイアス端子（４ａ）に入力
される。ここで、コントローラ（１０）は検波ダイオー
ド（８）のΔｒによるビート電圧をＦＥＴ（ｌａ）に対
して負帰還させるため、結果Δｒが抑圧されることにな
る。Δｆが抑圧されれば、第２図と同様混変調歪を低減
することが可能となるばかりか、従来の技術で説明した
ようなＦＥＴのゲート？Ｉ流を用いておらず、Δｒその
ものを検波するために、混変調歪を低減できる信号の高
低差（ダイナミックレンジ）を拡大することができる。

上記において、帰還の方向をＦＥＴ（ｌｂ）から（ｌａ
）に向けて行ったが、逆にＦ　Ｅ　Ｔ　（ｌａ）に検波
ダイオード（８）を取り付けＦ　Ｅ　Ｔ　（Ｉｂ）に向
けてフィードフォーワードを行っても差し支えない。

〔発明の効果〕

この発明は以上の説明通り、多段増幅器のＦＥＴバイア
ス回路に接続された検波ダイオードが。

混変調歪発生時に生じるビート成分を検波して。

それを上記とは別のＦＥＴに帰還させることによって多
段増幅器の混変調歪を広いダイナミックレンジで改善す
るという効果を有する。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す構成図、第２図は
従来の低歪増幅器の構成図例を示す図、第３図は混変調
歪の説明図である。 図中、（１）はＦＥＴ、（８）は検波ダイオード、（９
）はバイアス抵抗、　　（１０）はコントローラである
。なお各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 電界効果トランジスタから構成されたｎ段増幅器におい
   て、上記ｎ段増幅器に使用された電界効果トランジスタ
   のうち第２の電界効果トランジスタのゲート側端子に接
   続された検波ダイオード及びバイアス抵抗と、上記バイ
   アス抵抗に接続されたコントローラと、上記第２の電界
   効果トランジスタとは別の第１の電界効果トランジスタ
   のゲート側端子と上記コントローラ出力とを接続する回
   路とによって構成された低歪増幅器。