JPH0347006B2 - - Google Patents
Info
- Publication number
- JPH0347006B2 JPH0347006B2 JP60033653A JP3365385A JPH0347006B2 JP H0347006 B2 JPH0347006 B2 JP H0347006B2 JP 60033653 A JP60033653 A JP 60033653A JP 3365385 A JP3365385 A JP 3365385A JP H0347006 B2 JPH0347006 B2 JP H0347006B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- output
- amplitude
- inverting amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発振器、特に出力振幅を検出し帰還回
路の利得を変調させて出力振幅を安定化かつ制御
するレベリング回路を有するステート可変正弦波
発振器に関する。
路の利得を変調させて出力振幅を安定化かつ制御
するレベリング回路を有するステート可変正弦波
発振器に関する。
周知の発振器トポロジーは、発振器回路が２次
微分方程式に対するアナログ解を与え、結果とし
て正弦波出力信号を発生するステート可変発振器
である。この微分方程式は次のような形をとる。
微分方程式に対するアナログ解を与え、結果とし
て正弦波出力信号を発生するステート可変発振器
である。この微分方程式は次のような形をとる。
ａd2V／dt2＋ｂdV／dt＋eV＝０
発振器信号の瞬間振幅はＶで表わされ、定数ａ，
ｂ，ｃは発振器信号の周波数を決定する。通常こ
のような回路は、反転増幅器段とこれに続く第１
及び第２の積分増幅器段とから成り、第１積分器
の出力は反転増幅器段の反転入力及び非反転入力
の双方に帰還され、第２積分器の出力は反転増幅
器段の反転入力に帰還される。各段は、演算増幅
器及びこれに関連かつ対応して入力インピーダン
ス及び帰還インピーダンスを有する。これらのイ
ンピーダンスを変えれば異なる周波数及び振幅の
発振出力が得られる。
ｂ，ｃは発振器信号の周波数を決定する。通常こ
のような回路は、反転増幅器段とこれに続く第１
及び第２の積分増幅器段とから成り、第１積分器
の出力は反転増幅器段の反転入力及び非反転入力
の双方に帰還され、第２積分器の出力は反転増幅
器段の反転入力に帰還される。各段は、演算増幅
器及びこれに関連かつ対応して入力インピーダン
ス及び帰還インピーダンスを有する。これらのイ
ンピーダンスを変えれば異なる周波数及び振幅の
発振出力が得られる。
すべての発振器は、その出力振幅を安定化さ
せ、また制御するためのレベリング回路を必要と
する。大抵のレベリング回路設計では、発振器の
出力振幅を検知し、この振幅を直流（DC）制御
信号（不可避的な交流（AC）リツプルを含む）
に変換し、所望の出力振幅を維持するため必要に
応じて帰還路の利得を変化させるようにしてい
る。しかし、制御信号中のACリツプルによつて、
基本発振帰還信号に制御信号の不都合なACリツ
プル成分が混入されるため、発振器出力に高調波
歪が生じる。
せ、また制御するためのレベリング回路を必要と
する。大抵のレベリング回路設計では、発振器の
出力振幅を検知し、この振幅を直流（DC）制御
信号（不可避的な交流（AC）リツプルを含む）
に変換し、所望の出力振幅を維持するため必要に
応じて帰還路の利得を変化させるようにしてい
る。しかし、制御信号中のACリツプルによつて、
基本発振帰還信号に制御信号の不都合なACリツ
プル成分が混入されるため、発振器出力に高調波
歪が生じる。
第64回AES会議で発表されたホーフアー氏の
輪文“Ａ Comparison of Low Frequency RC
Oscillator Topologies”に記載されているとお
り、ステート可変発振器トポロジーは、上述のよ
うなレベリング回路によつて誘起される歪が少な
いという点で、本来、他の型のものより優れてい
る。しかし、この点の一層の改善が望される。
輪文“Ａ Comparison of Low Frequency RC
Oscillator Topologies”に記載されているとお
り、ステート可変発振器トポロジーは、上述のよ
うなレベリング回路によつて誘起される歪が少な
いという点で、本来、他の型のものより優れてい
る。しかし、この点の一層の改善が望される。
この改善の方法は、IEEE（Lett）議事録
Vol.60，1972年６月、第736頁に記載されたメイ
ヤーエブレヒト氏による“Fast Amplitude
Control of Ａ Harmonic Oscillator”；IEEE
J.Solid State Circuits，Vol.SC―９，1974年８
月、第176〜179頁に記載されたバナーソン氏及び
スミス氏による“Fast Amplitude Stabilization
of An RC Oscillator”；Int.J.Electronics
Vol.39，1975年、第465〜472頁に記載されたバナ
ーソン氏及びスミス氏による“Ａ Low
Distortion Oscillator With Fast Amplitude
Stabilization”に開示されている。これらの方法
は、歪を減少させるためにサンプルホールド回路
または多数の位相検出回路を用いている他の方法
としては、レベリング回路からの制御信号のリツ
プル成分を低減させるために切替可能なフイルタ
またはレベリング範囲変更回路を用いることが考
えられる。しかし、これらのいずれの方法も欠点
を有し、上述の問題に最適な解決法はいまだ提示
されていない。
Vol.60，1972年６月、第736頁に記載されたメイ
ヤーエブレヒト氏による“Fast Amplitude
Control of Ａ Harmonic Oscillator”；IEEE
J.Solid State Circuits，Vol.SC―９，1974年８
月、第176〜179頁に記載されたバナーソン氏及び
スミス氏による“Fast Amplitude Stabilization
of An RC Oscillator”；Int.J.Electronics
Vol.39，1975年、第465〜472頁に記載されたバナ
ーソン氏及びスミス氏による“Ａ Low
Distortion Oscillator With Fast Amplitude
Stabilization”に開示されている。これらの方法
は、歪を減少させるためにサンプルホールド回路
または多数の位相検出回路を用いている他の方法
としては、レベリング回路からの制御信号のリツ
プル成分を低減させるために切替可能なフイルタ
またはレベリング範囲変更回路を用いることが考
えられる。しかし、これらのいずれの方法も欠点
を有し、上述の問題に最適な解決法はいまだ提示
されていない。
したがつて本発明の主な目的は、ステート可変
発振器におけるレベリング回路に起因する総高調
波歪（TED）の一層を低減を図ることである。
発振器におけるレベリング回路に起因する総高調
波歪（TED）の一層を低減を図ることである。
本発明の他の目的は、レベリング回路による歪
を受けた帰還信号に対応して信号を主発振出力へ
加算するフイードフオワード経路により上述の高
調波歪を低減させることである。
を受けた帰還信号に対応して信号を主発振出力へ
加算するフイードフオワード経路により上述の高
調波歪を低減させることである。
本発明発振器は第１図に示す如く反転増幅器１
０と２個の積分回路１２，１４を縦属接続し、更
に出力信号を安定化するレベリング回路２８を有
する安定化発振器において、このレベリング回路
２８に関連する信号を検出してこの出力信号に加
算するフイードフオワード回路３４を付加したも
のである。
０と２個の積分回路１２，１４を縦属接続し、更
に出力信号を安定化するレベリング回路２８を有
する安定化発振器において、このレベリング回路
２８に関連する信号を検出してこの出力信号に加
算するフイードフオワード回路３４を付加したも
のである。
本発明は、レベリング回路２８からの制御信号
に起因する出力中の高調波歪を部分的に相殺する
ように、レベリング回路２８の利得変調により歪
まされた帰還信号に対応する信号を主発振器出力
に加算するためのフイードフオワード経路を設け
ることにより、ステート可変発振器におけるレベ
リング回路２８による歪を低減させる。歪まされ
た帰還信号の一部をフイードフオワード経路を通
して発振器の主出力に加算することにより、出力
に現われる特定の次数以下の高調波の大部分を減
少させることができる。歪をひき起こす主な高調
波は通常２次乃至４次高調波であるから、本発明
によれば実質的に発振器出力の総ての高調波歪を
低減させ得る。
に起因する出力中の高調波歪を部分的に相殺する
ように、レベリング回路２８の利得変調により歪
まされた帰還信号に対応する信号を主発振器出力
に加算するためのフイードフオワード経路を設け
ることにより、ステート可変発振器におけるレベ
リング回路２８による歪を低減させる。歪まされ
た帰還信号の一部をフイードフオワード経路を通
して発振器の主出力に加算することにより、出力
に現われる特定の次数以下の高調波の大部分を減
少させることができる。歪をひき起こす主な高調
波は通常２次乃至４次高調波であるから、本発明
によれば実質的に発振器出力の総ての高調波歪を
低減させ得る。
第４図にレベリング回路を有する従来のステー
ト可変発振器を示す。この発振器は反転増幅器段
１０と、これに続く直列接続の第１及び第２積分
増幅器段１２，１４とを有する。第１積分器１２
の出力は、信号線１６及び抵抗器１８を通して反
転増幅器段１０の反転入力へ帰還され、更に信号
線２０及び抵抗器２２を通して反転増幅器段１０
の非反転入力２３へも帰還される。第２積分器１
４の出力は信号線２４及び抵抗器２６を通して反
転増幅器段１０の反転入力へのみ帰還される。図
示のとおり各段は演算増幅器と、これに関連かつ
対応する入力インピーダンス及び帰還インピーダ
ンスとから成る。これらのインピーダンスを変え
れば、異なる周波数及び振幅の発振が得られる。
ト可変発振器を示す。この発振器は反転増幅器段
１０と、これに続く直列接続の第１及び第２積分
増幅器段１２，１４とを有する。第１積分器１２
の出力は、信号線１６及び抵抗器１８を通して反
転増幅器段１０の反転入力へ帰還され、更に信号
線２０及び抵抗器２２を通して反転増幅器段１０
の非反転入力２３へも帰還される。第２積分器１
４の出力は信号線２４及び抵抗器２６を通して反
転増幅器段１０の反転入力へのみ帰還される。図
示のとおり各段は演算増幅器と、これに関連かつ
対応する入力インピーダンス及び帰還インピーダ
ンスとから成る。これらのインピーダンスを変え
れば、異なる周波数及び振幅の発振が得られる。
レベリング回路２８は発振器のAC出力振幅を
検出し、これをこのAC振幅と所定の基準値との
依存する制御信号に変換する。この制御信号は、
略直流であるが、ある程度のACリツプルを含む。
制御信号は電界効果トランジスタ（FET）３０
を制御し、このFET３０により帰還路２０の利
得を変調し、必要に応じて出力発振を増大または
減衰させて略固定振幅に安定化する。よつて、こ
れらレベリング回路２８及びFET３０は振幅制
御手段となる。しかし制御信号のACリツプルが
帰還路２０内で基本発振信号に混入して高調波を
発生させ、反転増幅器段１０の非反転入力２３に
高調波歪電圧成分Vdを生じる。これらの不都合
な高調波は次のような関係式に従つて出力電圧
V0に現われる。
検出し、これをこのAC振幅と所定の基準値との
依存する制御信号に変換する。この制御信号は、
略直流であるが、ある程度のACリツプルを含む。
制御信号は電界効果トランジスタ（FET）３０
を制御し、このFET３０により帰還路２０の利
得を変調し、必要に応じて出力発振を増大または
減衰させて略固定振幅に安定化する。よつて、こ
れらレベリング回路２８及びFET３０は振幅制
御手段となる。しかし制御信号のACリツプルが
帰還路２０内で基本発振信号に混入して高調波を
発生させ、反転増幅器段１０の非反転入力２３に
高調波歪電圧成分Vdを生じる。これらの不都合
な高調波は次のような関係式に従つて出力電圧
V0に現われる。
V0／Vd＝（１＋１／Ａ）〔１／１−n2〕
ここに、ｎは高調波の次数、Ａは反転増幅器段の
利得（R27／R26）を示す。（抵抗器２２の抵抗値は FET３０の抵抗値より充分大であり、２個の積
分器段には等しい値の抵抗及びコンデンサが用い
られているとする。） 説明の便宜上、今、２個の積分器段の抵抗及び
コンデンサの値は等しいと仮定した。あまり実際
的ではないがこれらの値を異なる値にすることも
できる。この場合Ａの値が異なる。
利得（R27／R26）を示す。（抵抗器２２の抵抗値は FET３０の抵抗値より充分大であり、２個の積
分器段には等しい値の抵抗及びコンデンサが用い
られているとする。） 説明の便宜上、今、２個の積分器段の抵抗及び
コンデンサの値は等しいと仮定した。あまり実際
的ではないがこれらの値を異なる値にすることも
できる。この場合Ａの値が異なる。
第１図は次の点を除いて第４図と同じレベリン
グ回路付ステート可変発振器を示している。即
ち、この図の発振器は更に、反転増幅器１０の非
反転入力２３から第２積分器１４の出力へ歪信号
Vdの所定の一部分のみを転送する負利得制御回
路３４を含むフイードフオワード経路３２と、上
記一部分を第２積分器１４の出力に加算する加算
器段３６とを有する。このフイードフオワード回
路を含むことによつて、発振出力V0に現われる
歪電圧成分Vdから所定次数以下の大部分の不都
合な高調波を以下の関係式に従つて低減させるこ
とができる。
グ回路付ステート可変発振器を示している。即
ち、この図の発振器は更に、反転増幅器１０の非
反転入力２３から第２積分器１４の出力へ歪信号
Vdの所定の一部分のみを転送する負利得制御回
路３４を含むフイードフオワード経路３２と、上
記一部分を第２積分器１４の出力に加算する加算
器段３６とを有する。このフイードフオワード回
路を含むことによつて、発振出力V0に現われる
歪電圧成分Vdから所定次数以下の大部分の不都
合な高調波を以下の関係式に従つて低減させるこ
とができる。
V0／Vd＝（１＋１／Ａ＋α）
〔１−（n2Aα／１＋Ａ（１＋α）））／１−n2〕
ここに、ｎは高調波の次数、Ａは反転増幅器段の
利得、αはフイードフオワード経路の利得を示す
（ここでも抵抗器２２の抵抗値はFET３０の抵抗
値より充分大であるとする。） 第４及び第１図の回路における発振器出力V0
中に現われる高調波歪成分Vdの一部分の高調波
次数による比較結果を第５図に示す。両回路の反
転増幅器段の一般的な利得Ａの値を2.5とし、積
分器段の抵抗及びコンデンサの値に等値とし、更
に第１図の回路のフイードフオワード利得αの値
を0.1とすると、第５図から分るとおり、第１図
の回路では５次以下の高調波に対して発振出力
V0に現われる高調波歪源Vdの影響が小さくなる。
レベリング回路による歪における主な高調波は通
常第２乃至第４次高調波であるから、第１図の回
路によれば実質的に総ての高調波歪を低減させる
ことができる。
利得、αはフイードフオワード経路の利得を示す
（ここでも抵抗器２２の抵抗値はFET３０の抵抗
値より充分大であるとする。） 第４及び第１図の回路における発振器出力V0
中に現われる高調波歪成分Vdの一部分の高調波
次数による比較結果を第５図に示す。両回路の反
転増幅器段の一般的な利得Ａの値を2.5とし、積
分器段の抵抗及びコンデンサの値に等値とし、更
に第１図の回路のフイードフオワード利得αの値
を0.1とすると、第５図から分るとおり、第１図
の回路では５次以下の高調波に対して発振出力
V0に現われる高調波歪源Vdの影響が小さくなる。
レベリング回路による歪における主な高調波は通
常第２乃至第４次高調波であるから、第１図の回
路によれば実質的に総ての高調波歪を低減させる
ことができる。
第２及び第３図に、本発明に係るフイードフオ
ワード回路の具体的な実施例を示す。第２図にお
いて、抵抗器３８，３９及び演算増幅器４２はフ
イードフオワード経路３２の利得を決定する。ま
たこれらの素子及び抵抗器４０は、加算されて発
振器出力V0となる第２積分器１４の出力とフイ
ードフオワード信号との相対的な量を決定する。
演算増幅器４２は加算機能を有する。
ワード回路の具体的な実施例を示す。第２図にお
いて、抵抗器３８，３９及び演算増幅器４２はフ
イードフオワード経路３２の利得を決定する。ま
たこれらの素子及び抵抗器４０は、加算されて発
振器出力V0となる第２積分器１４の出力とフイ
ードフオワード信号との相対的な量を決定する。
演算増幅器４２は加算機能を有する。
第３図では、抵抗器３８，４０及びノード（接
地点）４４が、同様の基本的な利得、比例、加算
の機能を果たす。
地点）４４が、同様の基本的な利得、比例、加算
の機能を果たす。
以上、本明細書中に用いられた用語及び表現
は、単に説明のためのものであり、何ら限定を加
えるためのものではなく、また均等物を排除する
ためのものでもない。
は、単に説明のためのものであり、何ら限定を加
えるためのものではなく、また均等物を排除する
ためのものでもない。
本発明によれば、従来のステート可変正弦波発
振器にフイードフオワード回路を設けたので、レ
ベリング回路に起因するほとんど総ての高調波歪
を低減することができる。この改良は、従来の発
振器に若干の回路を付加するのみなので、現存の
発振器に容易且つ安価に適用し得る。
振器にフイードフオワード回路を設けたので、レ
ベリング回路に起因するほとんど総ての高調波歪
を低減することができる。この改良は、従来の発
振器に若干の回路を付加するのみなので、現存の
発振器に容易且つ安価に適用し得る。
第１図は本発明に係る発振器の原理を示す図、
第２図は本発明の発振器の第１実施例の回路図、
第３図は第１図の発振器の第２実施例の回路図、
第４図は従来のステート可変発振器の回路図、第
５図は第４図と第１図の回路における高調波歪の
比較例を示すす説明図である。 図中、１０は反転増幅器、１２及び１４は夫々
積分回路、１６及び２４は夫々信号線、１８，２
２及び２６は夫々抵抗器、２０は帰還路、２８は
レベリング回路、３０はFET、３２はフイード
フオワード経路、２６は加算器段、４２は演算増
幅器、４４はノードを示す。
第２図は本発明の発振器の第１実施例の回路図、
第３図は第１図の発振器の第２実施例の回路図、
第４図は従来のステート可変発振器の回路図、第
５図は第４図と第１図の回路における高調波歪の
比較例を示すす説明図である。 図中、１０は反転増幅器、１２及び１４は夫々
積分回路、１６及び２４は夫々信号線、１８，２
２及び２６は夫々抵抗器、２０は帰還路、２８は
レベリング回路、３０はFET、３２はフイード
フオワード経路、２６は加算器段、４２は演算増
幅器、４４はノードを示す。
Claims (1)
- 【特許請求の範囲】 １ 反転増幅器と、該反転増幅器に縦続接続され
た第１及び第２積分回路と、上記第１積分回路の
出力端及び上記反転増幅器の非反転入力端間に設
けられた第１帰還路と、上記第１積分回路の出力
端及び上記反転増幅器の反転入力端間に設けられ
た第２帰還路と、上記第２積分回路の出力端及び
上記反転増幅器の上記反転入力端間に設けられた
第３帰還路と、上記第２積分回路の出力端から得
た、発振信号の振幅に対応して上記第１帰還路の
帰還利得を制御することにより上記発振信号の振
幅を所定振幅に制御する振幅制御手段とを具える
発振器において、 上記反転増幅器の上記非反転入力端からの信号
を導出するフイードフオワード経路と、 該フイードフオワード経路からの信号を上記第
２積分回路から出力される上記発振信号に加算す
る加算手段とを備え、 該加算手段は、上記フイードフオワード経路か
らの信号と上記発振信号と所定比率で加算して、
高調波歪を低減することを特徴とする発振器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US583510 | 1984-02-24 | ||
| US06/583,510 US4560958A (en) | 1984-02-24 | 1984-02-24 | State variable oscillator having improved rejection of leveler-induced distortion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60196012A JPS60196012A (ja) | 1985-10-04 |
| JPH0347006B2 true JPH0347006B2 (ja) | 1991-07-18 |
Family
ID=24333394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60033653A Granted JPS60196012A (ja) | 1984-02-24 | 1985-02-21 | 発振器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4560958A (ja) |
| JP (1) | JPS60196012A (ja) |
| DE (1) | DE3506277C2 (ja) |
| FR (1) | FR2560466B1 (ja) |
| GB (1) | GB2155216B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4795988A (en) * | 1986-11-18 | 1989-01-03 | Britz William J | Low distortion oscillator |
| DE3711671A1 (de) * | 1987-04-07 | 1988-10-27 | Hartmut Schmidt | Durchstimmbarer allpassoszillator mit amplitudenstabilisierung zur erzeugung hochreiner sinusschwingungen fuer die elektronische messtechnik |
| NL8702122A (nl) * | 1987-09-08 | 1989-04-03 | Philips Nv | Oscillatorschakeling met amplituderegelaar. |
| DE4332439C1 (de) * | 1993-09-23 | 1995-05-04 | Nat Rejectors Gmbh | Oszillatorschaltung für Münzprüfer |
| US5793243A (en) * | 1994-12-22 | 1998-08-11 | Medar, Inc. | Method of stabilizing an electronic signal integrator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715309Y2 (ja) * | 1976-09-30 | 1982-03-30 | ||
| US4177434A (en) * | 1978-05-30 | 1979-12-04 | E. I. Du Pont De Nemours And Company | Constant amplitude control of electromechanical oscillators |
| US4340854A (en) * | 1980-04-14 | 1982-07-20 | Jones Wayne W | Distortion measurement system |
-
1984
- 1984-02-24 US US06/583,510 patent/US4560958A/en not_active Expired - Fee Related
-
1985
- 1985-01-17 GB GB08501201A patent/GB2155216B/en not_active Expired
- 1985-02-08 FR FR858501832A patent/FR2560466B1/fr not_active Expired - Fee Related
- 1985-02-21 JP JP60033653A patent/JPS60196012A/ja active Granted
- 1985-02-22 DE DE3506277A patent/DE3506277C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB8501201D0 (en) | 1985-02-20 |
| FR2560466B1 (fr) | 1990-09-14 |
| GB2155216A (en) | 1985-09-18 |
| DE3506277A1 (de) | 1985-09-12 |
| FR2560466A1 (fr) | 1985-08-30 |
| US4560958A (en) | 1985-12-24 |
| JPS60196012A (ja) | 1985-10-04 |
| DE3506277C2 (de) | 1987-05-14 |
| GB2155216B (en) | 1987-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6538498B2 (en) | Gm-C tuning circuit with filter configuration | |
| CN100472954C (zh) | 放大器电路 | |
| JPS6121007B2 (ja) | ||
| GB2053608A (en) | Variable frequency oscillator | |
| JPH0347006B2 (ja) | ||
| KR940007972B1 (ko) | 가변 주파수 발진 회로 | |
| US5216354A (en) | Controllable voltage-to-current converter having third-order distortion reduction | |
| CN103683928A (zh) | 一种用于集成开关稳压器的超前相位补偿电路 | |
| CN203813660U (zh) | 一种用于集成开关稳压器的超前相位补偿电路 | |
| EP0689283A1 (en) | Tunable oscillator arrangement | |
| JP2632418B2 (ja) | 高周波ｐｗｍインバータ装置 | |
| US3699423A (en) | D. c. to a.c. converter with unique feedback demodulation | |
| JPS6347066Y2 (ja) | ||
| JPS61238111A (ja) | 増幅器 | |
| JPH0212732Y2 (ja) | ||
| US4560957A (en) | Oscillator fine tune circuit | |
| JPH0225286B2 (ja) | ||
| SU1046744A1 (ru) | Стабилизированный источник напр жени переменного тока | |
| JPH0650045Y2 (ja) | 直流交流加算回路 | |
| JPS62285508A (ja) | 周波数特性調整回路 | |
| JPH0533059Y2 (ja) | ||
| JP2979805B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH05259769A (ja) | 可変利得増幅回路 | |
| JPH0522971Y2 (ja) | ||
| JPS6336744Y2 (ja) |