JPH03278646A - 直流補償回路 - Google Patents
直流補償回路Info
- Publication number
- JPH03278646A JPH03278646A JP2080129A JP8012990A JPH03278646A JP H03278646 A JPH03278646 A JP H03278646A JP 2080129 A JP2080129 A JP 2080129A JP 8012990 A JP8012990 A JP 8012990A JP H03278646 A JPH03278646 A JP H03278646A
- Authority
- JP
- Japan
- Prior art keywords
- peak value
- amplifier
- field effect
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 101150073536 FET3 gene Proteins 0.000 description 1
- 101150015217 FET4 gene Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はディジタル通信システムの受信装置において、
伝送路等で直流成分を遮断された入力信号に対して直流
成分を補償する直流補償回路に関し、特にギガビット領
域の超高速信号に対して用いられる直流補償回路に関す
る。
伝送路等で直流成分を遮断された入力信号に対して直流
成分を補償する直流補償回路に関し、特にギガビット領
域の超高速信号に対して用いられる直流補償回路に関す
る。
（従来の技術）
従来、ディジタル通信システムの受信装置に用いられる
直流補償回路としては、ダイオードとキャパシタを用い
た直流クランプ回路を主信号路に入れるのが一般的であ
る（参考文献：トランジスタ・パルス回路、産報出版）
。第５図に従来の直流補償回路の構成を示す。第５図に
おいて、５１はり〜ランプ回路、５２は入力バッファ、
５３は出力バッファである。
直流補償回路としては、ダイオードとキャパシタを用い
た直流クランプ回路を主信号路に入れるのが一般的であ
る（参考文献：トランジスタ・パルス回路、産報出版）
。第５図に従来の直流補償回路の構成を示す。第５図に
おいて、５１はり〜ランプ回路、５２は入力バッファ、
５３は出力バッファである。
第５図に示した従来の直流補償回路では、ダイオードＤ
２による直流クラン１動作の誤差を小さくするために、
出力インピーダンスの小さい入力バッファ５２と、入力
インピーダンスの大さい出力バッファ５３との間にクラ
ンプ回路５１を挿入している。入力端子５４に入力した
直流成分を遮断されたディジタル信号は、直流成分を補
償されて出力端子５５から出力される。
２による直流クラン１動作の誤差を小さくするために、
出力インピーダンスの小さい入力バッファ５２と、入力
インピーダンスの大さい出力バッファ５３との間にクラ
ンプ回路５１を挿入している。入力端子５４に入力した
直流成分を遮断されたディジタル信号は、直流成分を補
償されて出力端子５５から出力される。
（発明が解決しようとする課題）
この従来の直流補償回路をギガビット／秒以上の速度で
ある超高速の信号に適用させるには、入力バッファ５２
の出力インピーダンスをより小さく、出力バッファ５３
の入力インピーダンスをより大きくする必要がある。し
かしながら、このようなバッファの実現は非常に困難で
あるから、クランプ回路５１のフラング動作が完全に行
われなくなって超高速信号に対する直流補償が不完全に
なってしまう。また、バッファの周波数対利得特性を超
広帯域にわたって平坦とすることが困難であるから、入
力信号波形が歪を受け、これによって直流補償特性も理
想値から外れる。さらに、入力バッファおよび出力バッ
ファには通常バイポーラトランジスタによるエミッタフ
ォロワ回路、またはガリウムヒ素電界効果トランジスタ
によるソースフォロワ回路が用いられるが、第５図に示
すように、超高周波においてこのような回路を二段縦続
に接続すると、きわめて発振しやすくなり、あんていな
動作が得にくくなってしまう。従来の直流補償回路には
以上のような欠点があった。
ある超高速の信号に適用させるには、入力バッファ５２
の出力インピーダンスをより小さく、出力バッファ５３
の入力インピーダンスをより大きくする必要がある。し
かしながら、このようなバッファの実現は非常に困難で
あるから、クランプ回路５１のフラング動作が完全に行
われなくなって超高速信号に対する直流補償が不完全に
なってしまう。また、バッファの周波数対利得特性を超
広帯域にわたって平坦とすることが困難であるから、入
力信号波形が歪を受け、これによって直流補償特性も理
想値から外れる。さらに、入力バッファおよび出力バッ
ファには通常バイポーラトランジスタによるエミッタフ
ォロワ回路、またはガリウムヒ素電界効果トランジスタ
によるソースフォロワ回路が用いられるが、第５図に示
すように、超高周波においてこのような回路を二段縦続
に接続すると、きわめて発振しやすくなり、あんていな
動作が得にくくなってしまう。従来の直流補償回路には
以上のような欠点があった。
そこで本発明の目的は、超高速の信号に対しても正確な
直流補償を行うことができる直流補償回路を提供するこ
とにある。
直流補償を行うことができる直流補償回路を提供するこ
とにある。
（課題を解決するための手段）
本発明の直流補償回路は、直流成分を遮断された２値入
力信号のピーク値を検出するピーク値検出回路と、該ピ
ーク値検出回路の出力信号を増幅する直流増幅器と、該
直流増幅器の出力電圧を前記入力信号に加算して増幅す
る広帯域負帰還増幅！ 器とから構成され、 該広帯域負帰還増幅器は、ソースが接地してありゲート
に前記入力信号と前記直流増幅器の出力電圧とを入力す
る第１の電界効果トランジスタと、ソースが接地してあ
りドレインが前記第１の電界効果トランジスタのトレイ
ンにｆｉＱしてあって該ドレインから加算増幅した信号
を出力する第２の電界効果トランジスタと、第１の電圧
源と前記第１の電界効果トランジスタのドレインとの間
に接続してある第１の抵抗器と、前記第２の電界効果ト
ランジスタのトレインとゲートとの間に接続してある第
２の抵抗器と、第２の電圧源と前記第２の電界効果トラ
ンジスタのゲートとの間に接続してある第３の抵抗器と
からなることを特徴とする。
力信号のピーク値を検出するピーク値検出回路と、該ピ
ーク値検出回路の出力信号を増幅する直流増幅器と、該
直流増幅器の出力電圧を前記入力信号に加算して増幅す
る広帯域負帰還増幅！ 器とから構成され、 該広帯域負帰還増幅器は、ソースが接地してありゲート
に前記入力信号と前記直流増幅器の出力電圧とを入力す
る第１の電界効果トランジスタと、ソースが接地してあ
りドレインが前記第１の電界効果トランジスタのトレイ
ンにｆｉＱしてあって該ドレインから加算増幅した信号
を出力する第２の電界効果トランジスタと、第１の電圧
源と前記第１の電界効果トランジスタのドレインとの間
に接続してある第１の抵抗器と、前記第２の電界効果ト
ランジスタのトレインとゲートとの間に接続してある第
２の抵抗器と、第２の電圧源と前記第２の電界効果トラ
ンジスタのゲートとの間に接続してある第３の抵抗器と
からなることを特徴とする。
（作用）
本発明は、補償すべき直流電圧の大きさを検出してその
電圧値を発生する回路を、主信号経路とは別に構成する
ことにより、理想に近い直流補償信号を得る。
電圧値を発生する回路を、主信号経路とは別に構成する
ことにより、理想に近い直流補償信号を得る。
（実施例）
以下に、図面を参照して本発明の詳細な説明する。
第１図は本発明の直流補償回路の一実施例を示す図であ
る。第１図において、１は入力端子、２はピーク値検出
回路、３は直流増幅回路、５は広帯域負帰還増幅器、８
は出力端子である。
る。第１図において、１は入力端子、２はピーク値検出
回路、３は直流増幅回路、５は広帯域負帰還増幅器、８
は出力端子である。
いま、入力端子１に加わる入力信号として、直流成分遮
断の受けた２値ＮＲＺパルス列を考える。
断の受けた２値ＮＲＺパルス列を考える。
このパルス列のパルスは、１００％占有率が確保されて
いる矩形波であるとする。ある一定の時間内に入力端子
１に到来する２値パルス（マークまたはスペース）の全
数（Ｎ）に対するマークの数（ｎ）の割合をマーク率（
ｍ ＝ ｎ ／ Ｎ ）と称するが、入力パルス列が直
流成分の遮断を受けている場合、この入力パルス列の直
流レベルはマーク率によって変動する。この入力パルス
列の直流レベルの変動を第２図に示す、第２図に示す例
で明らかなように、ＮＲＺパルスの振幅値を１とすると
き、直流基準レベルからの変動量（正方向をＰ、負方向
Ｐ′とする）は、任意のマーク率ｍ＝Ｍに対し、 Ｐ＝１−Ｍ、ｐ ＝Ｍ となる。
いる矩形波であるとする。ある一定の時間内に入力端子
１に到来する２値パルス（マークまたはスペース）の全
数（Ｎ）に対するマークの数（ｎ）の割合をマーク率（
ｍ ＝ ｎ ／ Ｎ ）と称するが、入力パルス列が直
流成分の遮断を受けている場合、この入力パルス列の直
流レベルはマーク率によって変動する。この入力パルス
列の直流レベルの変動を第２図に示す、第２図に示す例
で明らかなように、ＮＲＺパルスの振幅値を１とすると
き、直流基準レベルからの変動量（正方向をＰ、負方向
Ｐ′とする）は、任意のマーク率ｍ＝Ｍに対し、 Ｐ＝１−Ｍ、ｐ ＝Ｍ となる。
一方、直流レベル変動量Ｐ（またはｐ’）は、直流基準
レベルから測ったパルスのピーク値に等しい、従って、
第１図に示したピーク値検出回路２によってパルスのピ
ーク値（Ｐまなはｐ’）を検出し、その検出結果である
出力電圧を直流増幅回路３で適切なレベルまで増幅して
補償電圧とする。該補償電圧をバイアス印加抵抗器Ｒを
介して、入力端子１およびキャパシタＣを介して広帯域
負帰還増幅器５の電界効果トランジスタＦＥＴＩのゲー
ト端子に入力する主信号すなわち入力パルス列に加算す
ることにより、主信号である入力パルス列に対して直流
補償を行うことができる。この場合、ピーク値検出回路
２が正のピーク値Ｐを検出するか、負のピーク値Ｐ′を
検出するかによって、直流増幅回路３の入出力間の位相
を正相とするか、逆相とするを選択する必要がある。広
帯域負帰還増幅器５に入力する主信号は、この段階で主
信号のマーク率がどのように変化しても常に直流レベル
は常に一定であるように補償される。直流補償された主
信号は、広帯域負帰還増幅器５で増幅されて出力端子８
から出力される６本発明における広帯域負帰還増幅器５
は、２つの電界効果トランジスタＦＥＴＩ、ＦＥＴ２の
ドレイン同士を接続し、それぞれのソースは接地し、さ
らに出力信号を２つの電界効果トランジスタが接続され
るトレイン端より取り出すと共に、広帯域性を確保する
ために帰還回路１３を介してトランジスタ１２のゲート
に負帰還信号を入力する形態をとっている。従って、伝
送路等で遮断された直流成分が補償され、かつ広帯域性
を確保したパルス列を出力端子８に出力することができ
る。
レベルから測ったパルスのピーク値に等しい、従って、
第１図に示したピーク値検出回路２によってパルスのピ
ーク値（Ｐまなはｐ’）を検出し、その検出結果である
出力電圧を直流増幅回路３で適切なレベルまで増幅して
補償電圧とする。該補償電圧をバイアス印加抵抗器Ｒを
介して、入力端子１およびキャパシタＣを介して広帯域
負帰還増幅器５の電界効果トランジスタＦＥＴＩのゲー
ト端子に入力する主信号すなわち入力パルス列に加算す
ることにより、主信号である入力パルス列に対して直流
補償を行うことができる。この場合、ピーク値検出回路
２が正のピーク値Ｐを検出するか、負のピーク値Ｐ′を
検出するかによって、直流増幅回路３の入出力間の位相
を正相とするか、逆相とするを選択する必要がある。広
帯域負帰還増幅器５に入力する主信号は、この段階で主
信号のマーク率がどのように変化しても常に直流レベル
は常に一定であるように補償される。直流補償された主
信号は、広帯域負帰還増幅器５で増幅されて出力端子８
から出力される６本発明における広帯域負帰還増幅器５
は、２つの電界効果トランジスタＦＥＴＩ、ＦＥＴ２の
ドレイン同士を接続し、それぞれのソースは接地し、さ
らに出力信号を２つの電界効果トランジスタが接続され
るトレイン端より取り出すと共に、広帯域性を確保する
ために帰還回路１３を介してトランジスタ１２のゲート
に負帰還信号を入力する形態をとっている。従って、伝
送路等で遮断された直流成分が補償され、かつ広帯域性
を確保したパルス列を出力端子８に出力することができ
る。
第３図はピーク値検出回路２の回路構成の一例を示す図
であり、このピーク値検出回路は入力バッファ３１と整
流回路３２とから構成される。この場合、入力バッファ
３１には広帯域性と低出力インピーダンス特性が要求さ
れるが、主信号の経路にはならないから、その要求され
る特性のレベルは第５図に示す入力バッファ５２に対す
るほど厳しくはない。整流回路３２はダイオードＤ１と
保持用キャパシタＣ２とから成る。第３図は正のピーク
値Ｐを検出する回路を示しているが、負の場合Ｐ゛には
ダイオードのＤｌの接続極性を逆にすればよい。
であり、このピーク値検出回路は入力バッファ３１と整
流回路３２とから構成される。この場合、入力バッファ
３１には広帯域性と低出力インピーダンス特性が要求さ
れるが、主信号の経路にはならないから、その要求され
る特性のレベルは第５図に示す入力バッファ５２に対す
るほど厳しくはない。整流回路３２はダイオードＤ１と
保持用キャパシタＣ２とから成る。第３図は正のピーク
値Ｐを検出する回路を示しているが、負の場合Ｐ゛には
ダイオードのＤｌの接続極性を逆にすればよい。
第４図は直流増幅回路３の回路構成の一例を示す図であ
り、正のピーク値を検出する場合に用いる。演算増幅器
４１．４２を直列に接続することにより、正相増幅が行
われる。電圧入力端子４５に印加される電圧Ｖｒｅｆは
、バイアス印加抵抗器Ｒに印加する直流電圧に適切なオ
フセット電圧を加えるための電源用電圧である。負のピ
ーク値を検出する場合には、演算増幅器４１を省略して
入力端子４６にピーク値検出回路２の出力信号を加えれ
ばよい。
り、正のピーク値を検出する場合に用いる。演算増幅器
４１．４２を直列に接続することにより、正相増幅が行
われる。電圧入力端子４５に印加される電圧Ｖｒｅｆは
、バイアス印加抵抗器Ｒに印加する直流電圧に適切なオ
フセット電圧を加えるための電源用電圧である。負のピ
ーク値を検出する場合には、演算増幅器４１を省略して
入力端子４６にピーク値検出回路２の出力信号を加えれ
ばよい。
（発明の力果）
以上に詳しく説明したように、本発明によれば、正また
は負のパルスピーク値を検出し、そのピーク値に応じた
直流電圧を入力パルス列に加算することにより、直流成
分の遮断を受けたＮＲＺ入力パルス列の直流レベル変動
を無くすことができ、５ギガビット／秒以上の速度の超
高速パルス信号に対しても容易に理想的な直流補償特性
を得ることができる。
は負のパルスピーク値を検出し、そのピーク値に応じた
直流電圧を入力パルス列に加算することにより、直流成
分の遮断を受けたＮＲＺ入力パルス列の直流レベル変動
を無くすことができ、５ギガビット／秒以上の速度の超
高速パルス信号に対しても容易に理想的な直流補償特性
を得ることができる。
第１図は本発明の直流補償回路の一実施例の構成を示す
図、第２図は直流成分の遮断を受けたパルス列の直流レ
ベルの変動を示す図、第３図はピーク値検出回Ｂ２の回
路構成の一例を示す図、第４図は直流増幅回路３の回路
構成の一例を示す図、第５図は従来の直流補償回路を示
す図である。 １、．３３，４３，４６，５４．・・・入力端子、２・
・・ピーク値検出回路、３・・・直流増幅回路、５・・
・広帯域負帰還増幅器、８．３４，４４．５５・・・出
力端子、１３・・・帰還回路、３１．５２・・・入力バ
ッファ、３２・・・整流回路、４１．４２・・・演算増
幅器、４５・・・電圧入力端子、５１・・・フラング回
路、５３・・・出力バッファ、Ｒ・・・バイアス印加用
抵抗器、ＲＩ Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７
゜Ｒ８，Ｒ９，ＲＩＯ・・・抵抗器、Ｃ，Ｃ１，Ｃ２Ｃ
５・・・キャパシタ、ＤＩ、Ｄ２・・・ダイオード、Ｆ
ＥＴＩ、ＦＥＴ２．ＦＥＴ３．ＦＥＴ４・・・電界効果
トランジスタ、Ｔｒｉ、Ｔｒ２・・・トランジスタ。
図、第２図は直流成分の遮断を受けたパルス列の直流レ
ベルの変動を示す図、第３図はピーク値検出回Ｂ２の回
路構成の一例を示す図、第４図は直流増幅回路３の回路
構成の一例を示す図、第５図は従来の直流補償回路を示
す図である。 １、．３３，４３，４６，５４．・・・入力端子、２・
・・ピーク値検出回路、３・・・直流増幅回路、５・・
・広帯域負帰還増幅器、８．３４，４４．５５・・・出
力端子、１３・・・帰還回路、３１．５２・・・入力バ
ッファ、３２・・・整流回路、４１．４２・・・演算増
幅器、４５・・・電圧入力端子、５１・・・フラング回
路、５３・・・出力バッファ、Ｒ・・・バイアス印加用
抵抗器、ＲＩ Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７
゜Ｒ８，Ｒ９，ＲＩＯ・・・抵抗器、Ｃ，Ｃ１，Ｃ２Ｃ
５・・・キャパシタ、ＤＩ、Ｄ２・・・ダイオード、Ｆ
ＥＴＩ、ＦＥＴ２．ＦＥＴ３．ＦＥＴ４・・・電界効果
トランジスタ、Ｔｒｉ、Ｔｒ２・・・トランジスタ。
Claims (1)
- 【特許請求の範囲】 直流成分を遮断された２値入力信号のピーク値を検出す
るピーク値検出回路と、該ピーク値検出回路の出力信号
を増幅する直流増幅器と、該直流増幅器の出力電圧を前
記入力信号に加算して増幅する広帯域負帰還増幅器とか
ら構成され、 該広帯域負帰還増幅器は、ソースが接地してありゲート
に前記入力信号と前記直流増幅器の出力電圧とを入力す
る第１の電界効果トランジスタと、ソースが接地してあ
りドレインが前記第１の電界効果トランジスタのドレイ
ンに接続してあって該ドレインから加算増幅した信号を
出力する第２の電界効果トランジスタと、第１の電圧源
と前記第１の電界効果トランジスタのドレインとの間に
接続してある第１の抵抗器と、前記第２の電界効果トラ
ンジスタのドレインとゲートとの間に接続してある第２
の抵抗器と、第２の電圧源と前記第２の電界効果トラン
ジスタのゲートとの間に接続してある第３の抵抗器とか
らなることを特徴とする直流補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2080129A JPH03278646A (ja) | 1990-03-27 | 1990-03-27 | 直流補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2080129A JPH03278646A (ja) | 1990-03-27 | 1990-03-27 | 直流補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03278646A true JPH03278646A (ja) | 1991-12-10 |
Family
ID=13709616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2080129A Pending JPH03278646A (ja) | 1990-03-27 | 1990-03-27 | 直流補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03278646A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62233921A (ja) * | 1986-04-02 | 1987-10-14 | Nec Corp | 直流補償回路 |
| JPS63114313A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 直流クランプ回路 |
| JPS63114314A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 直流クランプ回路 |
-
1990
- 1990-03-27 JP JP2080129A patent/JPH03278646A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62233921A (ja) * | 1986-04-02 | 1987-10-14 | Nec Corp | 直流補償回路 |
| JPS63114313A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 直流クランプ回路 |
| JPS63114314A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 直流クランプ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU759069B2 (en) | In-line, unbalanced amplifier, pre-distortion circuit | |
| US20020175763A1 (en) | Wide-band single-ended to differential converter in CMOS technology | |
| EP0529836A1 (en) | Integrating phase detector | |
| US5068621A (en) | Compensation method and apparatus for enhancing single-ended to differential conversion | |
| US6292058B1 (en) | Signal amplifying circuit connected to a transfer circuit having a known non-linear transfer characteristic | |
| US4857865A (en) | Self equalizing multi-stage radio frequency power amplifier | |
| JPH0654877B2 (ja) | 線形送信装置 | |
| NL8006006A (nl) | Versterkingsbesturingsketen. | |
| US20030002551A1 (en) | Laser diode driver | |
| US4596958A (en) | Differential common base amplifier with feed forward circuit | |
| US4817208A (en) | Fiber optic receiver | |
| US6433638B1 (en) | Fully balanced transimpedance amplifier for high speed and low voltage applications | |
| US6232842B1 (en) | Amplifying circuit and optical receiver comprising the same | |
| JPH1084228A (ja) | 光伝送装置 | |
| TW569520B (en) | Semiconductor amplifier circuit | |
| JPH03278646A (ja) | 直流補償回路 | |
| EP0331778B1 (en) | Output amplifier | |
| JP3599274B2 (ja) | トランスインピーダンスアンプ | |
| JPS62233921A (ja) | 直流補償回路 | |
| JPH03278647A (ja) | 直流補償回路 | |
| JPH03278645A (ja) | 直流補償回路 | |
| US6225864B1 (en) | RF amplifier having a dual slope phase modulator | |
| JP4567177B2 (ja) | 広帯域プリアンプ | |
| US20030016424A1 (en) | Broad-band FM demodulator, optical receiving apparatus using broad-band FM demodulator, and optical transmission system | |
| JP3354892B2 (ja) | 増幅回路およびそれを用いた光受信器 |