JPS63114313A - 直流クランプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ショットキバリア電界効果トランジスタを用
いた直流クランプ回路に関する。

（従来の技術） ディジタル伝送回路において、交流結合回路（多くの場
合、交流結合増幅回路）によって失われた送信信号の直
流成分を補償するために直流補償回路が用いられ、その
簡単なものとしてダイオードクランプ方式が広く用いら
れている。

第３図は、ダイオードクランプ方式による直流補償回路
の基本構成を示した図である（“パルス・ディジタル回
路”安藤和昭著：昭晃堂に詳細な説明がある）０図にお
いて、ダイオード１１とキャパシタ１２とがクランプ回
路を構成するが、一般にはさらに入力側に低出力インピ
ーダンスｚ、、、ｌの入力バッフ７回路１３、出力側に
高入力インピーダンスＺ１ｍの出力バッファ回路１４を
必要とする。

まず、ダイオードクランプ方式の原理を簡単に説明する
。いま第３図で入力信号ＳＩは、すでにその前に通過し
てきた交流結合回路により直流成分が遮断されているも
のとする。このときキャパシタ１２に入力する信号Ｓ、
の直流レベルは、そのパルス到来間隔が時間的に変動す
る場合第４図の破線で示すように過渡現象を伴って変化
し、さらに交流結合回路の低域遮断時定数が小さいと第
４図の曲線４１で示すようにパルス波形にサグ（たるみ
）を生じることになる。このような現象を防止し、到来
するパルス間隔が変動する場合でも出力パルスの基底電
位を一定直流レベルに固定するのがクランプ回路の機能
である。

いま第３図における信号Ｓｊが第４図に示すような過渡
現象を伴ったパルス列とする。キャパシタ１２の電荷が
初期状態として０であるとすれば、時刻ｔ１でキャパシ
タ１２とダイオード１１の接続点１０の電位はｅｌに上
がろうとするが、それと同時にダイオード１１が導通に
なってその正方向抵抗Ｒ，を介してキャパシタ１２の電
荷を放電する。この際Ｒ，は、極めて低い（数Ω〜数１
０Ω）ので時刻１．で接続点１０の電位はほとんど０の
ままであり、時刻ｔ、までこの状態が統く０時刻ｔ、で
入力信号パルスＳ、がほぼＯ電位に戻ると、接続点１０
の電位はＳ！の変化量ｅ１だけ下がって−ｅ、となり、
これによってダイオード１１はカットオフ状態となる。

このときダイオードの逆方向抵抗Ｒ１は極めて高いので
、時刻ｔ。

から次のパルス到来時刻ｔ１までの間、接続点１０の電
位はほとんど−ｅｉに保たれる６時刻ｔ、において入力
信号Ｓ、の振幅は正方向に８１だけ変化し、これに伴っ
て接続点１０の電位もｅｌだけ上昇してＯ電位に戻る。

このようにして、Ｓ、の直流レベルが変動しても接続点
１０における出力パルスの直流レベルは一定に保たれる
。第５図は以上述べたような接続点１０における波形変
化を示したものである。なお、ここでは簡単のためクラ
ンプダイオードは、それにかかる端子電圧が負のとき逆
方向の高抵抗Ｒ１となり、端子電圧が正のとき順方向抵
抗の低抵抗Ｒｒになる理想的なダイオードとして説明し
たが、実際には＋０．５〜十〇、８■程度の端子電圧（
＋Ｖ！１）の付近で連続的にＲ＆からＲ１に変わる。こ
の場合、クランプレベルはＯではなく＋ＶＤとなる。

以上の説明から明らかなように、クランプダイオードの
正方向抵抗Ｒｔが小きいほど、また逆方向抵抗Ｒ，が大
きいほど良好なりランプ特性が得られる。第３図の入力
バッファ回路１３及び出力バッファ回路１４は、クラン
プ回路の前後に接続される他の回路によって、クランプ
回路の動作が影響されないようにするためには必要であ
る。この場合、クランプ特性を劣化きせないためには、
入力バッフ７回路１３の出力インピーダンス２．□はＲ
，に比べ充分に小言いこと、さらに出力バッファ回路１
４の入力インピーダンスｚ０はＲ５に比べ充分に大きい
ことが必要である。

以上述べたダイオードクランプ方式を実現する従来の回
路を第６図に示す、入力バッファ回路６３としてバイポ
ーラ・トランジスタによるエミッタホロワ回路を用いて
出力インピーダンス２．□を低くシ、出力バッフ７回路
６４には同様なエミッタホロワ回路を用いて入力インピ
ーダンスＺ１ｍを高くしている。出力バッファ回路６４
においては、トランジスタ６４１を動作させるために、
ベースバイアス電流供給用の抵抗６４２（抵抗値ｒ、）
が必要である。しかしこのために出力バッファ回路の入
力インピーダンスＺ　ｌ　ａはトランジスタ６４１０入
力インピーダンスｒ１との並列値で与えられることにな
り、バイアス用電源の電圧を極端に大きくできないこと
などから、Ｚｌａを充分に大きくすることは事実上困難
であった。トランジスタ６４１の入力インピーダンス自
体は、回路の複雑化を許容するなら、トランジスタ６４
１の出力側に更に１段エミッタホロワ回路を接読した、
いわゆるダーリントン接続にして、数百にΩ以上にする
こともできる。

しかしこの場合でもバイアス用抵抗６４２は取除けない
のでＺｌｍはｒ５以上に大きくできない。

（発明が解決しようとする問題点） この様に、従来のクランプ回路では出力バッファ回路の
入力インピーダンスを充分大きくできないために、クラ
ンプダイオードの非導通時の回路時定数の値が充分に大
きくならず、入力信号として同極性のパルスが続くと、
出力信号の直流しベルも変動してしまうという欠点があ
った。

そこで本発明の目的は、前記の欠点を除去し、従来回路
になかった負帰還の電圧増幅機能を備え、さらに従来回
路より構成が簡単で広帯域かつＩＣ化に適する直流クラ
ンプ回路を提供することにある。

（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供する直流ク
ランプ回路は：低出力インピーダンスの入力バッファ回
路と；ドレインが互いに接続きれソースがアースにとも
に接続された第１及び第２（７）ティプレッション形シ
ョットキバリア電界効果トランジスタと、一端を前記入
力バッフ７回路の出力端子に他端を前記第１のトランジ
スタのゲートに接続されたキャパシタと、一端を前記ド
レインに他端を直流電源に接続きれた負荷抵抗と、前記
ドレインから出力される信号を受けて帰還信号を送出す
る帰還回路とからなり；前記第２のトランジスタのゲー
トには前記帰還信号を印加し、前記ドレインから直流再
生きれた信号を取り出すことを特徴とする。

（実施例） 次に図面を参照して本発明の詳細な説明を行なう。

第１図は本発明である直流クランプ回路の一実施例を示
す回路図である。第１図において、１１３は低出力イン
ピーダンスの入力バッファ回路、１１４１は２個のショ
ットキバリア電界効果トランジスタＦＥＴＩ　、ＦＥＴ
２の各々のソースをアースに接続し、ドレインを互いに
接続するとともに帰還回路を備えた直流増幅回路、１１
２はキャパシタ、Ｒ４は負荷抵抗、Ｒｔ＠は帰還抵抗、
１１４７は抵抗である。

本発明のクランプ回路において、必須のディプレッショ
ン形のショットキバリア形電界効果トランジスタ（以下
ＦＥＴと記す）とは、ゲート・ソース間の電圧ｖ０．に
よってドレイン寛流工、を変化させる形式のものである
。また、ディプレッション形とはゲート・ソース間の電
圧ＶａＳが負の一定電圧ｖＰ（ピンチオフ電圧）以下の
とき工、がＯとなり、Ｖ、より大きくなるに従って１．
が増加する形式のものをいい、ＶａＳが０または負のと
き工、が０でＶ１２Ｓが０より大きくなるに従って１．
が増加する形式のものと区別される。

ＦＥＴはゲート・ソース間がショットキバリア形のダイ
オードとなっており、ゲート１極がダイオードのアノー
ド、ソース電極がカソードに相当する。これをクランプ
ダイオードとして使用す、る、すなわち第１図における
ＦＥＴ２は第３図におけるクランプダイオード１１と出
力バッファ回路１４の両方の機能を有している。クラン
プ動作は、第３図で説明したのと同様の原理であるが、
本発明のクランプ回路では、クランプレベルを直流増幅
回路１１４１のＦＥＴを通じて供給する点が特徴である
。すなわち、第１図において、信号Ｓ、が第４図に示す
ような過渡現象を伴ったパルス列であるとする。直流増
幅回路１１４１の入力点の初期電位は、キャパシタ１１
２の電荷が初期状態としてＯｖにあるとする。時刻１．
で入力点Ａの電位はｅｌに上がろうとする。一方、本発
明はＦＥＴ２のゲート・ソース間のショットキバリアダ
イオードを、クランプダイオードとして使用するもので
ある。したがって、入力点ＡがＯｖを越えようとすると
ＦＥＴ２のゲート・ソース間のダイオードが導通になっ
てその正方向抵抗Ｒｔを介してキャパシタ１１２の電荷
を放電する。この際Ｒ，は、極めて低いので時刻１．で
入力点Ａの電位はＯｖのままであり、時刻ｔ、までこの
状態が続く０時刻ｔ、で入力信号パルスＳ、がほぼ０電
位に戻ると、入力点Ａの電位は変化量ｅ、たけ下がり一
〇、となる。これによってＦＥＴ２のダイオードはカッ
トオフ状態となる。時刻ｔ。

において入力信号Ｓ、の振幅は正方向にｅ、たけ変化し
、これに伴って入力点Ａの電位もｅ、たけ上昇して０■
電位に戻る。このようにして、Ｓ、の直流レベルが変動
しても入力点Ａにおけるパルスの直流レベルは一定に保
たれる。

ＦＥＴ２はゲート・ソース間の重圧によって出力電流１
４を制御する電圧制御素子であるから、第６図の従来回
路で使用していたバイポーラ・トランジスタのように、
バイアス電流を供給する必要がなく、したがって第６図
６４２のようなバイアス電流供給用抵抗を必要としない
。このため第１図の入力点Ａから見たＦＥＴ２の入力イ
ンピーダンスは、クランプ用ダイオードとして用いるゲ
ート・ソース間の接合ダイオードの正方向（または逆方
向）抵抗値そのものとなる。換言すれば、本発明の回路
は、第３図において出力バアファ回路１４として入力イ
ンピーダンスが無限大という理想的なものを用いたのと
等価な効果が得られる。接合ダイオードの逆方向抵抗値
は、通常数１０ＯＫΩ〜数ＭΩと極めて大きいので、従
来得られなかった理想的に近いクランプ動作を行なわせ
ることができる。

更に本発明の特徴は、回路１１４がソース接地型直流負
帰還増幅回路にもなっているから、広帯域な電圧利得も
得られることである。すなわち、第１図の入力点Ａ点に
おいてクランプされた信号は、ＦＥＴ２によって増幅さ
れてドレイン（０点）に出力きれる。このＦＥＴ２のド
レインとＦＥＴ３のドレインは、互いに接続されている
。−方ＦＥＴ３のゲートには、帰還回路１１４２の帰還
抵抗Ｒｆｌを介して出力信号の一部が入力される。この
信号の位相は、第１図Ａ点の位相を反転したものである
。ＦＥＴ３のゲート電位は、帰還回路１１４２の帰還抵
抗Ｒｒｍと抵抗１１４７で構成されるバイアス回路を介
して直流電源ｖ０゜から加えられる。

ＦＥＴ３に帰還される信号の大きさは、帰還抵抗Ｒｒｌ
と抵抗１１４７の抵抗値の比によってほぼ決まる。ＦＥ
Ｔ２の負荷抵抗値は、抵抗ＲＬに帰還回路１１４２の入
力抵抗とＦＥＴ３の動作抵抗との並列に接続したものと
なる。したがって、開放電圧利得は、ＦＥＴ３の相互フ
ンダクタンスｇ、とＦＥＴ３の負荷抵抗値との関係で決
まる。

第１図に示す回路１１４は、ＦＥＴ２とＦＥＴ３とを並
列に接続し、ＦＥＴ２のゲートには入力信号を、ＦＥＴ
３のゲートには帰還信号を各々入力する構成をとってい
る。したがって、入力信号路と帰還路とは分離すること
ができ、帰還量を任意に設定することができる。また、
ＦＥＴ２のゲート・ドレイン間は本質的に絶Ｒ−ｉ”れ
ているので、ＦＥＴ２の負荷インピーダンスが変化して
もゲート側のクランプ動作には何の影響も与えない、す
なわち直流増幅回路１１４１は出力バッファ回路として
も理想的に働く、第２図は出力バッファ回路１１４の出
力信号の波形図であり、本図に示す如くとの信号は充分
に直流クランプが施され、さらに増幅きれた広帯域な信
号である。

本発明の更に他の効果は、第６図の如き従来の回路に比
イモノリシックＩＣ化が容易なことである。すなわち、
本発明によればクランプダイオードの非導通時における
キ〜バシタ１１２（容量Ｃ）の放電時定数は、Ｃ−Ｒ，
となり、従来回路のＣ・（Ｒｈ／２１．）に比べ２桁程
度大きくできる。このため、従来と同程度のクランプ効
果を得るのに容量Ｃの大きさは、回路の動作周波数が充
分高い場合には、モノリシックＩＣにおいて実現可能な
値とすることができる。

なお、本発明を説明するにあたり、入力バッファ回路と
してＦＥＴのソースホロワ回路を用いる例を示したが、
これはモノリシックＩＣ化に適した例として示したもの
である。しかし、本発明はこれに限るものではなく、出
力インピーダンスが充分に小さければ他の回路、例えば
エミッタホロワ回路を用いてもよい。

（発明の効果） 以上詳細に説明した通り、本発明によれば、従来得られ
なかった理想に近いクランプ動作を行なわせ、かつ出力
信号として広帯域で安定性に優れた信号を得ることがで
き、さらにモノリシックＩＣ化が容易であるという大き
な利点を有する直流クランプ回路を提供することができ
る。

例を示す回路図、第２図は第１図の直流クランプ回路の
出力信号の例を示す波形図、第３図はダイオードクラン
プ方式による直流補償回路の基本構成図、第４図は直流
補償回路への入力信号を示す波形図、第５図は第４図の
入力信号に対するダイオードクランプ方式による直流補
償後の出力信号を示す波形図、第６図は従来のダイオー
ドクランプ方式の一例を示す回路図である。

なお、図中の記号は、それぞれ次のものを示している。

１３　、６３　、１１３・・・入力バッファ回路、１４
　、６４　、１１４・・・出力バッファ回路、１２．１
１２・・・キャパシタ、１０・・・入力点、１１・・・
ダイオード、４１・・・サグ、６４１・・・バイポーラ
・トランジスタ、ＦＥＴ２　、ＦＥＴ３・・・ショット
キバリア電界効果トランジスタ、６４２゜１１４７　、
　ＲＬ・・・抵抗、１１４１・・・直流増幅回路、１１
４２・・・帰還回路、Ｌｍ・・・帰還抵抗。

Claims (1)

【特許請求の範囲】
1. 低出力インピーダンスの入力バッファ回路と；ドレイン
   が互いに接続されソースがアースにともに接続された第
   １及び第２のディプレッション形ショットキバリア電界
   効果トランジスタと、一端を前記入力バッファ回路の出
   力端子に他端を前記第１のトランジスタのゲートに接続
   されたキャパシタと、一端を前記ドレインに他端を直流
   電源に接続された負荷抵抗と、前記ドレインから出力さ
   れる信号を受けて帰還信号を送出する帰還回路とからな
   り、前記第２のトランジスタのゲートには前記帰還信号
   を印加し、前記ドレインから直流再生された信号を取り
   出すことを特徴とする直流クランプ回路。