JPH0752823B2 - 直流クランプ回路 - Google Patents
直流クランプ回路Info
- Publication number
- JPH0752823B2 JPH0752823B2 JP63011949A JP1194988A JPH0752823B2 JP H0752823 B2 JPH0752823 B2 JP H0752823B2 JP 63011949 A JP63011949 A JP 63011949A JP 1194988 A JP1194988 A JP 1194988A JP H0752823 B2 JPH0752823 B2 JP H0752823B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- signal
- clamp
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直流クランプ回路に関し、特にディプレッシ
ョン形ショットキバリア電界効果トランジスタを用いた
直流クランプ回路に関する。
ョン形ショットキバリア電界効果トランジスタを用いた
直流クランプ回路に関する。
ディジタル伝送回路において、交流結合回路（多くの場
合、交流結合増幅回路）によって失われた送信信号の直
流成分を補償するために直流補償回路が用いられ、その
簡単なものとしてダイオードクランプ方式が広く用いら
れている。
合、交流結合増幅回路）によって失われた送信信号の直
流成分を補償するために直流補償回路が用いられ、その
簡単なものとしてダイオードクランプ方式が広く用いら
れている。
第３図は、ダイオードクランプ方式による直流補償回路
の基本構成を示すブロック図である（“パルス・ディジ
タル回路”安藤和昭著；昭晃堂に詳細な説明がある）。
第３図において、ダイオード11とキャパシタ12とがクラ
ンプ回路を構成するが、一般にはさらに入力側に低出力
インピーダンスZoutの入力バッファ回路13、出力側に高
入力インピーダンスZinの出力バッファ回路14を必要と
する。
の基本構成を示すブロック図である（“パルス・ディジ
タル回路”安藤和昭著；昭晃堂に詳細な説明がある）。
第３図において、ダイオード11とキャパシタ12とがクラ
ンプ回路を構成するが、一般にはさらに入力側に低出力
インピーダンスZoutの入力バッファ回路13、出力側に高
入力インピーダンスZinの出力バッファ回路14を必要と
する。
まず、ダイオードクランプ方式の原理を簡単に説明す
る。いま第３図で入力信号S1は、すでにその前に通過し
てきた交流結合回路により直流成分が遮断されているも
のとする。このときキャパシタ12に入力する信号S2の直
流レベルは、そのパルス到来間隔が時間的に変動する場
合は第４図に示すように過渡現象を伴って変化し、さら
に交流結合回路の低域遮断時定数が小さいと第４図の破
線曲線41で示すようにパルス波形にサグ（たるみ）を生
じることになる。このような現象を防止し、到来するパ
ルス間隔が変動する場合でも出力パルスの基底電位を一
定直流レベルに固定するのがクランプ回路の機能であ
る。
る。いま第３図で入力信号S1は、すでにその前に通過し
てきた交流結合回路により直流成分が遮断されているも
のとする。このときキャパシタ12に入力する信号S2の直
流レベルは、そのパルス到来間隔が時間的に変動する場
合は第４図に示すように過渡現象を伴って変化し、さら
に交流結合回路の低域遮断時定数が小さいと第４図の破
線曲線41で示すようにパルス波形にサグ（たるみ）を生
じることになる。このような現象を防止し、到来するパ
ルス間隔が変動する場合でも出力パルスの基底電位を一
定直流レベルに固定するのがクランプ回路の機能であ
る。
いま第３図における信号S2が第４図に示すような過渡現
象を伴ったパルス列とする。キャパシタ12の電荷が初期
状態として０であるとすれば、時刻t1でキャパシタ12と
ダイオード11とキャパシタ12の接続点Ｊの電位はeiに上
がろうとするが、それと同時にダイオード11が導通にな
ってその正方向抵抗Rfを介してキャパシタ12の電荷を放
電する。この際Rfは、極めて低い（数Ω−数10Ω）ので
時刻t1で接続点Ｊの電位はほとんど０のままであり、時
刻t2までこの状態が続く。時刻t2で入力信号パルスS2が
ほぼ０電位に戻ると、接続点Ｊの電位はS2の変化量eiだ
け下がって-eiとなり、これによってダイオード11はカ
ットオフ状態となる。このときダイオードの逆方向抵抗
Rbは極めて高いので、時刻t2から次のパルス到来時刻t2
までの間、接続点Ｊの電位はほとんど-eiに保たれる。
時刻t3において入力信号S2の振幅は正方向にeiだけ変化
し、これに伴って接続点Ｊの電位もeiだけ上昇して０電
位に戻る。このようにして、S2の直流レベルが変動して
も接続点Ｊにおける出力パルスの直流レベルは一定に保
たれる。
象を伴ったパルス列とする。キャパシタ12の電荷が初期
状態として０であるとすれば、時刻t1でキャパシタ12と
ダイオード11とキャパシタ12の接続点Ｊの電位はeiに上
がろうとするが、それと同時にダイオード11が導通にな
ってその正方向抵抗Rfを介してキャパシタ12の電荷を放
電する。この際Rfは、極めて低い（数Ω−数10Ω）ので
時刻t1で接続点Ｊの電位はほとんど０のままであり、時
刻t2までこの状態が続く。時刻t2で入力信号パルスS2が
ほぼ０電位に戻ると、接続点Ｊの電位はS2の変化量eiだ
け下がって-eiとなり、これによってダイオード11はカ
ットオフ状態となる。このときダイオードの逆方向抵抗
Rbは極めて高いので、時刻t2から次のパルス到来時刻t2
までの間、接続点Ｊの電位はほとんど-eiに保たれる。
時刻t3において入力信号S2の振幅は正方向にeiだけ変化
し、これに伴って接続点Ｊの電位もeiだけ上昇して０電
位に戻る。このようにして、S2の直流レベルが変動して
も接続点Ｊにおける出力パルスの直流レベルは一定に保
たれる。
第５図は以上述べたような接続点Ｊにおける波形変化を
示したものである。なお、ここでは簡単のためクランプ
ダイオードは、それにかかる端子電圧が負のとき逆方向
の高抵抗Rbとなり、端子電圧が正のとき順方向抵抗の低
抵抗Rfになる理想的なダイオードとして説明したが、実
際には＋0.5〜＋0.8V程度の端子電圧（+VD）の付近で連
続的にRbからRfに変わる。この場合、クランプレベルは
Ｏではなく+VDとなる。
示したものである。なお、ここでは簡単のためクランプ
ダイオードは、それにかかる端子電圧が負のとき逆方向
の高抵抗Rbとなり、端子電圧が正のとき順方向抵抗の低
抵抗Rfになる理想的なダイオードとして説明したが、実
際には＋0.5〜＋0.8V程度の端子電圧（+VD）の付近で連
続的にRbからRfに変わる。この場合、クランプレベルは
Ｏではなく+VDとなる。
以上の説明から明らかなように、クランプダイオードの
正方向抵抗Rfが小さいほど、また逆方向抵抗Rbが大きい
ほど良好なクランプ特性が得られる。第３図の入力バッ
ファ回路13及び出力バッファ回路14は、クランプ回路の
前後に接続される他の回路によって、クランプ回路の動
作が影響されないようにするためには必要である。この
場合、クランプ特性を劣化させないためには、入力バッ
ファ回路13の出力インピーダンスZoutはRfに比べ充分に
小さいこと、さらに出力バッファ回路14の入力インピー
ダンスZinはRbに比べ充分に大きいことが必要である。
正方向抵抗Rfが小さいほど、また逆方向抵抗Rbが大きい
ほど良好なクランプ特性が得られる。第３図の入力バッ
ファ回路13及び出力バッファ回路14は、クランプ回路の
前後に接続される他の回路によって、クランプ回路の動
作が影響されないようにするためには必要である。この
場合、クランプ特性を劣化させないためには、入力バッ
ファ回路13の出力インピーダンスZoutはRfに比べ充分に
小さいこと、さらに出力バッファ回路14の入力インピー
ダンスZinはRbに比べ充分に大きいことが必要である。
以上述べたダイオードクランプ方式を実現する従来の回
路を第６図に示す。入力バッファ回路13としてバイポー
ラ・トランジスタによるエミッタホロワ回路を用いて出
力インピーダンスZoutを低くし、出力バッファ回路14に
は同様なエミッタホロワ回路を用いて入力インピーダン
スZinを高くしている。出力バッファ回路14において
は、トランジスタ141を動作させるためにベースバイア
ス電流供給用の抵抗142（抵抗値rb）が必要である。し
かしこのために出力バッファ回路の入力インピーダンス
Zinはトランジスタ141の入力インピーダンスrbとの並列
値で与えられることになり、バイアス用電源の電圧を極
端に大きくできないことなどから、Zinを充分に大きく
することは事実上困難であった。トランジスタ141の入
力インピーダンス自体は、回路の複雑化を許容するな
ら、トランジスタ141の出力側に更に１段エミッタホロ
ワ回路を接続した、いわゆるダーリントン接続にして、
数百ｋΩ以上にすることもできる。しかしこの場合でも
バイアス用抵抗142は取り除けないのでZinはrb以上に大
きくできない。
路を第６図に示す。入力バッファ回路13としてバイポー
ラ・トランジスタによるエミッタホロワ回路を用いて出
力インピーダンスZoutを低くし、出力バッファ回路14に
は同様なエミッタホロワ回路を用いて入力インピーダン
スZinを高くしている。出力バッファ回路14において
は、トランジスタ141を動作させるためにベースバイア
ス電流供給用の抵抗142（抵抗値rb）が必要である。し
かしこのために出力バッファ回路の入力インピーダンス
Zinはトランジスタ141の入力インピーダンスrbとの並列
値で与えられることになり、バイアス用電源の電圧を極
端に大きくできないことなどから、Zinを充分に大きく
することは事実上困難であった。トランジスタ141の入
力インピーダンス自体は、回路の複雑化を許容するな
ら、トランジスタ141の出力側に更に１段エミッタホロ
ワ回路を接続した、いわゆるダーリントン接続にして、
数百ｋΩ以上にすることもできる。しかしこの場合でも
バイアス用抵抗142は取り除けないのでZinはrb以上に大
きくできない。
上述した従来のクランプ回路では、出力バッファ回路の
入力インピーダンスを充分大きくできないために、クラ
ンプダイオードの非導通時の回路時定数の値が充分に大
きくとれず、入力信号として同極性のパルスが続くと出
力信号の直流レベルも変動してしまうという欠点があ
る。
入力インピーダンスを充分大きくできないために、クラ
ンプダイオードの非導通時の回路時定数の値が充分に大
きくとれず、入力信号として同極性のパルスが続くと出
力信号の直流レベルも変動してしまうという欠点があ
る。
本発明の目的は上述した欠点を除去し、従来回路になか
った負帰還の電圧増幅機能を帯域補償機能と共に備え、
さらに従来回路より構成が簡単でより広帯域かつIC化に
適する直流クランプ回路を提供することにある。
った負帰還の電圧増幅機能を帯域補償機能と共に備え、
さらに従来回路より構成が簡単でより広帯域かつIC化に
適する直流クランプ回路を提供することにある。
本発明の直流クランプ回路は、低出力インピーダンスの
入力バッファ回路と、ドレインが互いに接続されそれぞ
れのソースを接地した第１および第２のディプレッショ
ン形ショットキーバリア電界効果トランジスタと、一端
を前記ドレインに他端を直流電源に接続したインダクタ
ンスと負荷抵抗を直列接続してピーキング回路を形成し
入力信号に対する広帯域性を増大する帯域補償回路と、
前記ドレインから出力する信号を受けて帰還信号を発生
しこれを前記第２のディプレッション形ショットキーバ
リア電界効果トランジスタのゲートに供給する帰還回路
とを備えた直流増幅回路と、前記入力バッファ回路の出
力と前記第１のディプレッション形ショットキーバリア
電界効果トランジスタのゲートに接続されたキャパシタ
とを備えて構成される。
入力バッファ回路と、ドレインが互いに接続されそれぞ
れのソースを接地した第１および第２のディプレッショ
ン形ショットキーバリア電界効果トランジスタと、一端
を前記ドレインに他端を直流電源に接続したインダクタ
ンスと負荷抵抗を直列接続してピーキング回路を形成し
入力信号に対する広帯域性を増大する帯域補償回路と、
前記ドレインから出力する信号を受けて帰還信号を発生
しこれを前記第２のディプレッション形ショットキーバ
リア電界効果トランジスタのゲートに供給する帰還回路
とを備えた直流増幅回路と、前記入力バッファ回路の出
力と前記第１のディプレッション形ショットキーバリア
電界効果トランジスタのゲートに接続されたキャパシタ
とを備えて構成される。
次に図面を参照して本発明を詳細に説明する。
第１図は本発明の一実施例を示す回路図である。第１図
の実施例は入力バッファ回路113、直流増幅回路114とこ
れら両回路の出入力間に介在せしめたキャパシタ12を備
えて構成される。
の実施例は入力バッファ回路113、直流増幅回路114とこ
れら両回路の出入力間に介在せしめたキャパシタ12を備
えて構成される。
入力バッファ回路113は、ディプレッション形ショット
キーバリア電界効果トランジスタ（以後単にFETと呼
ぶ）３と抵抗1131を備えて低出力インピーダンスを提供
し、また直流増幅回路114は、第１および第２のトラン
ジスタとしてのFET1および２、帰還抵抗RfBと抵抗Ｒか
ら成る帰還回路1142、インダクタンスＬおよび負荷抵抗
RLから成る帯域補償回路1143を備えて構成される。
キーバリア電界効果トランジスタ（以後単にFETと呼
ぶ）３と抵抗1131を備えて低出力インピーダンスを提供
し、また直流増幅回路114は、第１および第２のトラン
ジスタとしてのFET1および２、帰還抵抗RfBと抵抗Ｒか
ら成る帰還回路1142、インダクタンスＬおよび負荷抵抗
RLから成る帯域補償回路1143を備えて構成される。
本発明のクランプ回路において必須のディプレッション
形ショットキーバリア形電界効果トランジスタとは、ゲ
ート・ソース間の電圧VGSによってドレイン電流Idを変
化させる形式のものである。また、ディプレッション形
とはゲート・ソース間の電圧VGSが負の一定電圧VP（ピ
ンチオフ電圧）以下のときIdが０となり、VPより大きく
なるに従ってIdが増加する形式のものをいい、VGSが０
または負のときIdが０でVGSが０より大きくなるに従っ
てIdが増加する形式のものと区別される。
形ショットキーバリア形電界効果トランジスタとは、ゲ
ート・ソース間の電圧VGSによってドレイン電流Idを変
化させる形式のものである。また、ディプレッション形
とはゲート・ソース間の電圧VGSが負の一定電圧VP（ピ
ンチオフ電圧）以下のときIdが０となり、VPより大きく
なるに従ってIdが増加する形式のものをいい、VGSが０
または負のときIdが０でVGSが０より大きくなるに従っ
てIdが増加する形式のものと区別される。
FETはゲート・ソース間がショットキーバリア形のダイ
オードとなっており、ゲート電極がダイオードのアノー
ド，ソース電極がカソードに相当する。これをクランプ
ダイオードとして使用する。すなわち第１図におけるFE
T1では第３図におけるクランプダイオード11と出力バッ
ファ回路14の両方の機能を有している。クランプ動作
は、第３図で説明したのと同様の原理であるが、本発明
のクランプ回路では、クランプレベルを直流増幅回路11
4のFETを通じて供給する点が特徴である。すなわち、第
１図において、信号S2が第４図に示すような過渡現象を
伴ったパルス列であるとする。直流増幅回路114の入力
点Ａの初期電位は、キャパシタ12の電荷が初期状態とし
て0Vにあるとする。時刻t1で入力点Ａの電位はeiに上が
ろうとする。一方、本発明はFET1のゲート・ソース間の
ショットキーバリアダイオードをクランプダイオードと
して使用するものである。したがって、入力点Ａが0Vを
越えようとするとFET2のゲート・ソース間のダイオード
が導通になってその正方向抵抗Rfを介してキャパシタ12
の電荷を放電する。この際Rfは極めて低いので時刻t1で
入力点Ａの電位は0Vのままであり、時刻t2までこの状態
が続く。時刻t2で入力信号パルスS2がほぼ０電位に戻る
と、入力点Ａの電位は変化量eiだけ下がり-eiとなる。
これによってFET1のダイオードはカットオフ状態とな
る。時刻t3において入力信号S2の振幅は正方向にeiだけ
変化し、これに伴って入力点Ａの電位もeiだけ上昇して
0V電位に戻る。このようにして、S2の直流レベルが変動
しても入力点Ａにおけるパルスの直流レベルは一定に保
たれる。
オードとなっており、ゲート電極がダイオードのアノー
ド，ソース電極がカソードに相当する。これをクランプ
ダイオードとして使用する。すなわち第１図におけるFE
T1では第３図におけるクランプダイオード11と出力バッ
ファ回路14の両方の機能を有している。クランプ動作
は、第３図で説明したのと同様の原理であるが、本発明
のクランプ回路では、クランプレベルを直流増幅回路11
4のFETを通じて供給する点が特徴である。すなわち、第
１図において、信号S2が第４図に示すような過渡現象を
伴ったパルス列であるとする。直流増幅回路114の入力
点Ａの初期電位は、キャパシタ12の電荷が初期状態とし
て0Vにあるとする。時刻t1で入力点Ａの電位はeiに上が
ろうとする。一方、本発明はFET1のゲート・ソース間の
ショットキーバリアダイオードをクランプダイオードと
して使用するものである。したがって、入力点Ａが0Vを
越えようとするとFET2のゲート・ソース間のダイオード
が導通になってその正方向抵抗Rfを介してキャパシタ12
の電荷を放電する。この際Rfは極めて低いので時刻t1で
入力点Ａの電位は0Vのままであり、時刻t2までこの状態
が続く。時刻t2で入力信号パルスS2がほぼ０電位に戻る
と、入力点Ａの電位は変化量eiだけ下がり-eiとなる。
これによってFET1のダイオードはカットオフ状態とな
る。時刻t3において入力信号S2の振幅は正方向にeiだけ
変化し、これに伴って入力点Ａの電位もeiだけ上昇して
0V電位に戻る。このようにして、S2の直流レベルが変動
しても入力点Ａにおけるパルスの直流レベルは一定に保
たれる。
FET2はゲート・ソース間の電圧によって出力電流Idを制
御する電圧制御素子であるから、第６図の従来回路で使
用していたバイポーラ・トランジスタのように、バイア
ス電流を供給する必要がなく、したがって第６図142の
ようなバイアス電流供給用抵抗を必要としない。このた
め第１図の入力点Ａから見たFET1の入力インピーダンス
は、クランプ用ダイオードとして用いるゲート・ソース
間の接合ダイオードの正方向（または逆方向）抵抗値そ
のものとなる。換言すれば、本発明の回路は、第３図に
おいて出力バッファ回路14として入力インピーダンスが
無限大という理想的なものを用いたのと等価な効果が得
られる。接合ダイオードの逆方向抵抗値は、通常数100K
Ω−数ＭΩと極めて大きいので、従来得られなかった理
想的に近いクランプ動作を行なわせることができる。
御する電圧制御素子であるから、第６図の従来回路で使
用していたバイポーラ・トランジスタのように、バイア
ス電流を供給する必要がなく、したがって第６図142の
ようなバイアス電流供給用抵抗を必要としない。このた
め第１図の入力点Ａから見たFET1の入力インピーダンス
は、クランプ用ダイオードとして用いるゲート・ソース
間の接合ダイオードの正方向（または逆方向）抵抗値そ
のものとなる。換言すれば、本発明の回路は、第３図に
おいて出力バッファ回路14として入力インピーダンスが
無限大という理想的なものを用いたのと等価な効果が得
られる。接合ダイオードの逆方向抵抗値は、通常数100K
Ω−数ＭΩと極めて大きいので、従来得られなかった理
想的に近いクランプ動作を行なわせることができる。
更に本発明の特徴は、直流増幅回路114がソース接地型
直流負帰還増幅回路にもなっていることに加えて帯域補
償回路1143を備えているので広帯域な電圧利得も得られ
ることである。すなわち、第１図の入力点Ａ点において
クランプされた信号は、FET1によって増幅されてドレイ
ン（Ｃ点）に出力される。このFET2のドレインとFET3の
ドレインは、互いに接続されている。この出力信号は、
インダクタンスＬと負荷抵抗RLとで構成される帯域補償
回路1143のピーキング特性を付与され、これによって帯
域が改善された広帯域な特性を有している。一方FET2の
ゲートには、帰還回路1142の帰還抵抗RfBを介して出力
信号の一部が入力される。この信号の位相は、第１図Ａ
点の位相を反転したものである。FET2のゲート電位は、
帰還回路1142の帰還抵抗RfBと抵抗1147で構成されるバ
イアス回路を介して直流電源VGGから加えられる。FET2
に帰還される信号の大きさは、帰還抵抗RfBと抵抗1147
の抵抗値の比によってほぼ決まる。FET1の負荷抵抗値
は、負荷抵抗RLに帰還回路1142の入力抵抗とFET2の動作
抵抗とを並列に接続したものとなる。したがって、開放
電圧利得は、FET2の相互コンダクタンスgmとFET2の負荷
抵抗値との関係できまる。
直流負帰還増幅回路にもなっていることに加えて帯域補
償回路1143を備えているので広帯域な電圧利得も得られ
ることである。すなわち、第１図の入力点Ａ点において
クランプされた信号は、FET1によって増幅されてドレイ
ン（Ｃ点）に出力される。このFET2のドレインとFET3の
ドレインは、互いに接続されている。この出力信号は、
インダクタンスＬと負荷抵抗RLとで構成される帯域補償
回路1143のピーキング特性を付与され、これによって帯
域が改善された広帯域な特性を有している。一方FET2の
ゲートには、帰還回路1142の帰還抵抗RfBを介して出力
信号の一部が入力される。この信号の位相は、第１図Ａ
点の位相を反転したものである。FET2のゲート電位は、
帰還回路1142の帰還抵抗RfBと抵抗1147で構成されるバ
イアス回路を介して直流電源VGGから加えられる。FET2
に帰還される信号の大きさは、帰還抵抗RfBと抵抗1147
の抵抗値の比によってほぼ決まる。FET1の負荷抵抗値
は、負荷抵抗RLに帰還回路1142の入力抵抗とFET2の動作
抵抗とを並列に接続したものとなる。したがって、開放
電圧利得は、FET2の相互コンダクタンスgmとFET2の負荷
抵抗値との関係できまる。
第１図に示す直流増幅回路114は、FET1とFET2とを並列
に接続し、FET1のゲートには入力信号を、FET2のゲート
には帰還信号を各入力する構成をとっている。したがっ
て、入力信号路と帰還路とを分離することができ、帰還
量を任意に設定することができる。また、FET1のゲート
・ドレイン間は本質的に絶縁されているので、FET1の負
荷インピーダンスが変化してもゲート側のクランプ動作
には何の影響も与えない。すなわち直流増幅回路114は
出力バッファ回路としても理想的に働く。第２図は直流
増幅回路114の出力信号の波形図であり、本第２図に示
す如くこの信号は充分に直流クランプが施され、さらに
増幅されたより広帯域な信号である。
に接続し、FET1のゲートには入力信号を、FET2のゲート
には帰還信号を各入力する構成をとっている。したがっ
て、入力信号路と帰還路とを分離することができ、帰還
量を任意に設定することができる。また、FET1のゲート
・ドレイン間は本質的に絶縁されているので、FET1の負
荷インピーダンスが変化してもゲート側のクランプ動作
には何の影響も与えない。すなわち直流増幅回路114は
出力バッファ回路としても理想的に働く。第２図は直流
増幅回路114の出力信号の波形図であり、本第２図に示
す如くこの信号は充分に直流クランプが施され、さらに
増幅されたより広帯域な信号である。
本発明の更に他の効果は、第６図の如き従来の回路に比
べモノリシックIC化が容易なことである。すなわち、本
発明によればクランプダイオードの非導通時におけるキ
ャパシタ12（容量Ｃ）の放電時定数は、Ｃ・Rbとなり、
従来回路のＣ・（Rb//Zin）に比べ２桁程度大きくでき
る。このため、従来と同程度のクランプ効果を得るのに
容量Ｃの大きさは、回路の動作周波数が充分高い場合に
は、モノリシックICにおいて実現可能な値とすることが
できる。
べモノリシックIC化が容易なことである。すなわち、本
発明によればクランプダイオードの非導通時におけるキ
ャパシタ12（容量Ｃ）の放電時定数は、Ｃ・Rbとなり、
従来回路のＣ・（Rb//Zin）に比べ２桁程度大きくでき
る。このため、従来と同程度のクランプ効果を得るのに
容量Ｃの大きさは、回路の動作周波数が充分高い場合に
は、モノリシックICにおいて実現可能な値とすることが
できる。
なお、本発明を説明するにあたり、入力バッファ回路と
してFETのソースホロワ回路を用いる例を示したが、こ
れはモノリシックIC化に適した例として示したものであ
る。しかし、本発明はこれに限るものではなく、出力イ
ンピーダンスが充分に小さければ他の回路、例えばエミ
ッタホロワ回路を用いてもよい。
してFETのソースホロワ回路を用いる例を示したが、こ
れはモノリシックIC化に適した例として示したものであ
る。しかし、本発明はこれに限るものではなく、出力イ
ンピーダンスが充分に小さければ他の回路、例えばエミ
ッタホロワ回路を用いてもよい。
以上説明した如く本発明は、低出力インピーダンスの入
力バッファ回路とキャパシタ結合する直流増幅回路とを
備え、この直流増幅回路はドレイン同志を結合して成る
２個のディプレッション形ショットキーバリア電界効果
トランジスタを利用する直流増幅回路に帯域補償と負帰
還機能を付与したものとして構成し、交流結合回路によ
って直流成分を失った入力信号を入力バッファを介して
受けることにより、従来得られなかった理想に近いクラ
ンプし動作を行なわせ、かつ出力信号として、広帯域で
安定性に優れた信号を得ることができ、さらにモノリシ
ックIC化が容易であるという大きな利点を有する直流ク
ランプ回路を提供することができるという効果がある。
力バッファ回路とキャパシタ結合する直流増幅回路とを
備え、この直流増幅回路はドレイン同志を結合して成る
２個のディプレッション形ショットキーバリア電界効果
トランジスタを利用する直流増幅回路に帯域補償と負帰
還機能を付与したものとして構成し、交流結合回路によ
って直流成分を失った入力信号を入力バッファを介して
受けることにより、従来得られなかった理想に近いクラ
ンプし動作を行なわせ、かつ出力信号として、広帯域で
安定性に優れた信号を得ることができ、さらにモノリシ
ックIC化が容易であるという大きな利点を有する直流ク
ランプ回路を提供することができるという効果がある。
第１図は本発明による直流クランプ回路の一実施例を示
す回路図、第２図は第１図の直流クランプ回路の出力信
号の一例を示す波形図、第３図はダイオードクランプ方
式による直流補償回路の基本構成を示すブロック図、第
４図は直流補償回路への入力信号の一例を示す波形図、
第５図は第４図の入力信号に対するダイオードクランプ
方式による直流補償後の出力信号の一例を示す波形図、
第６図は従来のダイオードクランプ方式の一例を示す回
路図である。 1,2,3……FET（ディプレッション形ショットキーバリア
電界効果トランジスタ、11……ダイオード、12……キャ
パシタ、13,113……入力バッファ回路、14……出力バッ
ファ回路、114……直流増幅回路、1131……抵抗、1142
……帰還回路、1143……帯域補償回路。
す回路図、第２図は第１図の直流クランプ回路の出力信
号の一例を示す波形図、第３図はダイオードクランプ方
式による直流補償回路の基本構成を示すブロック図、第
４図は直流補償回路への入力信号の一例を示す波形図、
第５図は第４図の入力信号に対するダイオードクランプ
方式による直流補償後の出力信号の一例を示す波形図、
第６図は従来のダイオードクランプ方式の一例を示す回
路図である。 1,2,3……FET（ディプレッション形ショットキーバリア
電界効果トランジスタ、11……ダイオード、12……キャ
パシタ、13,113……入力バッファ回路、14……出力バッ
ファ回路、114……直流増幅回路、1131……抵抗、1142
……帰還回路、1143……帯域補償回路。
Claims (1)
- 【請求項１】低出力インピーダンスの入力バッファ回路
と、ドレインが互いに接続されそれぞれのソースを接地
した第１および第２のディプレッション形ショットキー
バリア電界効果トランジスタと、一端を前記ドレインに
他端を直流電源に接続したインダクタンスと負荷抵抗を
直列接続してピーキング回路を形成し入力信号に対する
広帯域性を増大する帯域補償回路と、前記ドレインから
出力する信号を受けて帰還信号を発生しこれを前記第２
のディプレッション形ショットキーバリア電界効果トラ
ンジスタのゲートに供給する帰還回路とを備えた直流増
幅回路と、前記入力バッファ回路の出力と前記第１のデ
ィプレッション形ショットキーバリア電界効果トランジ
スタのゲートに接続されたキャパシタとを有して前記入
力バッファ回路に入力する交流結合回路で直流成分を失
った信号の直流成分を再生補償することを特徴とする直
流クランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011949A JPH0752823B2 (ja) | 1988-01-21 | 1988-01-21 | 直流クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011949A JPH0752823B2 (ja) | 1988-01-21 | 1988-01-21 | 直流クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01188017A JPH01188017A (ja) | 1989-07-27 |
| JPH0752823B2 true JPH0752823B2 (ja) | 1995-06-05 |
Family
ID=11791888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63011949A Expired - Lifetime JPH0752823B2 (ja) | 1988-01-21 | 1988-01-21 | 直流クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752823B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114313A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 直流クランプ回路 |
-
1988
- 1988-01-21 JP JP63011949A patent/JPH0752823B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01188017A (ja) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0139078B1 (en) | Amplifier transistor circuit | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US4459555A (en) | MOS Differential amplifier gain control circuit | |
| KR940023027A (ko) | 레일-투-레일 공통 모드 범위를 갖는 차동 증폭기 | |
| JPH0213487B2 (ja) | ||
| US4000474A (en) | Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics | |
| US4596958A (en) | Differential common base amplifier with feed forward circuit | |
| US4004244A (en) | Dynamic current supply | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| US4587494A (en) | Quasi-complementary class B IC output stage | |
| US3050688A (en) | Transistor amplifier | |
| EP0618674B1 (en) | Voltage-to-current conversion circuit | |
| US4241314A (en) | Transistor amplifier circuits | |
| US4583052A (en) | Amplifier having complete isolation of power sources | |
| JP3162732B2 (ja) | 増幅回路 | |
| US5068623A (en) | High-gain amplifier with low noise and low power dissipation, using field effect transistors | |
| JPH0618293B2 (ja) | 演算増幅器 | |
| JPH0752823B2 (ja) | 直流クランプ回路 | |
| US4590438A (en) | Bipolar transistor circuit with FET constant current source | |
| JPH01188018A (ja) | 直流クランプ回路 | |
| JPH0544843B2 (ja) | ||
| JPS63114313A (ja) | 直流クランプ回路 | |
| JPH02177724A (ja) | 出力バッファ回路 | |
| KR0161270B1 (ko) | 증폭기 장치 | |
| JPH0136069B2 (ja) |