JPH01188018A - 直流クランプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直流クランプ回路に関し、特にシ嘗ットキパリ
ア電界効果トランジスタを用いた直流クランプ回路に関
する。

〔従来の技術〕

ディジタル伝送回路において、交流結合回路（多くの場
合、交流結合増幅回路）によって失われた送信信号の直
流成分を補償するために直流補償回路が用いられ、その
簡単なものとしてダイオードクランプ方式が広く用いら
れている。

第３図は、ダイオードクランプ方式による直流補償回路
の基本構成を示した図であシ、これに関しては５くルス
・ディジタル回路”安藤和昭著；昭晃堂に詳細に説明さ
れている。第３図において、ダイオード１１とキャパシ
タ１２とが２２７１回路を構成するが、一般にはさらに
入力側に低出力インピーダンス２゜ｕｔの入カパッファ
回路１３、出力側に高入力インピーダンスＺｌｎの出力
バッファ回路１４を必要とする。

まず、ダイオードクランプ方式の原理を簡単按説明する
。いま第３図で入力信号Ｓ、は、すでにその前に通過し
てきた交流結合回路により直流成分が遮断されているも
のとする。このときキャパシタ１２に入力する信号あの
直流レベルは、そのパルス到来間隔が時間的に変動する
場合第４図に示すように過渡現象を伴って変化するパル
ス列となり、さらに交流結合回路の低域遮断時定数が小
さいと第４図の破線曲線４１で示すようなパルス波形に
対するサグ（たるみ）をもたらすことになる。

このような現象を防止し、到来するパルス間隔が変動す
る場合でも出力パルスの基底電位を一定直流レベルに固
定するのがクランプ回路の機能である。

いま第３図における信号Ｓ、が第４図に示すような過渡
現象を伴ったパルス列とする。キャパシタ１２の電荷が
初期状態として０であるとすれば、時刻ｔ１でキャパシ
タ１２とダイオード１ｘｔｖ接続点１ｏの電位はｅＨに
上がろうとするが、それと同時にダイオード１１が導通
になってその正方向抵抗Ｒ，を介してキャパシタ１２の
電荷を放電する。

この際Ｒ，は、極めて低い（数Ω−数１ｏΩ）ので時刻
ｔ１　で接続点１０の電位はほとんど０のままであり、
時刻ｔ！までこの状態が続く。時刻ｔ。

で入力信号パルスＳ！がほぼ０電位に戻ると、接続点１
０の電位はジの変化１ｔｔｅｓだけ下がってｅｌとなり
、これによってダイオード１１はカットオフ状態となる
。このときダイオードの逆方向抵抗Ｒｈは極めて高いの
で、時刻ｔ！がら次のパルス到来時刻ｔ３までの間、接
続点１ｏの電位はほとんど−０１に保たれる。時刻ｔ、
において入力信号Ｓ、の振幅は正方向にｅｌだけ変化し
、これに伴って接続点１０の電位もｅｌだけ上昇して０
電位に戻る。このようにして、Ｓ、の直流レベルが変動
しても接続点１０における出力パルスの直流レベルは一
定に保たれる。第５図は以上述べたような接続点１０に
おける波形変化を示したものである。なお、ここでは簡
単のためクランプダイオードは、それにかかる端子電圧
が負のとき逆方向の高抵抗Ｒｈとカシ、端子電圧が正の
とき順方向抵抗の低抵抗ＲｆＫなる理想的なダイオード
として説明したが、実際には＋０．５〜＋０．８ｖ程度
の端子電圧（＋　ＶＤ　）の付近で連続的にＲｈからＲ
ｔＫ変わる。この場合、クランプレベルは０ではなく十
ＶＤとなる。

以上の説明から明らかなように、クランプダイオードの
正方向抵抗Ｒｆが小さいほど、また逆方向抵抗Ｒｈが大
きいほど良好なりランプ特性が得られる。第３図の入力
ハッファ回路１３及び出カバ、ファ回路１４は、クラン
プ回路の前後に接続される他の回路によって、クランプ
回路の動作が影響されないようにするためには必要であ
る。この場合、クランプ特性を劣化させないためには、
入カパッファ回路１３の出力インピーダンスＺ。ａｔは
ＲｆＫ比べ充分に小さいこと、さらに出力バッファ回路
１４の入力インピーダンスＺｌｎはＲｂに比べ充分に大
きいことが必要である。

以上述べたダイオードクランプ方式を実現する従来の回
路を第６図に示す。入力バッファ回路１３としてバイポ
ーラ・トランジスタを利用するトランジスタ１３１によ
るエミッタホロ９回路を用いて出力インピーダンスＺｏ
ｕｔｔ”低くし、出力バッファ回路１４にはトランジス
タ１４１による同様なエミ、タホロワ回路を用いて入力
インピーダンスＺｌｎを高くしている。出力バッファ回
路１４においては、トランジスタ１４１を動作させるた
めに、ベースバイアス電流供給用の抵抗１４２（抵抗値
ｒｂ　）が必要である。しかしこのために出力バッファ
回路の入力インピーダンスＺｌｎはトランジスタ１４１
０入力インピーダンスｒｂ　との並列値で与えられるこ
とになり、バイアス用電源の電圧を極端に大きくできな
いことなどから、Ｚｌｎを充分に大きくすることは事実
上困難であった。

トランジスタ１４１０入力インピーダンス自体は、回路
の複雑化を許容するなら、トランジスタ１４１の出力側
に更に１段エミッタホロワ回路を接続した、いわゆるダ
ーリントン接続にして、数百にΩ以上にすることもでき
る。しかしこの場合でもバイアス用抵抗１４２は取り除
けないのでＺｉ＋ｓはｒｂ以上に大きくできない。

〔発明が解決しようとする問題点〕

上述した如く、従来のクランプ回路では出カバ、ファ回
路の入力インピーダンスを充分大きくできないために、
クランプダイオードの非導通時の回路時定数の値が充分
に大きくならず、入力信号として同極性のパルスが続く
と、出力信号の直流レベルも変動してしまうという欠点
がある。

本発明の目的は、上述した欠点を除去し、従来回路にな
かった負帰還の電圧増幅機能を帯域補償機能と共に備え
、さらに従来回路より構成が簡単でより広帯域かつＩＣ
化に適する直流クランプ回路を提供することにある。

〔問題点を解決するための手段〕

本発明の直流クランプ回路は、低出力インピーダンスの
入力バッファ回路と、ソースがアースに接続されたデイ
プレッジ璽ン形シ冒、トキーバリア電界効果型の第１の
トランジスタと、前記第１のトランジスタのドレインに
ソースが接続されたデイブレ、シーン型シｍｙトキーバ
リア電界効果型の第２のトランジスタと、一端を前記第
２のトランジスタのドレインに他端を直流電源に接続さ
れインダクタンスと負荷抵抗を直列接続して構成される
帯域補償回路と、前記第２のトランジスタのドレインか
ら出力される信号を受けて帰還信号を発生しこれを前記
第２のトランジスタのドレインに送出する帰還回路とを
含んで構成される直流増幅回路と、前記入力バッファ回
路の出力と前記第１のトランジスタのゲートとを結合す
るキャパシタとを備えて構成される。

〔実施例〕

次に図面を参照して本発明の詳細な説明する。

第１図は本発明の直流クランプ回路の一実施例を示す回
路図である。第１図の実施例は低出力インピーダンスの
入力バッファ回路１１３、ソースがアースに接続された
第１のトランジスタとじてのデイブレ、シ冒ン形シ嘗、
トキーバリア電界効果トランジスタを利用するＦＥＴＩ
とこのＦＥＴＩのドレインにソースが接続された第２の
トランジスタとしてのＦＥＴ２ならびに帰還回路１１４
２と帯域補償回路１１４３を備えた直流増幅回路１１４
、キャパシタ１２を備えて構成される。

本発明のクランプ回路において必須のデイブレ、ジョン
形のシ、、トキーバリア形電界効果トランジスタ（以下
単にＦＥＴと記す）とは、ゲート・ソース間の電圧Ｖａ
Ｓによってドレイン電流Ｉｄを変化させる形式のもので
ある。また、デイプレジ、ン形とはゲート・ソース間の
電圧ＶＧ８が負の一定電圧Ｖｐ　（ピンチオフ電圧）以
下のときＩｄが０となり、Ｖｐより大きくなるに従って
Ｉｄが増加する形式のものをいい、ＶＣＳが０または負
のときＩｄがＯでＶＣＳが０より大きくなるに従ってＩ
ｄが増加する形式のものと区別される。

ＦＥＴはゲート・ソース間がシｍｙトキーバリア形のダ
イオードとなっており、ゲート電極がダイオードのアノ
ード、ソース電極がカノードに相当する。これをクラン
プダイオードとして使用する。すなわち第１図における
ＦＥＴＩは第３図におけるクランプダイオード１１と出
力バッファ回路１４の両方の機能を有している。クラン
プ動作は、第３図で説明したのと同様の原理であるが、
本発明のクランプ回路では、クランプレベルヲ直流増幅
回路１１４の内蔵ＦＥＴを通じて供給する点が特徴であ
る。すなわち、第１図において、信号Ｓ、が第４図に示
すような過渡現象を伴ったパルス列であるとする。直流
増幅回路１１４の入力点の初期電位は、キャパシタ１２
の電荷が初期状態として０■にあるとする。時刻ｔ１で
入力点Ａの電位はｅｌに上がろうとする。一方、本発明
はＦＥＴ１のゲート・ソース間のシ璽ットキーバリアダ
イオードを、クランプダイオードとして使用するもので
ある。したがって、入力点ＡがＯＶを越えようとすると
ＦＥＴＩのゲート・ソース間のダイオードが導通になっ
てその正方向抵抗Ｒ，を介してキャパシタ１２の電荷を
放電する。この際Ｒ８は、極めて低いので時刻ｔ、で入
力点Ａの電位はＯｖのままであり、時刻ｔ、までこの状
態が続く。時刻ｔ。

で入力信号パルスＳ、がほぼ０電位に戻ると、入力点Ａ
の電位は変化量ｅ１だけ下が９−ｅｌとなる。

これによってＦＥＴ２のダイオードはカットオツ状態と
なる。時刻ｔ、において入力信号Ｓ！の振幅は正方向に
ｅｌだけ変化し、これに伴って入力点Ａの電位もｅｌだ
け上昇してＯｖ定電位戻る。このようにして、Ｓｔの直
流レベルが変動しても入力点Ａにおけるパルスの直流レ
ベルは一定に保たれる。

ＦＥＴＩはゲート・ソース間の電圧によって出力電流Ｉ
ｄを制御する電圧制御素子であるから、第６図の従来回
路で使用していたバイポーラ・トランジスタのように、
バイアス電流を供給する必要がなく、シたがって第６図
１４２のようなバイアス電流供給用抵抗を必要としない
。このため第１図の入力点Ａから見たＦＥＴＩの入力イ
ンピーダンスは、クランプ用ダイオードとして用いるゲ
ート・ソース間の接合ダイオードの正方向（または逆方
向）抵抗値そのものとなる。換言すれば、本発明の回路
は１、窮３図において出力バッファ回路１４として入力
インピーダンスが無限大という理想的なものを用いたの
と等価な効果が得らルる。

接合ダイオードの逆方向抵抗値は、通常数１０ＯＫΩ〜
数ＭΩと極めて大きいので、従来得られなかった理想的
に近いクランプ動作を行なわせることができる。

更に本発明の特徴は、直渡増１ｍ１回路１１４がソース
接地型直流負帰還増幅回路にもなっていることに加えて
帯域補償口＋ｉ１を備えていることから、広帯域な電圧
利得もイ・ヒられることである。すなわち、第１図の入
力点Ａ点においてクランプされた信号は、ＦＥＴ１によ
って増幅されてＦＥＴ２のドレイン（６点）に出力され
る。このＦＥＴＩのドレイ／とＦＥＴ２のソースは接続
されている。

この出力信号は、インダクタンスＬと９荷砥面ＲＬとで
構成される帯域補償ｉ′＃：１１４３で決るピーキング
特性を有して２シ、これによって帯域が改善された広帯
域な特性となっている。一方ＦＥＴ２のゲートには、帰
還回路１１４２の帰還抵抗Ｒｆｎを介し、て出力信号の
一部が入力される。

この信号の位相は、第１図Ａ点の位相を反転したもので
ある。ＦＥＴ２のゲート電位は、帰還回路１１４２の帰
還抵抗Ｒｆｎと抵抗Ｒで構成されるバイアス回路を介Ｌ
７て直流電源Ｖｃｃから加えられる。

ＦＥＴ２に帰還される信号の大きさは、帰還抵抗ＲｆＢ
と抵抗Ｒの抵抗値の比よってほぼ決まる。

第１図（で示す直流増幅回路１１４は、ＦＥＴ　１とＦ
ＥＴ２とを直列に接続し、ＦＥＴＩのゲートには入力信
号を、ＦＥＴ２のゲートには帰還信号を各入力する構成
をとっている。

したがって、入力信号路と帰還路とは分離することがで
き、帰還量を任意に設定することができる。ま＊、、Ｆ
ＥＴＩのゲート・ドレイン間は本質的に絶縁されている
ので、ＦＥＴ１の負荷インピーダンスが変化して本ゲー
ト側のクランプ動作には何の影響も与えない。すなわち
直流増幅回路１１４は出力バッファ回路としても理想的
に働く。

第２図は直流増幅回路１１４の出力信号の波形図であシ
、本図に示す如くこの信号は充分に直流クランプが施さ
れ、さらに増幅されたより広帯域な信号である。

本発明の更に他の特徴は、第６図の如き従来の回路に比
ベモノリシ、りＩＣ化が容易なことである。すなわち、
本発明によればクランプダイオードの非導通時における
キャパシタ１２（答ｉＣ）の放電時定数は、Ｃ−Ｒｈと
なり、従来回路のＣ・（Ｒｈ／／　Ｚ　ｓ　１１）に比
べ２桁程度大きくできる。このため、従来と同程度のク
ランプ効果を得るのに容量Ｃの大きさは、回路の動作周
波数が充分高い場合には、そノリシックＩＣにおいて実
現可能な値とすることができる。

なお、本発明を説明するにあたり、入力バッファ回路と
してＦＥＴ３によるソースホロワ回路を用いる例を示し
たが、これはモノリシ、りＩＣ化に適した例として示し
たものである。しかし、本発明はこれに限るものではな
く、出力インピーダンスが充分に小さければ他の回路、
例えばエミッタホロワ回路を用いてもよい。

〔発明の効果〕

以上説明した如く本発明は、低出力インピーダンスの入
カパッファ回路とキャパシタ結合する直流増幅回路とを
備え、この直流増幅回路はドレインとソースとを結合し
て成る２個のデイプレッジ璽ン形ショットキーバリア電
界効果トランジスタを利用する直流増幅回路に帯域補償
と負帰還機能を付与したものとして構成し、交流結合回
路によって直流成分を失った入力を入カパッファ回路を
介して受けることにより、従来得られなかった理想に近
いクランプ動作を行なわせ、かつ出力信号として、広帯
域で安定性に優れた信号を得ることができ、さらにモノ
リシックＩＣ化が容易であるという大きな利点を有する
直流クランプ回路を提供することができるという効果が
ある。

【図面の簡単な説明】

第１図は本発明である直流クランプ回路の一実施例を示
す回路図、第２図は第１図の直流クランプ回路の出力信
号の一例を示す波形図、第３図はダイオードクランプ方
式による直流補償回路の基本構成を示すブロック図、第
４図は直流補償回路への入力信号の一例を示す波形図、
第５図は第４図の入力信号に対するダイオードクランプ
方式に□よる直流補償後の出力信号を示す波形図、第６
図は従来のダイオードクランプ方式の一例を示す回路図
である。 １．２．３・・・・・・ＦＥ式デイブレ、シ嘴ン形シ１
、トキーバリア電界効果トランジスタ）、１１・・・・
・・ダイオード、１２・・・・・・キャパシタ、１３，
１１３・・・・・・入カバッファ向路、１４・・・・・
・出力バッファ回路、１１４・・・・・・直流増幅回路
、１３１，１４１・・・・・・トランジスタ、１３２，
１４２，１４３．１１３１・・・・・・抵抗、１１４２
・・・・・・帰還回路、１１４３・・・・・・帯域補償
回路。 代理人　弁理士　　内　原　　　音

Claims (1)

【特許請求の範囲】
1. 低出力インピーダンスの入力バッファ回路と、ソースが
   アースに接続されたディプレッション形ショットキーバ
   リア電界効果型の第１のトランジスタと、前記第１のト
   ランジスタのドレインにソースが接続されたディプレッ
   ション型ショットキーバリア電界効果型の第２のトラン
   ジスタと、一端を前記第２のトランジスタのドレインに
   他端を直流電源に接続されインダクタンスと負荷抵抗を
   直列接続して構成される帯域補償回路と、前記第２のト
   ランジスタのドレインから出力される信号を受けて帰還
   信号を発生しこれを前記第２のトランジスタのドレイン
   に送出する帰還回路とを含んで構成される直流増幅回路
   と、前記入力バッファ回路の出力と前記第１のトランジ
   スタのゲートとを結合するキャパシタとを備え、前記入
   力バッファから入力する交流結合回路によって直流成分
   を失なった信号に対する直流成分の補償を行なうことを
   特徴とする直流クランプ回路。