JPS63114315A - 直流クランプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ショットキバリア電界効果トランジスタを用
いた直流クランプ回路に関する。

（従来の技術） ディジタル伝送回路において、交流結合回路（多くの場
合、交流結合増幅回路）によって失われた送信信号の直
流成分を補償するために直流補償回路が用いられ、その
簡単なものとしてダイオードクランプ方式が広く用いら
れている。

第３図は、ダイす−ドクランプ方式による直流補償回路
の基本構成を示した図である。図において、ダイオード
１１とキャパシタ１２とがクランプ回路を構成するが、
一般にはさらに入力側に低出力インピーダンスＺ０１．
の入力バッファ回路１３、出力側に高入力インピーダン
スＺＬａの出力バッファ回路１４を必要とする。

まず、ダイオードクランプ方式の原理を簡単に説明する
。いま第３図で入力信号ＳＩは、すでにその前に通過し
てきた交流結合回路により直流成分が遮断されているも
のとする。このときキャパシタ１２に入力する信号Ｓ、
の直流レベルは、そのパルス到来間隔が時間的に変動す
る場合第４図の破線で示すように過渡現象を伴って変化
し、さらに交流結合回路の低域遮断時定数が小さいと第
４図４１の曲線で示すようにパルス波形にサグ（たるみ
）を生じることになる。このような現象を防止し、到来
するパルス間隔が変動す・る場合でも出力パルスの基低
電位を一定直流レベルに固定するのがクランプ回路の機
能である。

いま第３図における信号Ｓ、が第４図に示すような過渡
現象を伴ったパルス列とする。キャパシタ１２の電荷が
初期状態としてＯであるとすれば、時刻ｔ、でキャパシ
タ１２とダイオード１１の接読点１０の電位はｅｌに上
がろうとするが、それと同時にダイオード１１が導通に
なってその正方向抵抗（Ｒ，）を介してキャパシタ１２
の電荷を放電する。この際Ｒｒは、極めて低い（数Ω〜
数１０Ω）ので時刻ｔ、で接続点１０の電位はほとんど
０のままであり、時刻ｔ。

までこの状態が続く。時刻ｔ、で入力信号パルスＳ。

がほぼＯＴｔ位に戻ると、接読点１ｏの電位はＳ、の変
化ｆｔｅｌだけ下がって−ｅ、となり、これによってダ
イオード１１はカットオフ状態となる。このときダイオ
ード１１の逆方向抵抗（Ｒｈ）は極めて晶いので、時刻
し、から次のパルス到来時刻し、までの間、接続点１０
の電位はほとんど−ｅ、に保たれる。時刻ｔ３において
入力信号Ｓ□の振幅は正方向にｅ、たけ変化し、これに
伴って接続点１０の電位もｅ、たけ上昇して０電位に戻
る。このようにして、ＳＺの直流レベルが変動しても接
続点１０における出力パルスの直流レベルは一定に保た
れる。第５図は以上述べたような接続点１０における波
形変化を示したものである。なお、ここでは簡単のため
クランプダイオードは、それにかかる端子電圧が負のと
き逆方向の高抵抗Ｒ５となり、端子電圧が正のとき順方
向抵抗の低抵抗Ｒ，になる理想的なダイオードとして説
明したが、実際には＋０．５〜＋０．８ｖ程度の端子電
圧（＋ＶＩ＞）の付近で連続的にＲ５からＲ２に変わる
。

この場合、クランプレベルはＯでなく＋チとなる。

以上の説明から明らかなように、クランプダイオードの
正方向抵抗Ｒ，が小さいほど、また逆方向抵抗Ｒ１が大
きいほど良好なりランプ特性が得られる。第３図の入力
バッファ回路１３及び出力バッファ回路１４は、クラン
プ回路の前後に接続される他の回路によって、クランプ
回路の動作が影響を受けないようにするためには必須で
ある。この場合クランプ特性を劣化させないためには、
入力バッファ回路１３の出力インピーダンスｚ０．はＲ
２に比べて充分に小さいこと、さらに出力バッファ回路
１４の入力インピーダンスＺ＋ａはＲ１に比べ充分に大
きいことが必要である。

以上述べたダイオードクランプ方式を実現する従来の回
路を第６図に示す。入力バッファ回路６３としてバイポ
ーラ・トランジスタによるエミッタホロワ回路を用いて
出力インピーダンス２．ゆ、を低くし、出力バッファ回
路６４には同様なエミッタホロワ回路を用いて入力イン
ピーダンス２．ユヲ高くしている。出力バッファ回路６
４においては、トランジスタ６４１を動作させるために
、ベースバイアス電流供給用の抵抗６４２（抵抗値ｒｂ
）が必要である。しかしこのために出力バッファ回路６
４の入力インピーダンスＺ１ｍはトランジスタ６４１の
入力インピーダンスｒ１との並列値で与えられることに
なり、バイアス用電源の電圧を極端に大きくできないこ
となどから、Ｒ２，を充分に大きくすると・とは事実上
困鑓であった。トランジスタ６４１の入力インピーダン
ス自体は、回路の複雑化を許容するなら、トランジスタ
６４１の出力側に更に１段エミッタホロワ回路を接続し
た、いわゆるダーリントン接続にして、数百にΩ以上に
することもできる。

しかしこの場合でもバイアス用抵抗６４２は取除けない
のでＺｌａはｒ５以上に大きくできない。

（発明が解決しようとする問題点） この様に、従来のクランプ回路では出力バッファ回路の
入力インピーダンスを充分大きくできないために、クラ
ンプダイオードの非導通時の回路時定数の値が充分に大
きくならず、入力信号として同極性のパルスが続くと出
力信号の直流レベルも変動してしまうという欠点があっ
た。更には、実際のダイオードは＋０．５〜＋０．８■
の順方向電圧降下特性を有しているため、従来の方式で
は完全にクランプされないため直流レベルの変動が残存
するという欠点があった。

そこで、本発明の目的は、前記の欠点を除去し、従来回
路になかった負帰還の電圧増幅機能を備え、さらにクラ
ンプレベルを電圧増幅機能に供給することにより、完全
なる直流再生を行なわしめ、従来回路より構成が簡単で
ＩＣ化に適する直流クランプ回路を提供することにある
。

（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供する直流ク
ランプ回路は、低出力インピーダンスの入力バッファ回
路と；ソース端子が第１の電源に接続された第１のトラ
ンジスタと前記第１のトランジスタのドしインにソース
端子が接続された第２のトランジスタと、一端を前記入
力バッファ回路の出力端に他端を前記第１のトランジス
タのゲートに接続されたキャパシタと、一端を前記第２
のトランジスタのドレインに他端を第２の電Ｒに接続さ
れた負荷抵抗と、前記第２のトランジスタのドレインか
ら出力される信号を受けて帰還信号を送出する帰還回路
とからなり；前記第１および第２のトランジスタはディ
プレッション形ショットキバリア電界効果トランジスタ
であり、前記第２のトランジスタのゲートには前記帰還
信号を印加し、前記第２のトランジスタのドレインから
出力信号を取り出すことを特徴とする。

（実施例） 次に図面を参照して本発明の詳細な説明を行なう。

第１図は本発明である直流クランプ回路の一実施例を示
す回路図である。第１図において、１１３は低出力イン
ピーダンスの入力バッファ回路、１１４は２個のショッ
トキバリア電界効果トランジスタを用いた負帰還直流増
幅回路、１１２はキャパシタ、ＲＬは負荷抵抗、Ｒｒ８
は帰還抵抗、１１４７は抵抗である。

本発明のクランプ回路において、必須のディプレッショ
ン形のショットキバリア形電界効果トランジスタ（以下
ＦＥＴと記す）とは、ゲート・ソース間の電圧ＶＣＳに
よってドレイン電流１．を変化させる形式のものである
。また、ディプレッション形とはゲート・ソース間の電
圧ＶＣＳが負の一定電圧ＶＰ（ビンチオ）電圧）以下の
とき１４が０となり、■、より大きくなるに従って１４
が増加する形式のものをいい、ＶＧｉが０または負のと
きＩ６がＯでＶａＳがＯより大きくなるに従って１４が
増加する形式ノモノ（エンハンスメント形）と区別され
る。

ＦＥＴはゲート・ソース間がショットキバリア形のダイ
オードとなっており、ゲート電極がダイオードのアノー
ド、ソース電極がカソードに相当する。これをクランプ
ダイオードとして使用する。すなわち第１図におけるＦ
ＥＴ２は第３区におけるクランプダイオード１１と出カ
バソファ回路１４の両方の機能を有している。クランプ
動作は、第３図で説明したのと同様の原理であるが、本
発明のクランプ回路ではクランプレベルを負帰還増幅回
路１１４のＦＥＴを通じて供給する点が特徴である。す
なわち、第１図において信号Ｓ８が第４図に示すような
過渡現象を伴ったパルス列であるとする。負帰還直流増
幅回路１１４の入力点の初期電位は、抵抗素子Ｒ１とＦ
ＥＴ２のゲート・ソース間ショットキダイオードの逆方
向抵抗Ｒ５との分圧によってほぼＯＶである。　　　゛ 時刻ｔ１で入力点Ａの電位はｅ、に上がろうとする。一
方、本発明はＦＥＴ２のゲート・ソース間のショットキ
バリアダイオードを、クランプダイオードとしてイ吏用
するものである。ダイオードのカソードに相当するＦＥ
Ｔ２のソースが電源−■「に接続されている。このＩＶ
ＦＩは、ダイオードの順方向電圧である。したがって入
力点Ａが０■を越えようとするとＦＥＴ２のゲート・ソ
ース間のダイオードが導通になってその正方向抵抗Ｒ１
を介してキャパシタ１１２の電荷を放電するこの際Ｒ。

は、極めて低いので時刻１．で入力点Ａ　（７）Ｉｆｉ
位は０■のままであり、時刻ｔ、までこの状態が統く。

時刻ｔ、で入力回置パルスＳ、がほぼ０工位に戻ると、
入力点Ａの電位は変化ｔｅｌだけ下がり−ｅ、となる。

これによってＦＥＴ２のダイオードはカットオフ状態と
なる０時刻１．において入力信号Ｓ、の振幅は正方向に
ｅ、たけ変化し、これに伴って入力点Ａ０′＞電位もｅ
、たけ上昇してＯｖ電位に戻る。このようにして、Ｓ、
の直流レベルが変動しても入力点Ａにおけるパルスの直
流レベルは一定に保たれる。

ＦＥＴ２はゲート・ソース間の電圧によって出力電流工
、を制御する電圧制御素子であるから、第６図の従来回
路で使用していたバイポーラ・トランジスタのように、
バイアス電流を供給する必要がなく、シたがって第６図
６４２のようなバイアス電流供給用抵抗を必要としない
。

一方、本発明のクランプ回路においてＦＥＴ２のゲート
・ソース間のショットキダイオードが遮断状態の時の入
力点Ａの電位（Ｏｖ）は、抵抗素子Ｒ１とダイオードの
逆方向抵抗Ｒｈの分圧によって保持される。したがって
Ｒ＋はＲ１に比べて小さい値を用いなければならない。

しかし、ダイオードの逆方向抵抗値Ｒ５は通常１００に
Ω〜数ＭΩと極めて大きいので、負帰還直流増幅回路１
１４の入力インピーダンス（Ｒ，とＲ１の並列抵抗）は
ある程度大きな値が得られるので、従来得られなかった
理想に近いクランプ動作を行なわせることができる。ま
た、本発明のクランプ回路は、小さな振幅の信号に対し
ても良好なりランプ動作を行なうという利点がある。

第１図のＦＥＴ２はディプレッジ５ン形なのでその入力
点人の電圧波形がＯから−ｅ、の間で変化すると、ドレ
イン端Ｃ点における出力波形は、第２図のようになる。

＋ｅ＋＋＞１ｖｐｌであるときには出力電圧波形のハイ
レベルＶＭは電源電圧ＶＤＤに近い値となる。一方、Ｅ
ＥＴ２が完全な導通状態となると、出力波形のローレベ
ル側は電源−■、に近い値となる。

更に本発明の特徴は、回路１１４がソース接地型負帰還
直流増幅回路にもなっているから、広帯域な電圧利得も
得られることである。すなわち、第１図の入力点Ａにお
いてクランプされた信号は、ＦＥＴ２によって増幅され
てＦＥＴ３のドレイン（０点）に出力される。このＦＥ
Ｔ２のドレインとＦＥＴ３のソースとは接続されている
。一方ＦＥＴ３のゲートには、帰還回路１１４２の帰還
抵抗Ｒｒ８を介して出力信号の一部が入力される。この
信号の位相は、第１図Ａ点の位相を反転したものである
。ＦＥＴ３のゲート電位は、帰還回路１１４２の帰還抵
抗Ｒｔ＊と抵抗１１４７で構成されるバイアス回路を介
して直流ｔ＊ＶＧ。から加えられる。ＦＥＴ３に帰還さ
れる信号の大きさは、帰還抵抗Ｒｒ＊と抵抗１１４７の
抵抗値の比によってほぼ決まる。

第１図に示す回路１１４は、ＦＥＴ２とＦＥＴ３とを直
列に接続し、ＦＥＴ２のゲートには入力信号を、ＦＥＴ
３のゲートには帰還信号を各々入力する構成をとってい
る。したがって、入力信号路と帰還路とは分離すること
ができ、帰還量を任意に設定することができる。またＦ
ＥＴ２のゲート・ドレイン間は本質的に絶縁キれている
ので、ＦＥＴ２の負荷インピーダンスが変化してもゲー
ト側のクランプ動作には何の影響も与えない。すなわち
負帰還直流増幅回路１１４はバッファ回路としても理想
的に働く。第２図はその回路１１４の出力信号の波形図
であり、本図に示す如くこの信号は充分に直流クランプ
が施され、きらに増幅された広帯域な信号である。

本発明の更に他の効果は、第６図の如き従来回路に比ベ
モノリシックＩＣ化が容易なことである。すなわち、本
発明によればクランプダイオードの非導通時におけるキ
ャパシタ１１２の放電時定数は、Ｃ・（Ｒ，／Ｒ）とな
り（Ｃはキャパシタ１１２の容量）、従来回路の（Ｒｈ
／ｚ＋。）に比べ大きくできる。このため、従来と同程
度のクランプ効果を得るのに容量Ｃの大きさは回路の動
作周波数が充分高い場合には、モノリシックＩＣにおい
て実現可能な値とすることができる。

なお、本発明を説明するにあたり、入力バッファ回路と
してＦＥＴのソースフォロワ回路を用いる例を示したが
、これはモノリシックＩＣ化に適した例として示したも
のである。しかし、本発明はこれに限るものではなく、
出力インピーダンスが充分に小さければ他の回路、例え
ばエミッタホロワ回路を用いてもよい。

（発明の効果） 以上説明した通り、本発明によれば、従来得られなかっ
た理想に近いクランプ動作を行なわせ、かつ出力信号と
して広帯域で安定性に優れた信号を得ることができ、さ
らにモノリシックＩＣ化が容易であるという大きな利点
を有する直流クランプ回路を提供することができる。

例を示す回路図、第２図は第１図の直流クランプ回路の
出力信号の例を示す波形図、第３図はダイオードクラン
プ方式による直流補償回路の基本構成図、第４図は直流
補償回路への入力信号を示す波形図、第５図は第４図の
入力信号に対するダイオードクランプ方式による直流補
償後の出力信号を示す波形図、第６図は従来のダイオー
ドクランプ方式の一例を示す回路図である。

なお、図中の記号は、それぞれ次のものを示している。

１３　、６３　、１１３・・・入力バフファ回銘、１４
．６４・・・出力バッファ回路、１２，１１２・・・キ
ャパシタ、１ｏ・・・入力点、１１・・・ダイオード、
４１・・・サグ、６４１・・・バイポーラ・トランジス
タ、ＦＥＴ２　、ＦＥＴ３・・・ショットキバリア電界
効果トランジスタ、６４２　、１１４７　。

ＲＬ　、Ｒ＋・・・抵抗、１１４２・・・帰還回路、Ｒ
ｒｍ・・・帰還抵抗。

Claims (1)

【特許請求の範囲】
1. 低出力インピーダンスの入力バッファ回路と；ソース端
   子が第１の電源に接続された第１のトランジスタと、前
   記第１のトランジスタのドレインにソース端子が接続さ
   れた第２のトランジスタと、一端を前記入力バッファ回
   路の出力端に他端を前記第１のトランジスタのゲートに
   接続されたキャパシタと、一端を前記第２のトランジス
   タのドレインに他端を第２の電源に接続された負荷抵抗
   と、前記第２のトランジスタのドレインから出力される
   信号を受けて帰還信号を送出する帰還回路とからなり；
   前記第１および第２のトランジスタはディプレッション
   形ショットキバリア電界効果トランジスタであり、前記
   第２のトランジスタのゲートには前記帰還信号を印加し
   、前記第２のトランジスタのドレインから出力信号を取
   り出すことを特徴とする直流クランプ回路。