JPH02504694A - 高速でターンオフするダーリントン増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 育゛で　−ン　フ　るダーリントン　１−器技ｍ 本発明は、入力ＭＯ８ＦＥＴトランジスタ及びバイポーラ出力トランジスタを有 するダーリントン型増幅器のためのターンオフ回路に関する。

１見孜ｌ 電界効果トランジスタが入力増幅段として働き、バイポーラ・トランジスタが、 入力増幅段に与えられる入力信号の高い増幅度と共に低出力インピーダンスを提 供する第２の増幅段として働く、ハイブリッド形もしくは混成ダーリントン型増 幅器は既知である。米国特許第４．３０３，８４１号明細書、米国特許第４，４ ８０，２０１号明細書、米国特許第４．５４７，６８８号明細書、米国特許第４ ，５９０，３９５号明細書、並びに米国特許第４，６０４，５３５号明細書を参 照されたい。

米国特許第４．５４７，６８６号明細書には、ターンオフ中に電界効果トランジ スタＱ２の容量を放電するためにツェナー・ダイオードを用いる増幅器が開示さ れている。２欄、１８〜２６行、並びに３欄、３４〜４５行を参照されたい。

米国特許第４，５９０，３９５号明細書には、第３図に″従来技術°°として、 ターンオフを促進するためにバイポーラ・トランジスタ７６内の少数キャリヤを 除去する分路電界効果トランジスタ７２が開示されている。３欄、３７〜５０行 を参照されたい、さらに、米国特許第４，５９０，３９５号明細書の第４図には 、高速ターンオフを促進するために混成ダーリントン型増幅器のゲート及びベー スを一緒に結合したツェナー・ダイオードが開示されている。４欄、１９〜３８ 行を参照されたい。

米国特許第４，６０４，５３５号明細書には、高速ターンオフを促進するために 、出力段バイポーラ・トランジスタにおいてベースをエミッタに短絡してベース ・エミッタ接合における電荷の蓄積を除去するよう接合電界効果トランジスタを 用いた２段増幅器が開示されている。５欄、２１〜２８行を参照されたい。

米国特許第４，０２８，５６１号明細書には、バイポーラ・トランジスタから成 るダーリントン増幅器のターンオフ速度は、入力増幅器のベース及びコレクタに 蓄積されたキャリヤを放電するために、ダーリントン増幅器の第１の入力増幅ト ランジスタのベース・コレクタ接合を短絡する第３のトランジスタにより高めら れ得るということが開示されている。さらに、出力バイポーラ・トランジスタの ベース及びコレクタに蓄積されたキャリヤは、出力バイポーラ・トランジスタの コレクタ及びエミッタ間、並びに第１の入力トランジスタのベース及びコレクタ 間に結合された第３のトランジスタのベース・エミッタ通路を通して放電される 。３欄、２５〜５５行を参照されたい。

米国特許第４，４２３，３４１号明細書には、電界効果トランジスタのターンオ フ速度は、ゲート容量が放電され得る割合に依存しているということが開示され ている。６欄、９〜３２行を参照されたい。

米国特許第４，４９２，８８３号明細書には、電界効果トランジスタのターンオ フ速度は、該電界効果トランジスタのゲート・ソース容量に蓄積された残留電荷 を排出するよう接合電界効果トランジスタを用いることにより高められ得るとい うことが開示されている。１潤、１０〜４７行を参照されたい。

米国特許第４，４８１，４３４号明細書には、電界効果トランジスタのターンオ フ速度は、回生もしくは再生スイッチとして作動するバイポーラ・トランジスタ によってゲート及びソースを一緒に短絡することにより高められ得ることが開示 されている。１ｆｆ！ｌ、３２〜３８行、並びに２欄、２１〜３８行を参照され たい。

米国特杵第４，５００，８０１号明細書には、電界効果トランジスタのターンオ フ速度は、ゲート及びソースを一緒に短絡する非回生もしくは非再生バイポーラ 　トランジスタにより高められ得ることが開示されている。１欄、３２〜３６行 を参照されたい。

ル肌圓訓ｊ 本発明は、高速ターンオフを提供する第１の入力電界効果トランジスタ及び第２ の出力バイポーラ・トランジスタを有したダーリントン型増幅器である。高速夕 ・−ンオフは、入力電界効果トランジスタのゲートをソースまたはドレインに順 次短絡してゲート・ソースもしくはゲート・トレイン容量に蓄積された電荷を放 電することにより、そして電界効果トランジスタのターンオフ後、バイポーラ・ トランジスタがターンオフされる前に、ベース領域のどんな少数キャリヤも除去 するようバイポーラ・トランジスタのベースを基準電位に結合してバイポーラ・ トランジスタのベース領域における少数キャリヤを除去することにより、達成さ れる。この構成は、出力端子間に流れる高電流振幅の制御を達成しつつ極度に早 いターンオフ時間を生成する。

本発明による、スイッチング信号の第１のレベルを入力に与えたことに応答して 第１及び第２端子間に電流の流れを許容するよう導通し、前記スイッチング信号 の第２のレベルを前記入力に与えたことに応答して前記第１及び第２端子間での 電流の流れを阻止する韮う非導通となる回路は、 前記第１の端子に接続されるコレクタ、及び前記第２の端子に接続されるエミッ タを有する出力バイポーラ・トランジスタと、 前記第１の端子に接続されるソース及びドレインの一方と、前記バイポーラ・ト ランジスタのベースに接続される前記ソース及びトレインのもう一方と、前記入 力に結合されるゲートと、を有する入力電界効果トランジスタであって、前記入 力における前記スイッチング信号の前記第１のレベルに応答してターンオンし、 かつ前記入力における前記スイッチング信号の第２のレベルに応答してターンオ フし、そして前記第１及び第２の端子間で電流を導通するよう前記電界効果トラ ンジスタのターンオンに応答して前記バイポーラ・トランジスタをターンオンさ せ、かつ前記第１及び第２の端子間での電流の流れを阻止するよう前記電界効果 トランジスタのターンオンに応答して前記バイポーラ・トランジスタをターンオ フさせる前記入力電界効果トランジスタと、第１及び第２の端子を有する第１の スイッチであって、前記第１のスイッチの前記第１の端子は、前記電界効果トラ ンジスタのゲートに接続され、前記第１のスイッチの前記第２の端子は、前記電 界効果トランジスタのソース及びドレインの一方に接続され、前記第１のスイッ チの前記第１及び第２の端子は、前記スイッチング信号が前記入力に与えられる ことに応答して一緒に短絡され、前記入力に前記スイッチング信号の第１のレベ ルが与えられると互いに開路され、ここに前記入力は前記第１のスイッチの制御 端子に結合される、前記第１のスイッチと、 前記バイポーラ・トランジスタのベースと第１の基準電位との間に結合され、第 １及び第２の端子を有する第１のスイッチング回路であって、該前記第１のスイ ッチング回路の前記第１及び第２の端子は、該第１のスイッチング回路の制御端 子に制御信号の第１のレベルを与えたとき一緒に短絡されて前記ベースから前記 第１の基準電位へ少数キャリヤを運び、かつ前記制御信号の第２のレベルが与え られたとき開路する、前記第１のスイッチング回路と、 前記スイッチング信号が前記第２のレベルに変化するのに応答して、前記電界効 果トランジスタがターンオフした後、前記バイポーラ・トランジスタの前記ター ンオフの前に、前記制御信号の第１のレベルを発生し、かつ前記スイッチング信 号が前記第１のレベルに変化するのに応答して、前記制御信号の第２のレベルを 発生する制御信号発生器と、 を含んでいる。前記制御信号発生器は、制御端子及び第１及び第２の端子を有す る第２のスイッチであって、該第１及び第２の端子の一方は、第２の基準電位に 結合され、前記第２のスイッチの前記第１及び第２の端子は、前記スイッチング 信号の第２のレベルに応答して一緒に短絡されると共に、前記スイッチング信号 の第１のレベルが与えられると互いに開路する、前記第２のスイッチと、 前記第１の基準電位に結合される第１の端子と、前記第２のスイッチの前記第１ 及び第２の端子のもう一方並びに前記第１のスイッチング回路の前記制御端子に 結合される第２の端子と、を備えて前記第２の制御信号を発生するコンデンサと 、 を含んでいる。さらに、前記コンデンサに抵抗が結合され、前記第２のスイッチ 及び前記抵抗を介して前記第１及び第２の基準電位間で流れる電流からコンデン サの充電の割合を制御し、前記スイッチング信号が前記第２のレベルに変化した 後、所定の時間間隔で、前記制御信号の前記第１のレベルが生成されるようにす る。

さらに、本発明によれば、前記スイッチング信号に応答する制御端子、並びに前 記スイッチング信号の前記第１のレベルが与えられると一緒に短絡され、前記ス イッチング信号の前記第２のレベルが与えられると開路される第１及び第２の端 子、を有した第３のスイッチが提供され、前記第３のスイッチの前記第１及び第 ２の一方が前記コンデンサの前記第１の端子に結合され、前記第３のスイッチの 前記第１及び第２の端子のもう一方は前記コンデンサの第２の端子に結合され、 前記第３のスイッチの前記第１及び第２の端子の短絡により前記コンデンサに蓄 電された電荷のすべてを放電させるようにしている。

さらに、前記バイポーラ・トランジスタのベースと、前記第１のスイッチング回 路との間に直列にダイオードが接続される。前記ダイオードとは直列に抵抗が結 合され、前記ベースから前記第１のスイッチング回路を介して前記第１の基準電 位への少数キャリアの流量を制御する。

本発明の実施例によれば、前記バイポーラ、トランジスタはｎｐｎ型であり、前 記電界効果トランジスタは、エンハンス型であり、前記第１のスイッチはバイポ ーラ・トランジスタであり、そして前記第１のスイッチング回路は、エンハンス 型電′界効果トランジスタ型である。さらに、各々が第１及び第２の端子、並び に前記スイッチング信号に応答する制御端子、を有する第２及び第３のスイッチ が設けられ、前記第２のスイッチの前記第１の端子は第２の基準電位に結合され 、前記第３のスイッチの前記第１の端子は前記第１の基準電位に結合され、前記 両箱２の端子は一緒に結合され、そして前記第２の基準電位に結合されるソース 及びドレインの一方と、前記第２及び第３のスイッチの前記第２の端子に結合さ れるゲートと、前記入力電界効果トランジスタの前記ゲートに結合される前記ソ ース及びトレインのもう一方と、を有する電界効果トランジスタが設けられる。

さらに本発明によれば、前記スイッチング信号が与えられるベースと、前記第２ の基準電位に結合されるコレクタと、前記第１の基準電位に結合されるエミッタ とを有したバイポーラ・トランジスタが設けられ、該バイポーラ、トランジスタ の前記コレクタは前記第１のスイッチの前記制御端子に結合される。

前記第１及び第２の端子に結合される前記出力バイポーラ・トランジスタのベー ス及びエミッタ間に直列回路が結合され、該直列回路はダイオード及びツェナー ・ダイオードを有し、両ダイオードのアノードは一緒に接続され、前記ダイオー ドのカソードは前記バイポーラ・トランジスタのベースに接続され、前記ツェナ ー・ダイオードのカソードは前記バイポーラ・トランジスタのエミッタに接続さ れる。

第１の端子に接続されるコレクタ、第２の端子に接続されるエミッタ、及びベー スを有した出力バイポーラ・トランジスタと、ソース及びドレインの一方が前記 第１の端子に接続され、前記ソース及びドレインのもう一方が前記ベースに接続 される入力電界効果トランジスタとを備え、スイッチング信号の第１のレベルに 応答して前記第１及び第２の端子間で電流の流れを許容する導通状態に切り換え られ、かつ前記スイッチング信号の第２のレベルに応答して前記第１及び第２の 端子間でのｔ流の流れを阻止する非導通状態に切り換えられる回路において、 本発明における、該回路を導通状態から非導通状態に切り換える方法は、 前記スイッチング信号が前記第１のレベルから第２のレベルに変化することに応 答して前記電界効果トランジスタのソース及びドレインの一方を前記ゲートと短 絡させ、 前記スイッチング信号が前記第２のレベルに変化するのに応答して、前記電界効 果トランジスタがターンオフしたｔ＆、前Ｊ己バイポーラ・トランジスタがター ンオフする前に、前記バイポーラ・トランジスタの前記ベースを基準電位に結合 し、前記ベースから前記基準電位に少数キャリヤを運ぶことにより前記バイポー ラ・トランジスタをターンオフさせ、 るようにすることを含んでいる。

図面の簡単な説明 第１図は、本発明のブロック図である。

第２図は、本発明の実施例の回路図である。

本ｌ凱土ス１□すｊ【ｋ）Σ９」１月のモード第１図は、高速ターンオフ能力を 有する本発明によるダーリントン型増幅器回路１０のブロック図を示す、ダーリ ントン増幅器１２は、第１の入力電界効果トランジスタ（ＦＥＴ）ＴＩと、第１ の端子１４及び第２の端子１６間で電流の流量を制御する出力バイポーラ（ｂｉ ｐｏｌａｒ：二極〉トランジスタＴ２と、を有するハイブリッド型（混成型）で あり、該第１の端子１４及び第２の端子１６は、それぞれ低インピーダンス負荷 く図示せず）に接続され得、該低インピーダンス負荷を介しては、第１及び第２ の基準電位（図示せず）間を電流が流れる。電界効果トランジスタＴ１及びバイ ポーラ・トランジスタＴ２の組合せは、高い入力インピーダンスと、端子１４及 び１６間の高いｔ流の流れを制御するために有用な低い出力インピーダンスと、 を有するダーリントン増幅器として作用する。付加的な電気回路がない場合には 、ダーリントン増幅器は比較的遅いターンオフ速度を有する。

本発明は、入力電界効果トランジスタＴ１のゲートに与えられる制御信号に応答 して、入力電界効果トランジスタＴ１及び出力バイポーラ・トランジスタＴ２を ターンオフする速度を高めることに向けられている。ターンオフ速度を高めるた めの回路の説明に先立って、本発明から逸脱することなく、第１図の種々の回路 素子のターンオン及びターンオフを制御するための信号のレベルは変更され得、 そして電界効果トランジスタ及びバイポーラ・トランジスタの種類は、図示され た素子がち変更され得る、ということを理解すべきである。スイッチング信号源 １８はスイッチング信号Ｑを提供し、該スイッチング信号Ｑは、ダーリントン増 幅器１２の導通を制御するために用いられるべきどのようなスイッチング信号を も表わす、第１図の実施例において、トランジスタＴ１及びＴ２は、スイッチン グ信号Ｑの高レベルに応答してターンオンし、そしてスイッチング信号の低レベ ルに応答してターンオフする。第１のスイッチ２ｏは、トランジスタＴ１のター ンオフ速度を高めるために、導通しているときトランジスタＴ１のゲート・ソー ス間容量を短絡させる。示されているように、スイッチ２ｏはｐｎｐバイポーラ ・トランジスタであるが、本発明はそれに制限されるものではない、バイポーラ ・トランジスタ２０は、スイッチング信号Ｑの低レベルに応答してターンオンし 、スイッチング信号の高レベルに応答してターンオフする。そしてＴ１がオンで あるときバイポーラ・トランジスタ２０がターンオフし、Ｔ１がオフであるとき バイポーラ　トランジスタがターンオンするように電界効果トランジスタＴ１と は反対の導電性を有する。該スイッチの機能は、電界効果トランジスタＴ１を急 速にターンオフさせるように、スイッチング信号Ｑが第１のレベルから第２のレ ベルに行くとき、ゲート・ソース間容量を放電することである。トランジスタＴ １及びバイポーラ　トランジスタ２０の反対の導電性は、トランジスタＴ１をタ ーンオフするレベルまでスイッチング信号が変化したと同時に、ゲート・ソース またはドレーン間容量が直ちに短絡されるということを確実にする。電界効果ト ランジスタＴ１のターンオフ速度は、ゲート・ソース間容量を短絡することによ って高められる。示されているように、高レベルから低レベルへのスイッチング 信号の遷移は、ｐｎｐバイポーラ　トランジスタ２０がターンオンすると同時に トランジスタＴ１のターンオフを開な合し、それによりトランジスタＴ］が急速 にターンオフするように該トランジスタＴ１のゲート・ソース間容量を直ちに放 電する。

第１のスイッチング回路２１は、トランジスタＴ２のベースを第１の基準電位に 結合してトランジスタＴ２のベースから少数キャリヤを導出し、そのターンオフ を高める。第１のスイッチング回路２１は電界効果トランジスタ２２を有し、該 電界効果トランジスタ２２は、そのゲートに与えられる制御信号によって制御さ れる導電度を有する。を界効果トランジスタ２２がターンオンしたとき、ベース 領域からの少数キャリヤは、導通している電界効果トランジスタ２２を介してト ランジスタＴ２のベースから第１の基準電位に運ばれ、トランジスタＴ２のター ンオフ速度を高める。スイッチ２２は、制御信号の第１のレベルによってターン オンされ、そして制御信号の第２レベルレによってターンオフされる。該制御信 号は、第２のスイッチ２６と、抵抗３０及びコンデンサ３２を含んでいるＲＣ回 路２８とがら成る制御信号発生回路２４によって発生される。ｎｐｎバイポーラ ・トランジスタとして履行され得る第２のスイッチ２６は、スイッチング信号Ｑ が低に行き、反転出力を高に行かせることによってターンオンされる。スイッチ ２６が導通したとき、第２の基準電位Ｖ＋からスイッチング回路２６を介してＲ Ｃ回路２８に電流が流れ、コンデンサ３２上への蓄電を生じる。ＲＣ回路２８は 制御信号を生成するように働き、該制御信号の第１（高）のレベルは、コンデン サの電荷が電界効果トランジスタ２２を順方向にバイアスするに充分であるとき に発生され、このことはスイッチング信号が第２のレベルに変化した後、所定の 時間間隔で生じ、そして第２のスイッチ２６がターンオフしたときに制御信号の 第２の低レベルを生成する。

トランジスタ２２は、スイッチング信号Ｑが第１のレベルから第２のレベルに変 化した後、所定時間間隔後にターンオンされ、ここに所定の時間間隔は、電界効 果トランジスタＴ１がターンオフされるのに充分な長さを有し、これによりコレ クタからの少数キャリヤは、トランジスタ２２がターンオンされる前にスイッチ ング信号の第２のレベルに応答してエミッタを通る負荷電流により一掃される。

第１の電界効果トランジスタＴ１がターンオフされた後、第２の制御信号の第１ のレベルの発生が生じるようタイミングを取ることにより、トランジスタＴ２の ベース領域におけるどのような少数キャリヤら急速に接地に運ばれ、トランジス タＴ２の急速なターンオフを生じるのを許容する。スイッチ２０及び２２のター ンオンを制御する上述したシーケンスは、本発明の高速ターンオフ能力を達成す るものである。

第２図は、本発明の好適な実施例の電気的略図を示す。

第１図及び第２図において同様の参照数字は、同様の参照数字によって識別され る。第１図においてトランジスタＴ１及びＴ２をターンオンするためのスイッチ ング信号の第１のレベルは高であるが、第２図においてはトランジスタＴ１及び Ｔ２をターンオンするためのスイッチング信号の第１のレベルは低である、とい う点において第１図及び第２図は異なっているということを理解すべきである。

同様に、第１図においてトランジスタＴＩ及びＴ２をターンオフするためのスイ ッチング信号の第２のレベルは低であるが、第２図においてはスイッチング信号 の第２のレベルは高である。第２図のスイッチング信号源１８は、スイッチング 信号及びその反転形態のＱの代わりに、スイッチング信号Ｑだけが出力されると いう点で第１図の対応のスイッチング信号源１８とは異なっている。

ダーリントン増幅器１２のターンオンは、ターンオン回路３４によって制御され る。ターンオン回路３４は、第２の基準電位ＶＣＣ及び第１の基準電位−ＶＣＣ 間で直列に結合された反対の導電型の、エミッタ・ホロワの一対のバイポーラ・ トランジスタ３６及び３８を含んでいる。バイポーラ・トランジスタ３６及び３ ８のゲートは一緒に結合され、そして抵抗４ｏによってスイッチング信号源１８ の出力Ｑに接続される。スイッチング信号の高レベルを与えると、トランジスタ ３６はターンオンすると共に第２のトランジスタ３８はターンオフし、そしてス イッチング信号Ｑの低レベルを与えると、第１のトランジスタ３６はターンオフ すると共に、第２のトランジスタ３８はターンオンする。トランジスタ３６及び ３８の共通エミッタからの出力信号は、抵抗４４を介してエンハンス型−電界効 果１〜ランジスタ４２のゲートに与えられる。電界効果トランジスタ４２のドレ インは、ダイオード４６、コンデンサ４８、抵抗５０及びダイオード５２を含む 直列回路４５により接地電位に結合され、このことは、電界効果トランジスタ４ ２がターンオンしたとき、第２の基準電位Ｖｃｃがら、トランジスタ４２、ダイ オード４６、コンデンサ４８、抵抗５ｏ及びダイオード５２を介して接地電位に 電流の流れを許容する。上述の電流の流れは、コンデンサ４８を第２の基準電位 Ｖｃｃに実質的に等しい電位に充電する。さらに電界効果トランジスタ４２がタ ーンオンしたとき、信号源は、抵抗５４及びコンデンサ５６の並列結合を介して 信号を電界効果トランジスタＴ１のゲートに与える。抵抗５４及びコンデンサ５ ６の並列結合は、電界効果トランジスタ４２をターンオンすることにより生じる 高レベルへの全電位変化がＴ１のゲートに与えられるようにすることにより、電 界効果トランジスタＴ１のターンオンを速める。抵抗５４は、定常状態の間、電 界効果トランジスタＴ１のゲート駆動を制限する。スイッチング信号Ｑが第１（ 低）レベルを有しているとき、トランジスタ３８がターンオンしてトランジスタ ４２をターンオンさせ、これによりトランジスタＴ１のゲートにおける電位を高 め、該トランジスタＴ１をターンオンさせ、このことは次に、トランジスタＴ２ をターンオンさせ、端子１４及び１６間に電流の流れを許容する。スイッチング 信号源１８からの出力信号Ｑが第２のレベル（高）に切り換わったとき、トラン ジスタ３６がオンしてトランジスタ４２をオフさせ、これにより電界効果トラン ジスタＴ１のゲート電界トランジスタＴ１のゲート・ソース間容量を放電するた めの回路６０は、バイポーラ・トランジスタ２０をターンオンするための信号を 発生し、電界効トランジスタＴ１をターンオフすることが望まれたときに該電界 効果トランジスタＴ１のゲート・ソース間容量を短絡する。ゲート放電回路６０ は、抵抗６４を介してスイッチング信号源１８に結合されるベースを有したカソ ード・ホロワのバイポーラ・トランジスタ６２を含む、バイポーラ・トランジス タ６２のコレクタは抵抗６６により第２の基準電位Ｖｃｃに結合される。バイポ ーラ・トランジスタ６２のエミッタは第１の基準電位−Ｖｃｃに結合される。抵 抗６４は、バイポーラ・トランジスタ６２により引き出される電流の量を制限す る。バイポーラ・トランジスタ６２はスイッチング信号を反転して、バイポーラ ・トランジスタ２０のベースに抵抗６６を介して与える。スイッチング信号源１ ８の出力信号Ｑが高であるとき、トランジスタ６２はターンオンしてトランジス タ２０をターンオンさせ、電界効果トランジスタＴ１のゲート・ソース間容量を 短絡する。トランジスタ６２がターンオフしたとき、トランジスタ２０はターン オフし、その時点で電界効果トランジスタＴ１は導通する。

第１のスイッチング回路１８をターンオンするための制御信号は、第２の基準電 位からバイポーラ・トランジスタ２６及び抵抗７０を介して流れる電流により充 電される、抵抗３０及びコンデンサ３２の並列結合により生成され、該電流は、 抵抗３０．７０及びコンデンサ３２の結合により決定されるＲＣ時定数に従って コンデンサ３２を充電する。電界効果トランジスタ２２のゲートにおける電位は 、制御信号の第１のレベルである、該電界効果トランジスタをターンオンするに 充分なレベルに達し、バイポーラ・トランジスタＴ２のベース領域における少数 キャリヤを、ダイオード７２、抵抗７４、コンデンサ４８及び電界効果トランジ スタ２２を介して第１の基準電位に流させる。バイポーラ・トランジスタＴ２の ベースから少数キャリヤを運ぶためのこのような通路を設けることにより、該ト ランジスタＴ２のターンオフを速める。ダイオード７８が抵抗７０と並列に接続 されており、スイッチング信号が第１のレベルに行くと同時にバイポーラ・トラ ンジスタ８０が導通状態に切り換わったとき、コンデンサ３２の電荷を放電する ための低インピーダンス通路を提供する。スナバ（ｓｎｕｂｂｅｒ）　８４がバ イポーラ・トランジスタＴ２のコレクタ及びエミッタと並列に結合されており、 誘導負荷の切り換えにより生成される高圧の誘導電位に対して保護を与える。バ イポーラ・トランジスタＴ２がターンオフしたとき、誘導された逆起電力（ｂａ ｃｋ　ＥＭＦ）がトランジスタＴ２のエミッターコレクタ回路を横切って正の高 電位を生成するが、それはスナバ８４の抵抗８８及びコンデンサ９０により分路 される１通常の導通状態の間、コンデンサ９０はスナバ回路８４を介する定常状 態の電流の流れを阻止する。コンデンサ９０の電荷は、バイポーラ・トランジス タＴ２のターンオフ中に生じる逆起電力の間に放電される。ツェナー・ダイオー ド９２及びダイオード９４は、バイポーラ・トランジスタＴ２のベース・エミッ タ接合を高電位から保護するための分路を提供する。

第２図に示された種々のトランジスタのスイッチング信号の状態の概要を以下の 表■に示す。

低　　　　オフ　オン　オフ　オン　オフ　オン　オフ　オフ　オン　オン高　 　　　オン　オフ　オン　オフ　オン　オフ　オン　オン　オフ　オフ本発明を 好適な実施例により説明してきたけれども、本発明の精神並びに範囲から逸脱す ることなく該実施例に対して種々の変更が為され得ることを理解すべきである。

かかる変更のすべては、添付の請求の範囲の範囲内にあることを意図している。

国際調査報告

Claims (13)

【特許請求の範囲】
1. １．スイッチング信号の第１のレベルを入力に与えたことに応答して第１及び第 ２端子間に電流の流れを許容するよう導通し、前記スイッチング信号の第２のレ ベルを前記入力に与えたことに応答して前記第１及び第２端子同での電流の流れ を阻止するよう非導通となる回路であって、 （ａ）前記第１の端子に接続されるコレクタ、及び前記第２の端子に接続される エミッタを有する出力バイポーラ・トランジスタと、 （ｂ）前記第１の端子に接続されるソース及びドレインの一方と、前記バイポー ラ・トランジスタのベースに接続される前記ソース及びドレインのもう一方と、 前記入力に結合されるゲートと、を有する入力電界効果トランジスタであって、 前記入力における前記スイッチング信号の前記第１のレベルに応答してターンオ ンし、かつ前記入力における前記スイッチング信号の第２のレベルに応答してタ ーンオフし、そして前記第１及び第２の端子間で電流を導通するよう前記電界効 果トランジスタのターンオンに応答して前記バイポーラ・トランジスタをターン オンさせ、かつ前記第１及び第２の端子間での電流の流れを阻止するよう前記電 界効果トランジスタのターンオンに応答して前記バイポーラ・トランジスタをタ ーンオフさせる前記入力電界効果トランジスタと、（ｃ）第１及び第２の端子を 有する第１のスイッチであって、前記第１のスイッチの前記第１の端子は、前記 電界効果トランジスタのゲートに接続され、前記第１のスイッチの前記第２の端 子は、前記電界効果トランジスタのソース及びドレインの一方に接続され、前記 第１のスイッチの前記第１及び第２の端子は、前記スイッチング信号が前記入力 に与えられることに応答して一緒に短絡され、前記入力に前記スイッチング信号 の第１のレベルが与えられると互いに開路され、ここに前記入力は前記第１のス イッチの制御端子に結合される、前記第１のスイッチと、 （ｄ）前記バイポーラ・トランジスタのベースと第１の基準電位との間に結合さ れ、第１及び第２の端子を有する第１のスイッチング手段であって、該前記第１ のスイッチング手段の前記第１及び第２の端子は、該第１のスイッチング手段の 制御端子に制御信号の第１のレベルを与えたとき一緒に短絡されて前記ベースか ら前記第１の基準電位へ少数キャリヤを運び、かつ前記制御信号の第２のレベル が与えられたとき開路する、前記第１のスイッチング手段と、 （ｅ）前記スイッチング信号に応答し、前記電界効果トランジスタがターンオフ した後、前記バイポーラ・トランジスタの前記ターンオフの前に、前記制御信号 の第１のレベルを発生し、かつ前記スイッチング信号が前記第１のレベルに変化 するのに応答して、前記制御信号の第２のレベルを発生する手段と、 を備えた回路。
2. ２．前記制御信号を発生する前記手段は、（ａ）制御端子及び第１及び第２の端 子を有する第２のスイッチであって、該第１及び第２の端子の一方は、第２の基 準電位に結合され、前記第２のスイッチの前記第１及び第２の端子は、前記スイ ッチング信号の第２のレベルに応答して一緒に短絡されると共に、前記スイッチ ング信号の第１のレベルが与えられると互いに開路する、前記第２のスイッチと 、 （ｂ）前記第１の基準電位に結合される第１の端子と、前記第２のスイッチの前 記第１及び第２の端子のもう一方並びに前記第１のスイッチング手段の前記制御 端子に結合される第２の端子と、を備えて前記第２の制御信号を発生するコンデ ンサと、 を備えた請求の範囲第１項記載の回路。
3. ３．前記コンデンサに結合される抵抗であって、前記第２のスイッチ及び前記抵 抗を介して前記第１及び第２の基準電位間で流れる電流からコンデンサの充電の 割合を制御する前記抵抗をさらに含んだ請求の範囲第２項記載の回路。
4. ４．（ａ）前記スイッチング信号に応答する制御端子と、前記スイッチング信号 の前記第１のレベルが与えられると一緒に短絡され、前記スイッチング信号の前 記第２のレベルが与えられると開路される第１及び第２の端子と、を有した第３ のスイッチをさらに備え、前記第３のスイッチの前記第１及び第２の一方が前記 コンデンサの前記第１の端子に結合され、前記第３のスイッチの前記第１及び第 ２の端子のもう一方は前記コンデンサの第２の端子に結合され、前記第３のスイ ッチの前記第１及び第２の端子の短絡により前記コンデンサに蓄電された電荷の すべてを放電させるようにした請求の範囲第３項記載の回路。
5. ５．前記バイポーラ・トランジスタのベースと、前記第１のスイッチング手段と の間に直列に接続されるダイオードをさらに備えた請求の範囲第３項記載の回路 。
6. ６．前記ダイオードと直列に結合される抵抗をさらに備えた請求の範囲第４項記 載の回路。
7. ７．（ａ）前記出力バイポーラ・トランジスタはｎｐｎ型であり、 （ｂ）前記入力電界効果トランジスタは、エンハンス型であり、 （ｃ）前記第１のスイッチはバイポーラ・トランジスタであり、 （ｄ）前記第１のスイッチング手段は、エンハンス型電界効果トランジスタ型で ある、 請求の範囲第１項記載の回路。
8. ８．（ａ）各々が第１及び第２の端子、並びに前記スイッチング信号に応答する 制御端子を有する第２及び第３のスイッチであって、前記第２のスイッチの前記 第１の端子は第２の基準電位に結合され、前記第３のスイッチの前記第１の端子 は前記第１の基準電位に結合され、前記両第２の端子は一緒に結合される前記第 ２及び第３のスイッチと、 （ｂ）前記第２の基準電位に結合されるソース及びドレインの一方と、前記第２ 及び第３のスイッチの前記第２の端子に結合されるゲートと、前記入力電界効果 トランジスタに結合される前記ソース及びドレインのもう一方と、を有する制御 電界効果トランジスタと、をさらに備えた請求の範囲第１項記載の回路。
9. ９．前記制御電界効果トランジスタの前記ソース及びドレインのもう一方に結合 される第１の端子と、前記第１の基準電位に結合される第２の端子とを有するコ ンデンサであって、前記制御電界効果トランジスタの導通の間充電されて前記第 １のスイッチング手段にバイアスを与え、前記制御信号の前記第１のレベルに応 答して前記スイッチング手段をターンオンする前記コンデンサをさらに備えた請 求の範囲第８項記載の回路。
10. １０．前記スイッチング信号が与えられるベースと、前記第２の基準電位に結合 されるコレクタと、前記第１の基準電位に結合されるエミッタとを有した制御バ イポーラ・トランジスタをさらに備え、該制御バイポーラ・トランジスタの前記 コレクタは前記第１のスイッチの前記制御端子に結合される請求の範囲第８項記 載の回路。
11. １１．前記出力バイポーラ・トランジスタのベース及びエミッタ間に結合され、 ダイオード及びツェナー・ダイオードを有した直列回路であって、両ダイオード のアノードは一緒に接続され、前記ダイオードのカソードは前記バイポーラ・ト ランジスタのベースに結合され、前記ツェナー・ダイオードのカソードは前記バ イポーラ・トランジスタのエミッタに結合される前記直列回路をさらに備えた請 求の範囲第１項記載の回路。
12. １２．第１の端子に接続されるコレクタ、第２の端子に接続されるエミッタ、及 びベースを有した出力バイポーラ・トランジスタと、ソース及びドレインの一方 が前記第１の端子に接続され、前記ソース及びドレインのもう一方が前記ベース に接続される入力電界効果トランジスタとを備え、スイッチング信号の第１のレ ベルに応答して前記第１及び第２の端子間で電流の流れを許容する導通状態に切 り換えられ、かっ前記スイッチング信号の第２のレベルに応答して前記第１及び 第２の端子間での電流の流れを阻止する非導通状態に切り換えられる回路におい て、 該回路を導通状態から非導通状態に切り換える方法であって、 （ａ）前記スイッチング信号が前記第１のレベルから第２のレベルに変化するこ とに応答して前記電界効果トランジスタのソース及びドレインの一方を前記ゲー トと短絡させ、 （ｂ）前記スイッチング信号が前記第２のレベルに変化するのに応答して、前記 電界効果トランジスタがターンオフした後、前記バイポーラ・トランジスタがタ ーンオフする前に、前記バイポーラ・トランジスタの前記ベースを基準電位に結 合し、前記ベースから前記基準電位に少数キャリヤを運ぶことにより前記バイポ ーラ・トランジスタをターンオフさせ、 るようにした方法。
13. １３．スイッチング信号の第１のレベルを入力に与えたことに応答して第１及び 第２端子間に電流の流れを許容するよう導通し、前記スイッチング信号の第２の レベルを前記入力に与えたことに応答して前記第１及び第２端子間での電流の流 れを阻止するよう非導通となる回路であって、 （ａ）前記第１の端子に接続されるコレクタ、及び前記第２の端子に接続される エミッタを有するバイポーラ・トランジスタと、 （ｂ）前記第１の端子に接続されるソース及びドレインの一方と、前記バイポー ラ・トランジスタのベースに接続される前記ソース及びドレインのもう一方と、 前記入力に結合されるゲートと、を有する電界効果トランジスタであって、前記 入力における前記スイッチング信号の前記第１のレベルに応答してターンオンし 、かつ前記入力における前記スイッチング信号の第２のレベルに応答してターン オフし、そして前記第１及び第２の端子間で電流を導通するよう前記電界効果ト ランジスタのターンオンに応答して前記バイポーラ・トランジスタをターンオン させ、かつ前記第１及び第２の端子間での電流の流れを阻止するよう前記電界効 果トランジスタのターンオンに応答して前記バイポーラ・トランジスタをターン オフさせる前記電界効果トランジスタと、（ｃ）第１及び第２の端子を有する第 １のスイッチであって、前記第１のスイッチの前記第１の端子は、前記電界効果 トランジスタのゲートに接続され、前記第１のスイッチの前記第２の端子は、前 記電界効果トランジスタのソース及びドレインの前記もう一方に接続され、前記 第１のスイッチの前記第１及び第２の端子は、前記スイッチング信号が前記入力 に与えられることに応答して一緒に短絡され、前記入力に前記スイッチング信号 の第１のレベルが与えられると互いに開路され、ここに前記入力は前記第１のス イッチの制御端子に結合される、前記第１のスイッチと、 （ｄ）前記バイポーラ・トランジスタのベースと第１の基準電位との間に結合さ れ、第１及び第２の端子を有する第１のスイッチング手段であって、該第１のス イッチング手段の前記第１及び第２の端子は、該第１のスイッチング手段の制御 端子に制御信号の第１のレベルを与えたとき一緒に短絡され、かつ前記制御信号 の第２のレベルが与えられたとき開路する、前記第１のスイッチング手段と、 （ｅ）前記スイッチング信号を発生する制御手段であって、前記スイッチング信 号が前記第１のレベルから前記第２のレベルに変化した後、所定の時間間隔で、 前記出力バイポーラ・トランジスタのターンオフの前に、前記制御信号の第１の レベルを発生し、ここに前記所定の時間間隔は、前記電界効果トランジスタが前 記スイッチング信号の前記第２のレベルに応答してターンオフされるのに充分な 長さを有し、そして前記スイッチング信号が前記第１のレベルに変化するのに応 答して前記制御信号の第２のレベルを発生する前記制御手段と、を備えた回路。