KR100257637B1 - 제한된 출력전류를 가진 차동증폭기 - Google Patents

Abstract

제1 및 제2트랜지스터(T₁, T₂)와; 각각의 상기 제1 및 제2트랜지스터의 제1 제어 전극에 결합된 제1 및 제2출력 단자(1,10)와; 제1전류 단자에 결합된 제2전류 단자(15)와 제1전류 단자에 결합된 제2전류 단자(15)와 제1전류 단자와, 애노드가 제1 및 제2 트랜지스터(T₁,T₂)의 제2제어 전극에 결합되고 캐소드가 제1 및 제2전류 단자(1,15)에 결합된 제1 및 제2다이오드(D₁,D₂)와, 제1 및 제2전류(I₁,I₂)를 제1 및 제2트랜지스터(T₁, T₂)에 인가하기 위해 각각의 제1 및 제2트랜지스터(T₁, T₂)의 제2제어 전극에 결합된 제1 및 제2전류원(4,11)과, 제3 및 제4전류(I₃,I₄)를 제1 및 제2전류 단자에 인가하기 위해 상기 제1 및 제2전류 단자(5,15)에 결하된 제3 및 제4전류원(6,12)과, 기준 전압을 제1 및 제2트랜지스터(T₁, T₂)의 제어 전극에 인가시키는 수단(2, V_REF)와, 제3 및 제4전류(I₃,I₄) 보다 작고 상기 제3 및 제4전류와 역인 제5 및 제6전류(I₅,I₆)를 제1 및 제2전류 단자에 인가시키기 위해 상기 제1 및 제2전류 단자(5,15)에 결합된 제5 및 제6전류원(7,13)과, 제1 및 제2전류 단자(5,16)간에 배치된 제3다이오드(D₃)와, 그 역인 제4다이오드(D₄)와, 제1 신호 전류(+I_i)와 상기 제1신호 전류와 역인 제2신호 전류(-I_i)를 제1 및 제2전류 단자에 인가하기 위해 제1 및 제2전류 단자(5,15)에 결합된 제1 및 제2신호 전류원(9,14)을 포함하는 제한된 출력 전류를 가진 차동 증폭기, 전류 단자(5,15)로부터 출력 단자(1,10)로의 신호 이송은 제1 및 제2트랜지스터(T₁, T₂)의 비-선형 특성 및 제1 및 제2다이오드(D₁,D₂)와 무관하다.

Description

제한된 출력전류를 가진 차동증폭기

제1도는 본 발명에 따른 제한된 출력 전류를 가진 차동 증폭기의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 출력 단자 2 : 기준 전압 단자

3 : 부극성 공급 단자 4 : 전류원

5 : 전류 단자 8 : 정극성 공급 단자

9 : 신호원

본 발명은 출력 전류를 제한하는 차동 증폭기에 관한 것으로, 각각 제어 전극인 제1 및 제2주전극을 갖는 제1 및 제2트랜지스터, 각각의 제1 및 제2트랜지스터의 제1주전극에 결합되는 제1 및 제2출력 단자, 제1전류 단자 및 제1전류 단자에 결합되는 제2전류 단자, 제1트랜지스터의 제2주전극에 결합되는 애노드와 제1전류 단자에 결합되는 캐소드를 갖는 적어도 제1다이오드, 제2트랜지스터의 제2주전극에 결합되는 애노드와 제2전류 단자에 결합되는 캐소드를 갖는 적어도 제2다이오드, 제1전류를 제1트랜지스터에 인가하기 위해 제1트랜지스터의 제2주전극에 결합되는 제1전류원, 제2전류를 제2트랜지스터에 인가하기 위해 제2트랜지스터의 제2주전극에 결합되는 제2전류원, 제3전류를 제1전류 단자에 인가하기 위해 제1전류 단자에 결합되는 제3전류원, 제4전류를 제2전류 단자에 인가하기 위해 제2전류 단자에 결합되는 제4전류원으로 구성된다.

상기 종류의 차동 증폭기는 일본 특허 요약 제63-80605호에서 요약이 공개되는 일본 특허출원 제61-226486호로부터 공지된다. 출력 전류를 제한하는 차동 증폭기는 일반적으로 과부하를 피하기 위해 동적(dynamic) 신호 범위가 일정 범위내에 유지되는 전자 증폭기 회로에 응용된다.

선행 기술의 차동 증폭기에서 제1 및 제2전류 단자가 서로 연결되고, 하나의 전류원에 접합되는 제3 및 제4전류원과 그 나머지 모두는 제1 및 제2트랜지스터의 제어 전극상의 차동 신호에 의해서 구동된다. 차동 신호의 부호에 따라 제1 또는 제2다이오드는 더 이상 전도하지 않고 일단 차동 신호가 일정한 값을 초과하면 차단한다. 어느 한개의 다이오드에 결합되는 제1 또는 제2트랜지스터의 출력 전류는 이때 제1 또는 제2전류에 제한될 것이다. 선행 기술의 차동 증폭기가 갖는 장점은 제1 또는 제2트랜지스터가 아니라 제1 또는 제1다이오드에 의한 스위칭 동작으로 인하여 출력 전류가 제한된다는 것이다. 제1 및 제2트랜지스터는 다이오드의 스위칭 작용에 의해서만이 출력 전류의 제한이 결정되도록 계속해서 전도한다. 이것으로 고주파수에서 적당히 제한하는 것이 가능하다.

선행 기술의 차동 증폭기가 갖는 단점은 아직 전류를 제한하는 것이 없는 범위에서 신호 전송은 다소 비선형이라는 사실이다. 제어 전극으로부터 제1 및 제2트랜지스터의 제2 주요 전극까지와 같이 전압-전류 전달의 비선형은 부가적으로 제1 및 제2다이오드의 비선형 임피던스에 의해 왜곡된다.

본 발명의 목적은 선형 신호 전송으로 출력 전류를 제한하는 차동 증폭기를 제공하는 것이다.

게다가, 본 발명에 따라 서두에 정의되고 출력 전류제한을 구성하는 차동 증폭기는 기준 전압을 제1 및 제2트랜지스터의 제어 전극에 인가하기 위한 수단, 제3전류 보다 작으며 제3전류에 역인 제5전류를 제1전류 단자에 제4전류보다 작고 제4전류에 역인 제6전류를 제2전류단자에 인가하기 위해 제2전류 단자에 결합되는 제6전류원, 애노드가 제1전류 단자에 결합되고 캐소드가 제2전류 단자에 결합되는 적어도 제3다이오드, 캐소드가 제1전류 단자에 결합되고 애노드가 제2전류 단자에 결합되는 적어도 제4다이오드, 제1신호 전류를 제1전류 단자에 인가하기 위해 제1전류 단자에 결합되는 제1신호 전류원, 제1신호 전류에 역인 제2신호 전류를 제2전류 단자에 인가하기 위해 제2전류 단자에 결합되는 제2신호 전류원을 부가적으로 포함하는 차동 증폭기라는 점에 특징이 있다.

제1 및 제2트랜지스터의 제어 전극에 가해지는 전압 제어 대신에, 본 발명에 따라 제1 및 제2전류 단자에 전류 제어가 가해진다. 제1 및 제2트랜지스터와 제1 및 제2다이오드의 비선형은 이제 어떠한 역할도 하지 못한다. 제3 및 제4다이오드는 일단 제1 또는 제2다이오드가 차단되면 제1 또는 제2전류 단자상의 나머지 전류를 다른 전류 단자로 방전시킨다.

본 발명에 따른 차동 증폭기의 실시예는 제5전류원의 제5전류와 제6전류원의 제6전류가 조정가능하다는 점에 특징이 있다.

제5 및 제6전류원은 조정가능케함으로서 제1 및 제2출력 전류의 제한 수준이 조정될 수 있다.

본 발명에 따른 차동 증폭기의 다른 실시예는 제1 및 제2전류, 제3 및 제4전류, 제5 및 제6전류 그리고 제1 및 제2신호 전류가 거의 사실상 대부분 2대 2(two-by-two)라는 점의 특징이 있다.

상기 방법에서 사실상 대칭인 출력 전류 제한을 갖는 차동 증폭기가 얻어진다.

본 발명에 따른 차동 증폭기의 또다른 실시예 제1 내지 제4다이오드가 쇼트키 다이오드(schottky diodes)라는 점의 특징이 있다.

쇼트키 다이오드는 사실상 호울 저장 효과(hole storage effect)가 없으며 매우 신속히 스위칭을 할 수 있다. 상기와 같은 쇼트키 다이오드가 사용될 때, 다이오드 보다 큰 대역이 달성된다.

본 발명은 첨부된 도면을 참고로 부가적으로 설명될 것이고 거기에서 제1도는 본 발명에 따라 제한되는 출력 전류를 갖는 차동 증폭기의 회로 다이어그램을 도시한다.

제1도는 본 발명에 따른 차동 증폭기의 회로 다이어그램을 도시하고 거기에서 바이폴라 npn 트랜지스터 및 쇼트키 다이오드는 예로써 그려진다. 바이폴라 트랜지스터 대신에 유니폴라 트랜지스터는 사용될 수 있고, 소스, 드레인 및 게이트는 각각의 에미터, 베이스 및 콜렉터를 대신한다. 쇼트키 다이오드 대신에 일방향 전도성을 갖는 표준 바이폴라 다이오드 또는 다른 소자는 사용될 수 있다.

트랜지스터(T₁)의 콜렉터는 출력 단자(1)에 접속되고, 거기에서 제1출력 전류(I_o1)는 흐른다. 상기 트랜지스터의 베이스는 기준 전압(V_REF)이 접속되는 기준 전압 단자(2)에 접속되고, 에미터는 전류(I₁)를 공급하는 전류원(4)을 통해 부극성 공급 단자(3)에 접속된다. 에미터는 다이오드(D₁) 양단의 전류 단자(5)에 역시 접속되고, 그 애노드는 에미터에 접속된다. 전류원(6)이 전류 단자(5)로부터 전류(I₃)를 유도하고 부극성 공급 단자(3)에 상기 전류를 방전하는 전류원(5)에 더우기 접속되고, 전류원(7)은 정극성 공급 단자(8)로 부터 전류 단자(5)에 전류(I₃)보다 적은 전류(I₅)를 인가하고, 신호 전류원(9)은 전류 단자(5)에 정극성 신호 전류(+I₁)를 인가한다. 신호 전류원(9)은 예를들어, 전류 단자(5) 및 부극성 공급 단자(3)간에 접속되나, 정극성 공급 단자(8)에 접속될 수 있다. 다른 가능성은 전류원(6) 및 신호원(9)이 공통원을 형성한다는 것이다.

차동 증폭기는 부가적으로 제2트랜지스터(T₂), 다이오드(D₂), 출력 전류(I_o2)가 흐르는 출력 단자(10), 전류(I₂)를 공급하기 위한 전류원(11), 전류(I₄)를 공급하기 위한 전류원(12), 전류(I₆)를 공급하기 위한 전류원(13), 부극성 신호 전류(-I_i)를 공급하기 위한 신호 전류원(14), 및 전류 단자(15)를 부가적으로 포함하고, 그것은 대응성분, 즉 각각의 트랜지스터(T₁), 다이오드(D₁), 출력 단자(1), 전류원(4, 6 및 7), 신호원(9) 및 전류 단자(5)와 같은 동일한 방법으로 접속된다. 양방향 전류 전도가 전류 단자간에 가능하게 하기 위해, 전류 단자(5 및 15)간에 두개의 비-평행으로 배열된 다이오드(D₃및 D₄)는 삽입되고, 다이오드(D₃)의 애노드는 전류 단자(5)에 접속되고 다이오드(D₄)의 캐소드는 전류 단자(5)에 접속된다. 부가적으로, 대응하는 전류원이 같게 큰 전류를 공급하고, 그래서 I₂=I₁;I₄=I₃,I₆=I₅이고 정극성 신호 전류(+I₁) 및 부극성 신호 전류(-I_i)는 같게 큰 절대치를 갖는다고 가정하자. 상기 조건이 만족되지 못하면, 출력 전류(I_o1및I_o2)는 대칭적으로 제한되지 않을 것이다. 그것은 차동 증폭기의 기본 동작에 관한 부가적인 결과를 갖지 않는다.

입력 전류(+I_i) 및 (-I_i)에 발생된 선형 제어 범위에서, 다이오드(D₁및 D₂)는 도전될 것이고 다이오드(D₃내지 D₆)는 차단될 것이다. 상기 조건하에서, 다이오드(D₁) 양단의 전류(I_D1) 및 다이오드(D₂)양단의 전류(I_D2)는

I_D1=I₃-I₅+I_i

I_D2=I₃-I₅-I_i이 될것이다.

입력 전류(I_i)의 절대치가 (I₃-I₅)보다 적은동안, 다이오드(D₁및 D₂)는 도전될 것이고 출력 전류(I_O1및 I_O2)는 입력 전류에 따라 변할 것이다. 그러므로 전류(I₃)는 전류(I₅)를 초과할 것이다. 입력 전류(I_i)의 절대치가 (I₃-I₅)를 초과한다면, 다이오드(D₂)는 차단될 것이다. 입력 전류(+I_i)가 (I₃-I₅)를 초과하면, 다이오드(D₂)는 차단될것이고 입력 전류(-I_i)가 (I₃-I₅)를 초과하면, 다이오드(D₁)는 차단될 것이다. 전류원(4 및 11)은 전류없게 되는 트랜지스터(T₁및 T₂)를 회피한다. 예를들어, 전류(+I_i)가 (I₃-I₅)를 초과하면, 다이오드(D₂)를 차단될 것이고 초과 전류는 전류 단자(15)상에 발생될 것이다. 결과적으로, 전류 단자(15)상의 전압은 따른 전류 단자(5)상의 전압에 비례해 발생할 것이다. 다이오드(D₁)의 임계 전압은 다이오드가 도전을 시작하도록 초과할 것이다. 잔류 전류는 전류 단자(15)로부터 전류 단자(5)까지 흐를 것이고 다른 신호 전류원(9)에 의해 획득될 것이다. 두개의 출력 전류가 동시에 제한되도록 하기 위해, 다이오드(D₁)양단의 전류 및 출력 전류(I_o1)는 더 이상 증가하지 않을 것이다. 전류 단자(5 및 15)상의 전류 제어에 기인해서 다이오드(D₁및 D₂)트랜지스터(T₁및 T₂)의 베이스-에미터 접합점의 비-선형 전압-전류 특성은 출력 전류(I_O1및 I_O2)에 영향을 미치지 않는다. 상기 제어동안 순방향 바이어스된 다이오드의 전압과 같은 전류 단자(5 및 15)양단의 전압 점프(jump)가 존재한다.

단일 다이오드 대신에 전류 단자(5 및 15)간에, 직렬 레지스터와 결합되거나 결합되지 않는 것중 직렬의 복수의 다이오드를 접속하는 것이 허여된다. 전류 단자간의 전압점프는 예를들어, 다이오드의 수, 니(knee) 전압 및 직렬 저항에 의해 결정된다. 전류 단자상의 기생 캐패시턴스의 충전 및 방전이 신호 전류에서 최소 잡음 전류를 발생할 것이기 때문에 작은 전압 점프는 고주파수에서 적합하다.

바람직하게, 전류원(7 및 13)은 제한점을 조절하기 위해 조절되게 될 수 있다. 비 평형된 입력 전류(+I_i및 -I_i)가 유용하다면, 그들은 전문가에 공지된 방법에서 입력 전압으로부터 얻을 수 있다. 하나 이상의 다이오드가 트랜지스터(T₁및 T₂)의 에미터 및 전류 단자(5, 15)간에 삽입되면, 전류 단자(5 및 15)간의 직렬 결합에서 다이오드의 수는 전류 단자(5 및 15)간에 발생하는 조숙한 전류 경로를 피하기 위해 대응적으로 이르게 될 것이다.

Claims (4)

1. 각각 제어 전극인 제1 및 제2주전극을 갖는 제1 및 제2트랜지스터(T₁, T₂)와; 각각의 제1 및 제2트랜지스터(T₁, T₂)의 제1의 주전극에 결합되는 제1 및 제2출력 단자(1,10)와; 제1의 전류 단자(5) 및, 상기 제1의 전류 단자에 결합되는 제2의 전류 단자(15)와; 제1의 트랜지스터(T₁)의 제2의 주전극에 결합되는 애노드와 제1의 전류 단자(5)에 결합되는 캐소드를 갖는 적어도 하나의 제1의 다이오드(D₁)와; 제2의 트랜지스터(T₂)의 제의 주전극에 결합되는 애노드와 제2의 전류 단자(15)에 결합되는 캐소드를 갖는 적어도 제2의 다이오드(D₂)와; 제1의 전류(I₁)를 제1의 트랜지스터에 인가하기 위해 제1의 트랜지스터(T₁)의 제2의 주전극에 결합되는 제1의 전류원(4)과; 제2의 전류(I₂)를 제2의 트랜지스터에 인가하기 위해 제2의 트랜지스터(T₂)의 제2의 주전극에 결합되는 제2의 전류원(11)과; 제3의 전류(I₃)를 제1의 전류 단자에 인가하기 위해 제1의 전류 단자(5)에 결합되는 제3의 전류원(6)과; 제4의 전류(I₄)를 제2의 전류 단자에 인가하기 위해 제2의 전류 단자(15)에 결합되는 제4의 전류원(12)으로 구성되는 제한된 출력 전류를 가진 차동 증폭기에 있어서, 상기 차동 증폭기는 기준 전압을 제1 및 제2의 트랜지스터(T₁, T₂)의 제어 전극에 인가하기 위한 수단(2, V_REF)과; 제3의 전류(I₃)보다 작으며 제3의 전류(I₃)에 역인 제5의 전류(I₅)를 제1의 전류 단자에 인가하기 위하여 제1의 전류 단자(5)에 결합되는 제5의 전류원(7)과; 제4의 전류(I₄)보다 작고 상기 제4의 전류(I₄)에 역인 제6의 전류(I₆)를 제2의 전류 단자에 인가하기 위해 제2의 전류 단자(5)에 결합되는 제6의 전류원(13)과; 애노드가 제1의 전류 단자(5)에 결합되고 캐소드가 제2의 전류 단자(15)에 결합되는 적어도 제3의 다이오드와; 캐소드가 제1의 전류 단자(5)에 결합되고 애노드가 제2의 전류 단자(15)에 결합되는 적어도 제4의 다이오드와; 제1의 신호 전류(+I_i)를 제1의 전류 단자에 인가하기 위해 제1의 전류 단자(5)에 결합된 제1의 신호 전류원(9)과; 제1의 신호 전류(+I_i)에 역인 제2의 신호 전류(-I_i)를 제2의 전류 단자에 인가하기 위해 제2전류 단자(15)에 결합되는 제2의 신호 전류원(14)을 더 포함하는 것을 특징으로 하는 제한된 출력 전류를 가진 차동 증폭기.
2. 제1항에 있어서, 상기 제5의 전류원의 제5의 전류와 상기 제6의 전류원의 제6의 전류는 조정가능한 것을 특징으로 하는 제한된 출력 전류를 가진 차동 증폭기.
3. 제1항에 있어서, 상기 제1 및 제2의 전류와, 제3 및 제4의 전류와, 제5 및 제6의 전류와, 제1 및 제2의 신호 전류가 실제로 거의 대부분 2대 2라는 것을 특징으로 하는 제한된 출력 전류를 가진 차동 증폭기.
4. 제1항에 있어서, 상기 제1 내지 제4의 다이오드가 쇼트키 다이오드인 것을 특징으로 하는 제한된 출력 전류를 가진 차동 증폭기.