JP3320030B2 - スイッチング回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、スイッチング回
路に関し、特に、スイッチング回路のスイッチング動作
を高速にする技術に関する。

【０００２】

【従来の技術】バイポーラトランジスタを用いたスイッ
チング回路のスイッチング動作を高速にしたり、バイポ
ーラトランジスタを用いた増幅回路の増幅率を高くした
りするために、複数のバイポーラトランジスタよりダー
リントン接続回路を構成し、ダーリントン接続回路を単
一のバイポーラトランジスタに代えて用いる手法がとら
れていた。また、バイポーラトランジスタのベースの厚
みを小さくしたりする手法もとられていた。

【０００３】

【発明が解決しようとする課題】しかし、バイポーラト
ランジスタが自己に供給される信号を増幅すると、バイ
ポーラトランジスタが有するミラー容量などのために位
相の回転が生じて、入力信号と出力信号とは、正確に同
相あるいは逆相にはならない。

【０００４】このため、複数のバイポーラトランジスタ
から構成されるダーリントン接続回路をバイポーラトラ
ンジスタとして用いスイッチング回路や増幅回路を構成
した場合は、単一のバイポーラトランジスタを用いて構
成した場合に比べ、スイッチングの遅れや、増幅された
信号の歪みが大きくなるという問題が生じる。

【０００５】また、ダーリントン接続回路をバイポーラ
トランジスタとして用いた場合、ダーリントン接続回路
が飽和したときの飽和電圧（すなわち、ダーリントン接
続回路のうち、コレクタとして機能する端とエミッタと
して機能する端との間の電圧）は、単一のバイポーラト
ランジスタが飽和した場合のコレクタ−エミッタ間の電
圧より大きくなる。

【０００６】このため、ダーリントン接続回路を用いて
スイッチング回路や増幅回路を構成した場合は、単一の
バイポーラトランジスタを用いて構成した場合に比べ、
スイッチング回路や増幅回路自身による電力の損失が大
きくなるという問題も生じる。

【０００７】また、バイポーラトランジスタのベースの
厚みを小さくするほどベースの耐圧は小さくなる。すな
わち、バイポーラトランジスタのベースの厚みを小さく
するほど、ベースへの過大な電圧の印加によりバイポー
ラトランジスタが破壊する危険が高くなる。

【０００８】この発明は、上記実状に鑑みてなされたも
ので、耐圧が大きく、スイッチングが高速でタイミング
のずれが少なく、電力の損失が少ないスイッチング回路
を提供することを目的とする。

【０００９】

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、この発明の第１の観点にかかるスイッチング回路
は、電流路を備え、トリガ信号及びバイアス信号が自己
に供給されたとき、該トリガ信号の強度が、該バイアス
信号の強度により決まる閾値に達しているか否かを判別
し、判別結果に従って前記電流路を開閉制御するスイッ
チング回路であって、第１導電型のエミッタと、前記エ
ミッタに接合された第２導電型のベースと、前記ベース
に接合された第１導電型の第１のコレクタと、前記ベー
スに接合された第１導電型の第２のコレクタとから構成
されており、前記ベースと前記第１のコレクタとの接合
面のアバランシェ降伏電圧が前記ベースと前記第２のコ
レクタとの接合面のアバランシェ降伏電圧より低いバイ
ポーラトランジスタを備え、前記バイポーラトランジス
タのエミッタは前記電流路の一端をなし、前記バイポー
ラトランジスタの第１のコレクタは前記電流路の他端を
なし、前記バイポーラトランジスタは、前記第２のコレ
クタに前記バイアス信号が供給されたとき、前記エミッ
タと前記第２のコレクタとの間にバイアス電流を流し、
前記ベースに前記トリガ信号が供給されたとき、前記エ
ミッタと前記ベースとの間にトリガ電流を流し、前記第
１のコレクタとベースとの接合面のアバランシェ降伏電
圧を、当該バイアス電流及び前記トリガ電流の大きさに
従って変化させ、前記ベースに前記トリガ信号が供給さ
れた結果前記第１のコレクタとベースとの接合面の電圧
が前記アバランシェ降伏電圧に達したとき、該接合面を
アバランシェ降伏させることにより該接合面を導通させ
る、ことを特徴とする。

【００１１】このようなスイッチング回路は、バイポー
ラトランジスタの第１のコレクタ−ベース間に、アバラ
ンシェ降伏による電流を流す。アバランシェ降伏により
発生する降伏電流は、短時間で急激に増倍されるので、
このようなスイッチング回路は、高速にスイッチングを
行い、スイッチングのタイミングのずれも少ない。

【００１２】また、このようなスイッチング回路のバイ
ポーラトランジスタのベースは、通常のバイポーラトラ
ンジスタのベースより厚みが小さいものである必要はな
く、従って耐圧も大きく確保される。さらに、このよう
なスイッチング回路はダーリントン接続回路を含まない
ので、第１のコレクタ−エミッタ間の電圧も通常のバイ
ポーラトランジスタの飽和時のコレクタ−エミッタ間の
電圧程度に低くなるので、電力の損失も少ない。

【００１３】前記バイポーラトランジスタの前記ベース
と前記エミッタとの接合面の面積は、前記ベースと前記
第１のコレクタとの接合面の面積より小さいものとすれ
ば、ベースとエミッタとの接合面の接合容量は、ベース
と第１のコレクタとの接合面の接合容量より小さくな
る。このため、バイポーラトランジスタの周波数特性が
良好となり、スイッチングの速度が向上する。

【００１４】また、前記バイポーラトランジスタの前記
ベースと前記エミッタとの接合面の面積は、前記ベース
と前記第１のコレクタとの接合面の面積より小さいもの
とすれば、第１及び第２のコレクタに流入するキャリア
の量は、ベースを流れるわずかなベース電流により制御
され、バイポーラトランジスタの入力インピーダンスは
大きくなる。従って、このスイッチング回路はわずかな
ベース電流によっても制御される。

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】

【００２０】

【００２１】

【００２２】

【００２３】

【００２４】

【００２５】

【００２６】

【００２７】

【００２８】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。

【００２９】（第１の実施の形態：スイッチング回路）
図１は、この発明の第１の実施の形態にかかるスイッチ
ング回路の構成を示す回路図である。図示するように、
このスイッチング回路は、トランジスタＱと、抵抗器Ｒ
Ｂと、信号入力端Ｅｉｎと、バイアス端Ｅｂｉａｓとを
備える。

【００３０】トランジスタＱは、例えば、図２に示す構
成を有している。図示するように、トランジスタＱは、
高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエ
ミッタＥを備えている。

【００３１】高圧コレクタＣＨ及び低圧コレクタＣＬ
は、いずれもｎ型半導体領域（以下、ｎ型領域と呼ぶ）
からなり、互いが直接に接することなく、各々ベースＢ
に接合されている。高圧コレクタＣＨには、外部接続用
の高圧コレクタ端子ｔＣＨが接続されており、低圧コレ
クタＣＬには、外部接続用の低圧コレクタ端子ｔＣＬが
接続されている。

【００３２】低圧コレクタＣＬ及びベースＢの接合面が
アバランシェ降伏を起こす電圧（降伏電圧）は、後述す
るように変動する。ただし、低圧コレクタＣＬ及びベー
スＢの接合面の降伏電圧は、高圧コレクタＣＨ及びベー
スＢの接合面の降伏電圧より常に低い。

【００３３】ベースＢは、ｐ型半導体領域（以下、ｐ型
領域と呼ぶ）からなる。ベースＢには、外部接続用のベ
ース端子ｔＢが接続されている。

【００３４】エミッタＥはｎ型領域からなり、ベースＢ
に接合されていて、外部接続用のエミッタ端子ｔＥが接
続されている。

【００３５】トランジスタＱにおいては、低圧コレクタ
ＣＬ、ベースＢ及びエミッタＥが第１のバイポーラトラ
ンジスタを形成し、高圧コレクタＣＨ、ベースＢ及びエ
ミッタＥが第２のバイポーラトランジスタを形成する。

【００３６】トランジスタＱのベースＢは、低圧コレク
タＣＬからベースＢにアバランシェ効果による電流が流
れるとき、アバランシェ効果により生成される正孔を蓄
積する性質を有する。そして、低圧コレクタＣＬ及びベ
ースＢの接合面は、ベースＢが蓄積する正孔が増大する
と、等価的にベースＢの不純物濃度が等価的に増大し、
その降伏電圧が降下する性質を有する。

【００３７】また、ベースＢに電荷が蓄積されると、ベ
ースＢ−エミッタＥ間の電圧は上昇し、第２のバイポー
ラトランジスタを実質的に導通させる。ただし、高圧コ
レクタＣＨ−エミッタＥ間に流れるコレクタ電流はベー
スＢへの正孔の蓄積を妨げてベースＢ−エミッタＥ間の
電圧を降下させ、ベースＢ−エミッタＥ間の電圧を降下
させる作用は、該コレクタ電流が増大するほど強くな
る。

【００３８】図１に示すように、トランジスタＱのベー
ス端子ｔＢは、信号入力端Ｅｉｎに接続されている。低
圧コレクタ端子ｔＣＬは、一端が外部の直流電源の正極
に接続されている外部の負荷の他端に接続され、高圧コ
レクタ端子ｔＣＨは、抵抗器ＲＢを介してバイアス端Ｅ
ｂｉａｓに接続されている。エミッタ端子ｔＥは、該直
流電源の負極に接続されている。

【００３９】そして、直流電源の両極より電源電圧を印
加し、バイアス端Ｅｂｉａｓに、トランジスタＱのエミ
ッタＥの電位に対して正極性のバイアス電圧を印加する
と、図１のスイッチング回路は、以下に述べる動作を行
う。

【００４０】ただし、電源電圧及びバイアス電圧は、ト
ランジスタＱのベースＢの電圧がエミッタＥの電圧に実
質的に等しい場合において低圧コレクタＣＬとベースＢ
との接合面及び高圧コレクタＣＨとベースＢとの接合面
のいずれもアバランシェ降伏しない程度の電圧であるも
のとする。

【００４１】また、バイアス電圧の値及び抵抗器ＲＢの
抵抗値は、ベースＢに後述の制御電圧を印加したとき、
バイアス端Ｅｂｉａｓから、抵抗器ＲＢ、高圧コレクタ
ＣＨ−エミッタＥ間を経るように、第２のバイポーラト
ランジスタのコレクタ電流が流れるような値とする。な
お、バイアス電圧の供給源は、負荷に接続されている上
述の直流電源と同一のものであってもよい。

【００４２】まず、直流電源の両極より電源電圧が印加
され、入力端Ｅｉｎが実質的にトランジスタＱのエミッ
タＥと同電位に保たれた場合、ベースＢ−エミッタＥ間
には電流が実質的に流れない。従って、上述の第１のバ
イポーラトランジスタはオフ状態となる。また、低圧コ
レクタＣＬ−ベースＢ間はアバランシェ降伏しないの
で、低圧コレクタＣＬ−ベースＢ間は実質的に導通せ
ず、電流が流れない。このため結局、外部の負荷にも実
質的に電流が流れない。

【００４３】次に、入力端Ｅｉｎに、グラウンドに対し
て正極性の制御電圧を印加したとすると、トランジスタ
ＱのベースＢ−エミッタＥ間には、エミッタＥの電位に
対するベースＢの電圧によって決まる一定量のベース電
流が流れる。

【００４４】これにより第２のバイポーラトランジスタ
が駆動され、バイアス端Ｅｂｉａｓから、抵抗器ＲＢ、
高圧コレクタＣＨ−エミッタＥ間を経てエミッタＥに至
るコレクタ電流が流れる。このコレクタ電流の大きさ
は、ベースＢ−エミッタＥ間に流れるベース電流の大き
さと、バイアス端Ｅｂｉａｓの電圧と、抵抗器ＲＢの抵
抗値とにより決まる。

【００４５】そして、低圧コレクタＣＬ−ベースＢ間の
降伏電圧は、該ベース電流及び該コレクタ電流の大きさ
により決まる所定の値にまで低下する。

【００４６】そして、低圧コレクタＣＬ−ベースＢ間の
降伏電圧が、現に低圧コレクタＣＬ−ベースＢ間に発生
している電圧以下の値にまで低下すれば、低圧コレクタ
ＣＬ−ベースＢの接合面はアバランシェ降伏する。この
結果、第１のバイポーラトランジスタはオンし、直流電
源の正極から、抵抗器ＲＬ、低圧コレクタＣＬ−ベース
Ｂ間を経て直流電源の負極へと電流が流れる。

【００４７】次いで、入力端Ｅｉｎに印加されている制
御電圧の値を低下させ、低圧コレクタＣＬ−ベースＢ間
の降伏電圧が、現に低圧コレクタＣＬ−ベースＢ間に発
生している電圧を超える値となるようにすれば、低圧コ
レクタＣＬ−ベースＢの接合面はアバランシェ降伏しな
くなり、低圧コレクタＣＬ−ベースＢ間は実質的に遮断
される。

【００４８】以上説明した動作により、このスイッチン
グ回路は、入力端Ｅｉｎに一定値以上の正極性の制御電
圧が印加されると、低圧コレクタＣＬ−エミッタ間を導
通させる。上述のように、低圧コレクタＣＬ−ベースＢ
間の降伏電圧は、該ベース電流及び該コレクタ電流の大
きさにより決まるので、低圧コレクタＣＬ−エミッタ間
を導通させるために入力端Ｅｉｎに印加すべき電圧の最
低値は、バイアス端Ｅｂｉａｓの電圧（すなわちバイア
ス電圧）及び抵抗器ＲＢの抵抗値により決まる。従っ
て、バイアス電圧を変化させることにより、このスイッ
チング回路の低圧コレクタＣＬ−エミッタＥ間を実質的
に導通した状態へと移すために要する制御電圧の最低値
（すなわち、制御電圧の閾値）を、所望の値に設定する
ことができる。

【００４９】トランジスタＱの低圧コレクタＣＬ−ベー
スＢ間がアバランシェ降伏した結果低圧コレクタＣＬ−
ベースＢ間に流れる降伏電流は、短時間で急激に増倍さ
れるので、このスイッチング回路は、高速にスイッチン
グを行い、スイッチングのタイミングのずれも少ない。

【００５０】また、トランジスタＱのベースＢは、通常
のバイポーラトランジスタのベースより厚みが小さいも
のである必要はなく、従ってベースＢの耐圧も大きく確
保される。さらに、このスイッチング回路はダーリント
ン接続回路を含まないので、低圧コレクタＣＬ−エミッ
タＥ間の電圧も通常のバイポーラトランジスタの飽和時
のコレクタ−エミッタ間の電圧程度に低くなるので、電
力の損失も少ない。

【００５１】（第２の実施の形態：増幅回路）次に、こ
の発明の第２の実施の形態にかかる増幅回路を説明す
る。図３は、この増幅回路の構成を示す回路図である。
図示するように、この増幅回路は、トランジスタＱと、
抵抗器ＲＦ及びＲＬと、入力端Ｅｉｎと、出力端Ｅｏｕ
ｔとを備える。

【００５２】トランジスタＱは、図２に示すトランジス
タと実質的に同一のものである。トランジスタＱのベー
ス端子ｔＢは、入力端Ｅｉｎに接続されている。低圧コ
レクタ端子ｔＣＬは、抵抗器ＲＬを介して外部の直流電
源の正極に接続され、高圧コレクタ端子ｔＣＨは、抵抗
器ＲＦを介して低圧コレクタ端子ｔＣＬに接続されてい
る。エミッタ端子ｔＥは、該直流電源の負極に接続され
る。出力端Ｅｏｕｔは低圧コレクタ端子ｔＣＬに接続さ
れる。

【００５３】そして、直流電源の両極より電源電圧を印
加すると、この増幅回路は、以下に述べる動作を行う。
ただし、電源電圧は、トランジスタＱのベースＢの電圧
がエミッタＥの電圧に実質的に等しい場合において低圧
コレクタＣＬとベースＢとの接合面及び高圧コレクタＣ
ＨとベースＢとの接合面のいずれもアバランシェ降伏し
ない程度の電圧であるものとする。

【００５４】まず、直流電源の両極より電源電圧が印加
され、入力端Ｅｉｎが実質的に開放されている場合（す
なわち、トランジスタＱからみた、入力端Ｅｉｎとグラ
ウンドとの間のインピーダンスが無限大と見なし得る場
合）、ベースＢ−エミッタＥ間には電流が実質的に流れ
ない。従って、上述の第１のバイポーラトランジスタは
オフ状態となる。また、低圧コレクタＣＬ−ベースＢ間
はアバランシェ降伏しないので、低圧コレクタＣＬ−ベ
ースＢ間は実質的に導通しない。

【００５５】従って、低圧コレクタＣＬ−ベースＢ間に
は実質的に電流が流れず、ベースＢへの電荷の蓄積も起
こらない。また、高圧コレクタＣＨ−エミッタＥ間もア
バランシェ降伏しないので、高圧コレクタＣＨ−エミッ
タＥ間にも実質的に電流が流れない。このため、結局、
エミッタＥには電流が実質的に流れず、抵抗器ＲＬにも
実質的に電流が流れない。従って、低圧コレクタ端子ｔ
ＣＬ及び出力端Ｅｏｕｔの電圧は、電源電圧に実質的に
等しくなる。

【００５６】次に、入力端Ｅｉｎに、グラウンドに対し
て正極性の電圧を印加したとすると、トランジスタＱの
ベースＢ−エミッタＥ間には、エミッタＥの電位に対す
るベースＢの電圧によって決まる一定量のベース電流が
流れる。これにより、ベースＢには正孔が蓄積され、低
圧コレクタＣＬ−ベースＢ間の降伏電圧が低下して、低
圧コレクタＣＬ−ベースＢ間の接合面はアバランシェ降
伏する。この結果、第１のバイポーラトランジスタはオ
ンし、低圧コレクタＣＬ−ベースＢ間に流れる電流が増
大する。

【００５７】この結果、ベースＢにはアバランシェ効果
により生成された正孔がさらに蓄積され、ベースＢの電
位が上昇する。すると、ベースＢ−低圧コレクタＣＬ間
を流れる電流は第２のバイポーラトランジスタを駆動
し、第２のバイポーラトランジスタもオン状態となる。

【００５８】この結果、高圧コレクタ端子ｔＣＨ−ベー
ス間にも、抵抗器ＲＬ及びＲＦを介してコレクタ電流が
流れる。すると、高圧コレクタＣＨ−エミッタＥ間に流
れるコレクタ電流によって、ベースＢへの正孔の蓄積は
妨げられ、ベースＢ−エミッタＥ間の電圧は降下する。
そして、低圧コレクタＣＬ−ベースＢ間の降伏電圧は上
昇し、低圧コレクタＣＬ−ベースＢ間に流れる電流は減
少する。

【００５９】低圧コレクタＣＬからベースＢに流れ込む
電流が減少する結果、第２のバイポーラトランジスタは
オフ状態に近づく（すなわち、高圧コレクタ端子ｔＣＨ
−ベースＢ間の電流が減少する）。そして、高圧コレク
タ端子ｔＣＨ−ベースＢ間の電流が減少すると、再びベ
ースＢへの正孔の蓄積が促進され、低圧コレクタＣＬ−
ベースＢ間の降伏電圧は降下して、低圧コレクタＣＬ−
ベースＢ間に流れる電流は再び増大する。

【００６０】以下、低圧コレクタＣＬ−ベースＢ間に流
れる電流の増減が過渡的に繰り返される結果、低圧コレ
クタＣＬ−ベースＢ間（及び抵抗器ＲＬ）に流れる電流
の大きさは、入力端ＥｉｎからベースＢに供給された電
圧及び抵抗器ＲＦの抵抗値により定まる一定値で均衡す
る。

【００６１】そして、抵抗器ＲＬの両端間の電圧は、抵
抗器ＲＬの抵抗値及び抵抗器ＲＬに流れる電流の大きさ
に実質的に比例する。従って、出力端Ｅｏｕｔの電圧
は、入力端Ｅｉｎに印加された電圧に比例する値を直流
電源の正極の電圧から差し引いた値となる。すなわち、
出力端Ｅｏｕｔに発生する電圧は、入力端Ｅｉｎに印加
された電圧を実質的に逆相で増幅したものとなる。

【００６２】以上説明した動作により、この増幅回路
は、入力端Ｅｉｎに印加された電圧を増幅する。そし
て、この増幅回路の増幅率は、抵抗器ＲＬ及びＲＦの抵
抗値に依存する。従って、抵抗器ＲＬ及びＲＦのうち少
なくとも一方の抵抗値を、この増幅器の増幅率が所望の
値になるように選択することにより、任意の増幅率を有
するよう、この増幅回路を構成することができる。

【００６３】トランジスタＱの低圧コレクタＣＬ−ベー
スＢ間がアバランシェ降伏した結果低圧コレクタＣＬ−
ベースＢ間に流れる降伏電流は、短時間で急激に増倍さ
れる。従って、この増幅回路は、入力端Ｅｉｎからベー
スＢに供給される電流の高速な変化に追随して、抵抗器
ＲＬに流れる電流及び出力端Ｅｏｕｔの電圧を変化させ
る。すなわち、この増幅回路は、通常のバイポーラトラ
ンジスタやダーリントン接続回路より構成されたものに
比べ、周波数特性が優れる。

【００６４】また、この降伏電流は、ベースに入力信号
が供給されることにより第１のコレクタ−エミッタ間に
流れる電流に比べて一般に大きいので、このような増幅
回路の増幅率は、通常のバイポーラトランジスタより構
成されたものに比べ、高くなる。そして、帰還回路網に
よる負帰還が行われることにより、歪みが少なくなる。

【００６５】また、トランジスタＱのベースＢは、通常
のバイポーラトランジスタのベースより厚みが小さいも
のである必要はなく、従ってベースＢの耐圧も大きく確
保される。さらに、この増幅回路はダーリントン接続回
路を含まないので、低圧コレクタＣＬ−エミッタＥ間の
電圧も通常のバイポーラトランジスタの飽和時のコレク
タ−エミッタ間の電圧程度に低くなるので、電力の損失
も少ない。

【００６６】なお、この発明の実施の形態にかかるスイ
ッチング回路、増幅回路及びバイポーラトランジスタの
構成は上述のものに限られない。例えば、図１のスイッ
チング回路及び図３の増幅回路において、トランジスタ
Ｑの低圧コレクタＣＬ、高圧コレクタＣＨ、ベースＢ及
びエミッタＥの導電型（不純物型）は、それぞれｎ型、
ｎ型、ｐ型及びｎ型である必要はなく、それぞれ、ｐ
型、ｐ型、ｎ型及びｐ型であってもよい。

【００６７】ただし、トランジスタＱの低圧コレクタＣ
Ｌ、高圧コレクタＣＨ、ベースＢ及びエミッタＥの導電
型が、それぞれｐ型、ｐ型、ｎ型及びｐ型である場合、
図１のスイッチング回路及び図３の増幅回路のいずれに
おいても、直流電源の正極はエミッタ端子ｔＥに接続
し、負極は、抵抗器ＲＬの両端のうちトランジスタＱに
接続されていない方の端に接続するものとする。

【００６８】低圧コレクタＣＬ、高圧コレクタＣＨ、ベ
ースＢ及びエミッタＥの導電型が、それぞれｐ型、ｐ
型、ｎ型及びｐ型である場合におけるトランジスタＱの
動作は、低圧コレクタＣＬ、高圧コレクタＣＨ、ベース
Ｂ及びエミッタＥと、トランジスタＱの外部との間に流
れる電流の向きが逆になる点と、ベースＢに蓄積される
キャリアが正孔ではなく電子となる点とを除き、低圧コ
レクタＣＬ、高圧コレクタＣＨ、ベースＢ及びエミッタ
Ｅの導電型がそれぞれｎ型、ｎ型、ｐ型及びｎ型である
場合のトランジスタＱの動作と実質的に同一である。

【００６９】ただし、低圧コレクタＣＬ、高圧コレクタ
ＣＨ、ベースＢ及びエミッタＥと、トランジスタＱの外
部との間に流れる電流の向きが逆になるため、高圧コレ
クタＣＨ、ベースＢ及びエミッタＥの導電型が、それぞ
れｐ型、ｐ型、ｎ型及びｐ型である場合、図１のスイッ
チング回路において、トランジスタＱの低圧コレクタＣ
Ｌ−エミッタＥ間をオン及びオフするには、入力端Ｅｉ
ｎ及びバイアス端Ｅｂｉａｓに印加する電圧は、いずれ
もエミッタＥの電位に対して負極性である必要がある。
また、図３の増幅回路においては、入力端Ｅｉｎに印加
される電圧が増幅されるためには、入力端Ｅｉｎに印加
する電圧は、エミッタＥの電位に対して負極性である必
要がある。

【００７０】また、トランジスタＱは、例えば図４に示
すように、ベースＢ−エミッタＥ間の接合面の面積が、
ベースＢ−低圧コレクタＣＬ間及びベースＢ−高圧コレ
クタＣＨ間の接合面の面積より小さくなっていてもよ
い。

【００７１】これにより、エミッタＥからベースＢを介
して低圧コレクタＣＬや高圧コレクタＣＨに注入するキ
ャリアの量は、わずかなベース電流により制御すること
ができる。すなわち、トランジスタＱのベースＢの入力
インピーダンスは大きくなり、また電流増幅率が大きく
なる。なお、エミッタＥからベースＢに流れ込んだ少数
キャリアはベースＢに幅広く拡散し、低圧コレクタＣＬ
や高圧コレクタＣＨに流れるコレクタ電流として吸収さ
れる。

【００７２】また、ベースＢ−エミッタＥ間の接合面の
面積を小さくすることにより、これらの部分が形成する
コンデンサが有する接合容量も小さくなる。このため、
図４のトランジスタＱでは、良好な周波数特性を得るこ
と（すなわち、高いトランジション周波数を得ること）
もできる。

【００７３】従って、図４のトランジスタＱより構成さ
れた図１のスイッチング回路のスイッチングの速度は向
上し、また、図４のトランジスタＱより構成された図３
の増幅回路の周波数特性は良好となる。また、図４のト
ランジスタＱより構成された図１のスイッチング回路は
わずかなベース電流によっても制御され、また、図４の
トランジスタＱより構成された図３の増幅回路の入力イ
ンピーダンスは大きくなり、電流増幅率も大きくなる。

【００７４】また、従来の大電力用トランジスタは、電
流増幅率が小さく周波数特性も悪いという欠点があっ
た。これに対し、図４に示すトランジスタＱは、大電力
用であっても小電力用並に制御が容易であるので、電力
制御用として幅広く使用することができる。

【００７５】

【発明の効果】以上説明したように、この発明によれ
ば、耐圧が大きく、スイッチングが高速でタイミングの
ずれが少なく、電力の損失が少ないスイッチング回路が
実現される。

【００７６】

【図面の簡単な説明】

【図１】この発明の第１の実施の形態にかかるスイッチ
ング回路の構成を示す回路図である。

【図２】図１のスイッチング回路のトランジスタの構成
を示す模式的断面図である。

【図３】この発明の第２の実施の形態にかかる増幅回路
の構成を示す回路図である。

【図４】図２のトランジスタの変形例の構成を示す模式
的断面図である。

【符号の説明】

Ｑ トランジスタ Ｂ ベース ＣＨ 高圧コレクタ ＣＬ 低圧コレクタ Ｅ エミッタ ｔＢ ベース端子 ｔＣＨ 高圧コレクタ端子 ｔＣＬ 低圧コレクタ端子 ｔＥ エミッタ端子 ＲＢ、ＲＦ、ＲＬ 抵抗器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０３Ｋ 17/72 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/33 - 21/331 H01L 21/8222 - 21/8228 H01L 21/8232 H01L 27/06 H01L 27/08 H01L 27/082 H01L 29/68 - 29/737 H03K 17/00 - 17/70 H03K 17/72 - 17/735 H03F 3/00 - 3/195

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】電流路を備え、トリガ信号及びバイアス信
   号が自己に供給されたとき、該トリガ信号の強度が、該
   バイアス信号の強度により決まる閾値に達しているか否
   かを判別し、判別結果に従って前記電流路を開閉制御す
   るスイッチング回路であって、 第１導電型のエミッタと、前記エミッタに接合された第
   ２導電型のベースと、前記ベースに接合された第１導電
   型の第１のコレクタと、前記ベースに接合された第１導
   電型の第２のコレクタとから構成されており、前記ベー
   スと前記第１のコレクタとの接合面のアバランシェ降伏
   電圧が前記ベースと前記第２のコレクタとの接合面のア
   バランシェ降伏電圧より低いバイポーラトランジスタを
   備え、 前記バイポーラトランジスタのエミッタは前記電流路の
   一端をなし、 前記バイポーラトランジスタの第１のコレクタは前記電
   流路の他端をなし、 前記バイポーラトランジスタは、 前記第２のコレクタに前記バイアス信号が供給されたと
   き、前記エミッタと前記第２のコレクタとの間にバイア
   ス電流を流し、 前記ベースに前記トリガ信号が供給されたとき、前記エ
   ミッタと前記ベースとの間にトリガ電流を流し、 前記第１のコレクタとベースとの接合面のアバランシェ
   降伏電圧を、当該バイアス電流及び前記トリガ電流の大
   きさに従って変化させ、 前記ベースに前記トリガ信号が供給された結果前記第１
   のコレクタとベースとの接合面の電圧が前記アバランシ
   ェ降伏電圧に達したとき、該接合面をアバランシェ降伏
   させることにより該接合面を導通させる、 ことを特徴とするスイッチング回路。
2. 【請求項２】前記バイポーラトランジスタの前記ベース
   と前記エミッタとの接合面の面積は、前記ベースと前記
   第１のコレクタとの接合面の面積より小さい、 ことを特徴とする請求項１に記載のスイッチング回路。