JP3693903B2 - スイッチング回路及び増幅回路 - Google Patents
スイッチング回路及び増幅回路 Download PDFInfo
- Publication number
- JP3693903B2 JP3693903B2 JP2000272458A JP2000272458A JP3693903B2 JP 3693903 B2 JP3693903 B2 JP 3693903B2 JP 2000272458 A JP2000272458 A JP 2000272458A JP 2000272458 A JP2000272458 A JP 2000272458A JP 3693903 B2 JP3693903 B2 JP 3693903B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- collector
- emitter
- voltage
- junction surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015556 catabolic process Effects 0.000 claims description 76
- 230000003321 amplification Effects 0.000 description 18
- 238000003199 nucleic acid amplification method Methods 0.000 description 18
- 239000012535 impurity Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013641 positive control Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、スイッチング回路及び増幅回路に関し、特に、スイッチング回路のスイッチング動作を高速にする技術、及び増幅回路の増幅率を増大させる技術に関する。
【０００２】
【従来の技術】
バイポーラトランジスタを用いたスイッチング回路のスイッチング動作を高速にしたり、バイポーラトランジスタを用いた増幅回路の増幅率を高くしたりするために、複数のバイポーラトランジスタよりダーリントン接続回路を構成し、ダーリントン接続回路を単一のバイポーラトランジスタに代えて用いる手法がとられていた。また、バイポーラトランジスタのベースの厚みを小さくしたりする手法もとられていた。
【０００３】
【発明が解決しようとする課題】
しかし、バイポーラトランジスタが自己に供給される信号を増幅すると、バイポーラトランジスタが有するミラー容量などのために位相の回転が生じて、入力信号と出力信号とは、正確に同相あるいは逆相にはならない。
【０００４】
このため、複数のバイポーラトランジスタから構成されるダーリントン接続回路をバイポーラトランジスタとして用いスイッチング回路や増幅回路を構成した場合は、単一のバイポーラトランジスタを用いて構成した場合に比べ、スイッチングの遅れや、増幅された信号の歪みが大きくなるという問題が生じる。
【０００５】
また、ダーリントン接続回路をバイポーラトランジスタとして用いた場合、ダーリントン接続回路が飽和したときの飽和電圧（すなわち、ダーリントン接続回路のうち、コレクタとして機能する端とエミッタとして機能する端との間の電圧）は、単一のバイポーラトランジスタが飽和した場合のコレクタ−エミッタ間の電圧より大きくなる。
【０００６】
このため、ダーリントン接続回路を用いてスイッチング回路や増幅回路を構成した場合は、単一のバイポーラトランジスタを用いて構成した場合に比べ、スイッチング回路や増幅回路自身による電力の損失が大きくなるという問題も生じる。
【０００７】
また、バイポーラトランジスタのベースの厚みを小さくするほどベースの耐圧は小さくなる。すなわち、バイポーラトランジスタのベースの厚みを小さくするほど、ベースへの過大な電圧の印加によりバイポーラトランジスタが破壊する危険が高くなる。
【０００８】
この発明は、上記実状に鑑みてなされたもので、耐圧が大きく、スイッチングが高速でタイミングのずれが少なく、あるいは電力の損失が少ないスイッチング回路を提供することを目的とする。
【０００９】
また、この発明は、耐圧及び増幅率が大きく、歪みが少なく、あるいは電力の損失が少ない増幅回路を提供することも目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点にかかるスイッチング回路は、
電流路を備え、トリガ信号及びバイアス信号が自己に供給されたとき、該トリガ信号の強度が、該バイアス信号の強度により決まる閾値に達しているか否かを判別し、判別結果に従って前記電流路を開閉制御するスイッチング回路であって、
第１導電型のエミッタと、前記エミッタに接合された第２導電型のベースと、前記ベースに接合された第１導電型の第１のコレクタと、前記ベースに接合された第１導電型の第２のコレクタとから構成されており、前記ベースと前記第２のコレクタとの接合面の降伏電圧が前記ベースと前記第１のコレクタとの接合面の降伏電圧より低いバイポーラトランジスタを備え、
前記バイポーラトランジスタのエミッタは前記電流路の一端をなし、
前記バイポーラトランジスタの第１のコレクタは前記電流路の他端をなし、
前記バイポーラトランジスタは、
前記ベースに前記トリガ信号が供給されたとき、前記エミッタと前記ベースとの間に電流を流し、
前記第２のコレクタとベースとの接合面の降伏電圧を、前記エミッタと前記ベースとの間に流れる電流の大きさに従って変化させ、
前記第２のコレクタに前記バイアス信号が供給され前記ベースに前記トリガ信号が供給された結果前記第２のコレクタとベースとの接合面の電圧が前記降伏電圧に達したとき、該接合面を降伏させることにより該接合面を導通させて該接合面に降伏電流を流し、
前記降伏電流が流れたとき、前記第１のコレクタと前記エミッタとの間を導通させる、
ことを特徴とする。
【００１１】
このようなスイッチング回路は、バイポーラトランジスタの第２のコレクタ−ベース間に、降伏電流を流し、この降伏電流が流れたとき、第１のコレクタ−エミッタ間がオンする。降伏現象により発生する降伏電流は、短時間で急激に増倍されるので、このようなスイッチング回路は、高速にスイッチングを行い、スイッチングのタイミングのずれも少ない。
【００１２】
また、このようなスイッチング回路のバイポーラトランジスタのベースは、通常のバイポーラトランジスタのベースより厚みが小さいものである必要はなく、従って耐圧も大きく確保される。
さらに、このようなスイッチング回路はダーリントン接続回路を含まないので、第１のコレクタ−エミッタ間の電圧も通常のバイポーラトランジスタの飽和時のコレクタ−エミッタ間の電圧程度に低くなるので、電力の損失も少ない。
【００１３】
なお、前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積は小さいほど、ベースと第１のコレクタとの接合面の接合容量は小さくなる。従って、ベースと第１のコレクタとの接合面の面積が小さいほど、バイポーラトランジスタの周波数特性が良好となり、スイッチングの速度が向上する。
従って、前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積が、前記ベースと前記エミッタとの接合面の面積より小さいものである場合、前記スイッチング回路は、ベースと第１のコレクタとの接合面の面積がベースとエミッタとの接合面の面積以上である場合に比べ、スイッチングを高速に行う。
【００１４】
また、前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積を、前記ベースと前記第１のコレクタとの接合面の面積より小さいものとすれば、前記スイッチング回路の入力インピーダンスは、ベースとエミッタとの接合面の面積がベースと第１のコレクタとの接合面の面積以上である場合に比べ、大きくなる。
【００１５】
また、この発明の第２の観点にかかる増幅回路は、
電流路を備え、自己に供給された入力信号を増幅した信号を表す出力電流を、該電流路に流す増幅回路であって、
第１導電型のエミッタと、前記エミッタに接合された第２導電型のベースと、前記ベースに接合された第１導電型の第１のコレクタと、前記ベースに接合された第１導電型の第２のコレクタとから構成されており、前記ベースと前記第１のコレクタとの接合面の降伏電圧が前記ベースと前記第２のコレクタとの接合面の降伏電圧より高いバイポーラトランジスタと、
前記バイポーラトランジスタの第１のコレクタ及び第２のコレクタの間に接続されている帰還回路網と、を備え、
前記バイポーラトランジスタのエミッタは前記電流路の一端をなし、
前記バイポーラトランジスタの第１のコレクタは前記電流路の他端をなし、
前記バイポーラトランジスタの第２のコレクタとベースとの接合面に降伏電流を流し、
前記バイポーラトランジスタの第２のコレクタとベースとの接合面に降伏電流が流れたとき、該降伏電流の大きさにより決まる大きさの前記出力電流を前記バイポーラトランジスタの第１のコレクタとベースとの接合面に流し、
前記降伏電流の大きさは、前記バイポーラトランジスタのベースに供給された前記入力信号の強度、及び前記帰還回路網を介して前記バイポーラトランジスタの第２のコレクタに供給される帰還信号の強度により決まる、
ことを特徴とする。
【００１６】
このような増幅回路は、バイポーラトランジスタの第２のコレクタ−ベース間に降伏電流を流し、この降伏電流の大きさに従った大きさの出力電流を、第１のコレクタ−エミッタ間に流す。降伏現象により発生する降伏電流は、短時間で急激に増倍されるので、このような増幅回路は、入力信号の高速な変化に追随して出力電流を変化させる。従って、このような増幅回路は、通常のバイポーラトランジスタやダーリントン接続回路より構成されたものに比べ、周波数特性が向上する。
【００１７】
また、この降伏電流は、ベースに入力信号が供給されバイポーラトランジスタの電流増幅作用が起こることにより第２のコレクタ−エミッタ間に流れる電流に比べて一般に大きいので、このような増幅回路の増幅率は通常のバイポーラトランジスタより構成されたものに比べ高くなる。そして、帰還回路網による負帰還が行われることにより、歪みが少なくなる。
【００１８】
また、このような増幅回路のバイポーラトランジスタのベースは、通常のバイポーラトランジスタのベースより厚みが小さいものである必要はなく、従って耐圧も大きく確保される。
さらに、このような増幅回路はダーリントン接続回路を含まないので、第１のコレクタ−エミッタ間の電圧も通常のバイポーラトランジスタの飽和時のコレクタ−エミッタ間の電圧程度に低くなるので、電力の損失も少ない。
【００１９】
前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積は小さいほど、ベースと第１のコレクタとの接合面の接合容量は小さくなる。従って、ベースと第１のコレクタとの接合面の面積が小さいほど、バイポーラトランジスタの周波数特性が良好となり、スイッチングの速度が向上する。
従って、前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積が、前記ベースと前記エミッタとの接合面の面積より小さいものである場合、前記増幅回路の周波数特性は、ベースと第１のコレクタとの接合面の面積がベースとエミッタとの接合面の面積以上である場合に比べ良好となる。
【００２０】
また、前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積を、前記ベースと前記第１のコレクタとの接合面の面積より小さいものとすれば、前記増幅回路の入力インピーダンスは、ベースとエミッタとの接合面の面積がベースと第１のコレクタとの接合面の面積以上である場合に比べ、大きくなる。
一方で、入力信号が供給されたことによりエミッタとベースとの間に流れる電流の大きさに対する降伏電流の大きさの比は、一般のバイポーラトランジスタの電流増幅率より大きい。このため、ベースとエミッタとの接合面の面積がベースと第１のコレクタとの接合面の面積より小さくても、十分な増幅率が確保される。
【００２７】
前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積は小さいほど、ベースと第１のコレクタとの接合面の接合容量は小さくなる。従って、ベースと第１のコレクタとの接合面の面積が小さいほど、バイポーラトランジスタの周波数特性が良好となり、スイッチングの速度が向上する。
従って、前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積が、前記ベースと前記エミッタとの接合面の面積より小さいものである場合、前記バイポーラトランジスタの周波数特性は、ベースと第１のコレクタとの接合面の面積がベースとエミッタとの接合面の面積以上である場合に比べ良好となる。
また、前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積が、前記ベースと前記エミッタとの接合面の面積より小さいものである場合、前記バイポーラトランジスタのスイッチング速度は、ベースと第１のコレクタとの接合面の面積がベースとエミッタとの接合面の面積以上である場合に比べ高速になる。
【００２８】
また、前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積を、前記ベースと前記第１のコレクタとの接合面の面積より小さいものとすれば、前記増幅回路の入力インピーダンスは、ベースとエミッタとの接合面の面積がベースと第１のコレクタとの接合面の面積以上である場合に比べ、大きくなる。
一方で、外部からベースに信号が供給されたことによりエミッタとベースとの間に流れる電流の大きさに対する、第２のコレクタ−ベース間に流れる降伏電流の大きさの比は、一般のバイポーラトランジスタの電流増幅率より大きい。このため、このようなバイポーラトランジスタより構成された増幅回路においては、ベースとエミッタとの接合面の面積がベースと第１のコレクタとの接合面の面積より小さくても、十分な増幅率が確保される。
【００２９】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
【００３０】
（第１の実施の形態：スイッチング回路）
図１は、この発明の第１の実施の形態にかかるスイッチング回路の構成を示す回路図である。図示するように、このスイッチング回路は、トランジスタＱと、抵抗器ＲＢと、信号入力端Ｅｉｎと、バイアス端Ｅｂｉａｓとを備える。
【００３１】
トランジスタＱは、例えば、図２に示す構成を有している。
図示するように、トランジスタＱは、低圧コレクタＣＬ、高圧コレクタＣＨ、ベースＢ及びエミッタＥを備えている。
【００３２】
低圧コレクタＣＬ及び高圧コレクタＣＨは、いずれもｎ型半導体領域（以下、ｎ型領域と呼ぶ）からなり、互いが直接に接することなく、各々ベースＢに接合されている。
低圧コレクタＣＬには、外部接続用の低圧コレクタ端子ｔＣＬが接続されており、高圧コレクタＣＨには、外部接続用の高圧コレクタ端子ｔＣＨが接続されている。
【００３３】
低圧コレクタＣＬ及びベースＢの接合面が降伏現象を起こす電圧（降伏電圧）は、後述するように変動する。ただし、低圧コレクタＣＬ及びベースＢの接合面の降伏電圧は、高圧コレクタＣＨ及びベースＢの接合面の降伏電圧より常に低い。
【００３４】
ベースＢは、ｐ型半導体領域（以下、ｐ型領域と呼ぶ）からなる。ベースＢには、外部接続用のベース端子ｔＢが接続されている。
【００３５】
エミッタＥはｎ型領域からなり、ベースＢに接合されていて、外部接続用のエミッタ端子ｔＥが接続されている。
【００３６】
トランジスタＱにおいては、高圧コレクタＣＨ、ベースＢ及びエミッタＥが第１のバイポーラトランジスタを形成し、低圧コレクタＣＬ、ベースＢ及びエミッタＥが第２のバイポーラトランジスタを形成する。
【００３７】
トランジスタＱのベースＢは、低圧コレクタＣＬ−ベースＢ間に降伏電流が流れるとき、ベースＢに生成される正孔を蓄積する。そして、ベースＢに電荷が蓄積されると、ベースＢ−エミッタＥ間に、電荷の蓄積に起因する電流が流れ、第１のバイポーラトランジスタを実質的に導通させる。
【００３８】
なお、トランジスタＱは、例えば、ｎ型領域からなる高圧コレクタＣＨにホウ素、ガリウム等のｐ型不純物を拡散あるいはイオン注入することによりベースＢを形成し、ベースＢにリン、ヒ素等のｎ型不純物を拡散あるいはイオン注入することにより低圧コレクタＣＬ及びエミッタＥを形成する、という手順で製造すればよい。ただし、低圧コレクタＣＬ内のｎ型不純物の濃度は、高圧コレクタＣＨ内のｎ型不純物より高くなるようにする。
ｎ型領域及びｐ型領域が接合されて形成されるｐｎ接合には、このｎ型領域内のｎ型不純物の濃度又はこのこのｐ型領域内のｐ型不純物の濃度が増大するほど、このｐｎ接合の降伏電圧が低下する、という性質がある。従って、低圧コレクタＣＬを高圧コレクタＣＨより高い不純物濃度を有するよう形成することにより、ベースＢと低圧コレクタＣＬとの接合面の降伏電圧は、ベースと高圧コレクタＣＨとの接合面の降伏電圧より低くなる。
【００３９】
図１に示すように、トランジスタＱのベース端子ｔＢは、信号入力端Ｅｉｎに接続されている。高圧コレクタ端子ｔＣＨは、一端が外部の直流電源の正極に接続されている外部の負荷の他端に接続され、低圧コレクタ端子ｔＣＬは、抵抗器ＲＢを介してバイアス端Ｅｂｉａｓに接続されている。エミッタ端子ｔＥは、該直流電源の負極に接続されている。
【００４０】
そして、直流電源の両極より電源電圧を印加し、バイアス端Ｅｂｉａｓに、トランジスタＱのエミッタＥの電位に対して正極性のバイアス電圧を印加すると、図１のスイッチング回路は、以下に述べる動作を行う。
【００４１】
ただし、電源電圧及びバイアス電圧は、トランジスタＱのベースＢの電圧がエミッタＥの電圧に実質的に等しい場合において高圧コレクタＣＨとベースＢとの接合面及び低圧コレクタＣＬとベースＢとの接合面のいずれも降伏現象を起こさない程度の電圧であるものとする。
【００４２】
また、バイアス電圧の値及び抵抗器ＲＢの抵抗値は、ベースＢに後述の制御電圧を印加したとき、バイアス端Ｅｂｉａｓから、抵抗器ＲＢ、低圧コレクタＣＬ−エミッタＥ間を経るように、第２のバイポーラトランジスタのコレクタ電流が流れるような値とする。なお、バイアス電圧の供給源は、負荷に接続されている上述の直流電源と同一のものであってもよい。
【００４３】
まず、直流電源の両極より電源電圧が印加され、入力端Ｅｉｎが実質的にトランジスタＱのエミッタＥと同電位に保たれた場合、ベースＢ−エミッタＥ間には電流が実質的に流れない。従って、上述の第１のバイポーラトランジスタはオフ状態となる。また、高圧コレクタＣＨ−ベースＢ間は降伏現象を起こさないので、高圧コレクタＣＨ−ベースＢ間は実質的に導通せず、電流が流れない。このため結局、外部の負荷にも実質的に電流が流れない。
【００４４】
次に、入力端Ｅｉｎに、グラウンドに対して正極性の制御電圧を印加したとすると、トランジスタＱのベースＢ−エミッタＥ間には、エミッタＥの電位に対するベースＢの電圧によって決まる一定量のベース電流が流れる。
【００４５】
これにより第２のバイポーラトランジスタが駆動され、バイアス端Ｅｂｉａｓから、抵抗器ＲＢ、低圧コレクタＣＬ−エミッタＥ間を経てエミッタＥに至るコレクタ電流が流れる。このコレクタ電流の大きさは、ベースＢ−エミッタＥ間に流れるベース電流の大きさと、バイアス端Ｅｂｉａｓの電圧と、抵抗器ＲＢの抵抗値とにより決まる。
【００４６】
そして、ベースＢ−エミッタＥ間にベース電流が流れる結果、低圧コレクタＣＬ−ベースＢの接合面の降伏電圧が低下する。そして、現に低圧コレクタＣＬ−ベースＢ間に発生している電圧以下の値にまでこの降伏電圧が低下すれば、低圧コレクタＣＬ−ベースＢの接合面は降伏現象を起こす。すると、ベースＢには正孔が蓄積され、エミッタＥの電位を基準としたベースＢの電圧が上昇し、ベースＢ−エミッタＥ間に、正孔の蓄積に起因する電流が流れる。この結果、第１のバイポーラトランジスタはオンし、直流電源の正極から、抵抗器ＲＬ、高圧コレクタＣＨ−ベースＢ間を経て直流電源の負極へと電流が流れる。
【００４７】
次いで、入力端Ｅｉｎに印加されている制御電圧の値を低下させ、低圧コレクタＣＬ−ベースＢ間の降伏電圧が、現に低圧コレクタＣＬ−ベースＢ間に発生している電圧を超える値となるようにすれば、低圧コレクタＣＬ−ベースＢの接合面は降伏現象を起こさなくなる。この結果、ベースＢには正孔が蓄積されなくなって、エミッタＥの電位を基準としたベースＢの電圧が降下し、第１のバイポーラトランジスタはオフする（すなわち、高圧コレクタＣＨ−ベースＢ間は実質的に遮断される）。
【００４８】
以上説明した動作により、このスイッチング回路は、入力端Ｅｉｎに一定値以上の正極性の制御電圧が印加されると、高圧コレクタＣＨ−エミッタ間を導通させる。
上述のように、低圧コレクタＣＬ−ベースＢ間の降伏電圧は、ベース電流及び低圧コレクタＣＬに流れるコレクタ電流の大きさにより決まるので、低圧コレクタＣＬ−エミッタ間を導通させるために入力端Ｅｉｎに印加すべき電圧の最低値は、バイアス端Ｅｂｉａｓの電圧（すなわちバイアス電圧）及び抵抗器ＲＢの抵抗値により決まる。
従って、バイアス電圧を変化させることにより、このスイッチング回路の高圧コレクタＣＨ−エミッタＥ間を実質的に導通した状態へと移すために要する制御電圧の最低値（すなわち、制御電圧の閾値）を、所望の値に設定することができる。
【００４９】
トランジスタＱの低圧コレクタＣＬ−ベースＢ間が降伏現象を起こした結果低圧コレクタＣＬ−ベースＢ間に流れる降伏電流は、短時間で急激に増倍され、この降伏電流が第１のバイポーラトランジスタを駆動する。従って、このスイッチング回路は、高速にスイッチングを行い、スイッチングのタイミングのずれも少ない。
【００５０】
また、トランジスタＱのベースＢは、通常のバイポーラトランジスタのベースより厚みが小さいものである必要はなく、従ってベースＢの耐圧も大きく確保される。
さらに、このスイッチング回路はダーリントン接続回路を含まないので、高圧コレクタＣＨ−エミッタＥ間の電圧も通常のバイポーラトランジスタの飽和時のコレクタ−エミッタ間の電圧程度に低くなるので、電力の損失も少ない。
【００５１】
（第２の実施の形態：増幅回路）
次に、この発明の第２の実施の形態にかかる増幅回路を説明する。
図３は、この増幅回路の構成を示す回路図である。
図示するように、この増幅回路は、トランジスタＱと、抵抗器ＲＦ及びＲＬと、入力端Ｅｉｎと、出力端Ｅｏｕｔとを備える。
【００５２】
トランジスタＱは、図２に示すトランジスタと実質的に同一のものである。
トランジスタＱのベース端子ｔＢは、入力端Ｅｉｎに接続されている。高圧コレクタ端子ｔＣＨは、抵抗器ＲＬを介して外部の直流電源の正極に接続され、低圧コレクタ端子ｔＣＬは、抵抗器ＲＦを介して高圧コレクタ端子ｔＣＨに接続されている。エミッタ端子ｔＥは、該直流電源の負極に接続される。出力端Ｅｏｕｔは高圧コレクタ端子ｔＣＨに接続される。
【００５３】
そして、直流電源の両極より電源電圧を印加すると、この増幅回路は、以下に述べる動作を行う。ただし、電源電圧は、トランジスタＱのベースＢの電圧がエミッタＥの電圧に実質的に等しい場合における、低圧コレクタＣＬとベースＢとの接合面の降伏電圧以上の電圧であるものとする。
【００５４】
まず、直流電源の両極より電源電圧が印加され、入力端Ｅｉｎが実質的に開放されている場合（すなわち、トランジスタＱからみた、入力端Ｅｉｎとグラウンドとの間のインピーダンスが無限大と見なし得る場合）、ベースＢ−エミッタＥ間には電流が実質的に流れない。従って、上述の第１のバイポーラトランジスタはオフ状態となる。
【００５５】
しかし、低圧コレクタＣＬは抵抗器ＲＦを介して高圧コレクタＣＨに接続されているため、降伏電圧以上の電圧がかかる。この結果、低圧コレクタＣＬは降伏現象を起こす。
この結果、低圧コレクタＣＬからベースＢへと降伏電流が流れ、ベースＢに正孔が蓄積されるので、高圧コレクタＣＨからエミッタＥへとコレクタ電流が流れる。すると、抵抗器ＲＬの両端間には電圧降下が発生するので、高圧コレクタＣＨの電圧は降下する。
【００５６】
しかし、高圧コレクタＣＨの電圧が降下すると、抵抗器ＲＦを介して高圧コレクタＣＨに接続されている低圧コレクタＣＬの電圧も降下する。そして、低圧コレクタＣＬの電圧が低圧コレクタＣＬ−ベースＢの接合面の降伏電圧を下回ると、この接合面は降伏現象を起こさなくなり、ベースＢへの正孔の蓄積が起こらなくなるため、高圧コレクタＣＨの電圧が上昇する。このため、低圧コレクタＣＬは再び降伏現象を起こすようになる。
以下、高圧コレクタＣＨ−ベースＢ間に流れる電流の増減が過渡的に繰り返される結果、高圧コレクタＣＨ−エミッタＥ間（及び抵抗器ＲＬ）に流れる電流の大きさは、抵抗器ＲＦの抵抗値により定まる一定値で均衡する。
【００５７】
次に、入力端Ｅｉｎに、グラウンドに対して正極性の電圧を印加したとすると、トランジスタＱのベースＢ−エミッタＥ間には、エミッタＥの電位に対するベースＢの電圧によって決まる一定量のベース電流が流れる。これにより、ベースＢには正孔が蓄積され、低圧コレクタＣＬ−ベースＢの接合面の降伏電圧が降下し、この接合面に流れる降伏電流が増大する。従って、ベースＢへの正孔の蓄積は、入力端Ｅｉｎが開放されている場合に比べ促進され、高圧コレクタＣＨの電圧が降下する。
【００５８】
しかし、高圧コレクタＣＨの電圧が降下すると、低圧コレクタＣＬの電圧も降下する結果、低圧コレクタＣＬ−ベースＢの接合面は降伏現象を起こさなくなるので、高圧コレクタＣＨの電圧が上昇し、低圧コレクタＣＬは再び降伏現象を起こすようになる。
【００５９】
この結果、高圧コレクタＣＨ−エミッタＥ間（及び抵抗器ＲＬ）に流れる電流の大きさは、入力端ＥｉｎからベースＢに供給された電圧及び抵抗器ＲＦの抵抗値により定まる一定値で均衡する。ただし、この一定値は、入力端Ｅｉｎが開放されている場合において高圧コレクタＣＨ−エミッタＥ間（及び抵抗器ＲＬ）に流れる電流の大きさが均衡する一定値より大きな値となる。
【００６０】
そして、抵抗器ＲＬの両端間の電圧は、抵抗器ＲＬの抵抗値及び抵抗器ＲＬに流れる電流の大きさに実質的に比例する。従って、出力端Ｅｏｕｔの電圧は、入力端Ｅｉｎに印加された電圧に比例する値を直流電源の正極の電圧から差し引いた値となる。すなわち、出力端Ｅｏｕｔに発生する電圧は、入力端Ｅｉｎに印加された電圧を実質的に逆相で増幅したものとなる。
【００６１】
以上説明した動作により、この増幅回路は、入力端Ｅｉｎに印加された電圧を増幅する。そして、この増幅回路の増幅率は、抵抗器ＲＬ及びＲＦの抵抗値に依存する。従って、抵抗器ＲＬ及びＲＦのうち少なくとも一方の抵抗値を、この増幅器の増幅率が所望の値になるように選択することにより、任意の増幅率を有するよう、この増幅回路を構成することができる。
【００６２】
トランジスタＱの低圧コレクタＣＬ−ベースＢ間が降伏現象を起こした結果低圧コレクタＣＬ−ベースＢ間に流れる降伏電流は、短時間で急激に増倍され、この降伏電流が第１のバイポーラトランジスタを駆動する。従って、この増幅回路は、入力端ＥｉｎからベースＢに供給される電流の高速な変化に追随して、抵抗器ＲＬに流れる電流及び出力端Ｅｏｕｔの電圧を変化させる。すなわち、この増幅回路は、通常のバイポーラトランジスタやダーリントン接続回路より構成されたものに比べ、周波数特性が優れる。
【００６３】
また、この降伏電流は、ベースに入力信号が供給されることにより第１のコレクタ−エミッタ間に流れる電流に比べて一般に大きいので、このような増幅回路の増幅率は、通常のバイポーラトランジスタより構成されたものに比べ、高くなる。そして、帰還回路網による負帰還が行われることにより、歪みが少なくなる。
【００６４】
また、トランジスタＱのベースＢは、通常のバイポーラトランジスタのベースより厚みが小さいものである必要はなく、従ってベースＢの耐圧も大きく確保される。
さらに、この増幅回路はダーリントン接続回路を含まないので、高圧コレクタＣＨ−エミッタＥ間の電圧も通常のバイポーラトランジスタの飽和時のコレクタ−エミッタ間の電圧程度に低くなるので、電力の損失も少ない。
【００６５】
なお、この発明の実施の形態にかかるスイッチング回路、増幅回路及びバイポーラトランジスタの構成は上述のものに限られない。
例えば、図１のスイッチング回路及び図３の増幅回路において、トランジスタＱの高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエミッタＥの導電型（不純物型）は、それぞれｎ型、ｎ型、ｐ型及びｎ型である必要はなく、それぞれ、ｐ型、ｐ型、ｎ型及びｐ型であってもよい。
【００６６】
ただし、トランジスタＱの高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエミッタＥの導電型が、それぞれｐ型、ｐ型、ｎ型及びｐ型である場合、図１のスイッチング回路及び図３の増幅回路のいずれにおいても、直流電源の正極はエミッタ端子ｔＥに接続し、負極は、抵抗器ＲＬの両端のうちトランジスタＱに接続されていない方の端に接続するものとする。
【００６７】
高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエミッタＥの導電型が、それぞれｐ型、ｐ型、ｎ型及びｐ型である場合におけるトランジスタＱの動作は、高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエミッタＥと、トランジスタＱの外部との間に流れる電流の向きが逆になる点と、ベースＢに蓄積されるキャリアが正孔ではなく電子となる点とを除き、高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエミッタＥの導電型がそれぞれｎ型、ｎ型、ｐ型及びｎ型である場合のトランジスタＱの動作と実質的に同一である。
【００６８】
ただし、高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエミッタＥと、トランジスタＱの外部との間に流れる電流の向きが逆になるため、低圧コレクタＣＬ、ベースＢ及びエミッタＥの導電型が、それぞれｐ型、ｐ型、ｎ型及びｐ型である場合、図１のスイッチング回路において、トランジスタＱの高圧コレクタＣＨ−エミッタＥ間をオン及びオフするには、入力端Ｅｉｎ及びバイアス端Ｅｂｉａｓに印加する電圧は、いずれもエミッタＥの電位に対して負極性である必要がある。また、図３の増幅回路においては、入力端Ｅｉｎに印加される電圧が増幅されるためには、入力端Ｅｉｎに印加する電圧は、エミッタＥの電位に対して負極性である必要がある。
【００６９】
また、トランジスタＱは、例えば図４に示すように、ベースＢ−エミッタＥ間の接合面の面積が、ベースＢ−高圧コレクタＣＨ間の接合面の面積より小さくなっていてもよい。
トランジスタＱのベースＢの入力インピーダンスは、ベースＢ−エミッタＥ間の接合面の面積が小さいほど大きくなる。従って、ベースＢ−エミッタＥ間の接合面の面積がベースＢ−高圧コレクタＣＨ間の接合面の面積より小さくければ、トランジスタＱのベースＢの入力インピーダンスは、ベースＢ−エミッタＥ間の接合面の面積がベースＢ−高圧コレクタＣＨ間の接合面の面積以上である場合に比べ、大きくなる。
【００７０】
従って、図４のトランジスタＱより構成された図１のスイッチング回路の入力インピーダンスは、図２のトランジスタＱより構成された図１のスイッチング回路の入力インピーダンスより大きくなる。同様に、図４のトランジスタＱより構成された図３の増幅回路の入力インピーダンスは、図２のトランジスタＱより構成された図３の増幅回路の入力インピーダンスより大きくなる。
従来の大電力用トランジスタは、電流増幅率が小さく周波数特性も悪いという欠点があった。これに対し、図４に示すトランジスタＱは、大電力用であっても小電力用並に制御が容易であるので、電力制御用として幅広く使用することができる。
【００７１】
ただし、一般に、バイポーラトランジスタの電流増幅率は、ベース−エミッタ間の接合面の面積が大きいほど大きくなる。しかし、トランジスタＱのベース電流の大きさに対する、低圧コレクタＣＬ−ベースＢ間に流れる降伏電流の大きさの比は、一般のバイポーラトランジスタの電流増幅率より大きい。
従って、（ａ）この発明の実施の形態のトランジスタＱのベースＢに一定のベース電流を供給した場合と、（ｂ）ベース−エミッタ間の接合面の面積がトランジスタＱのベースＢ−エミッタＥ間の接合面の面積に等しいバイポーラトランジスタに、トランジスタＱのベース電流と等量のベース電流を供給した場合と、を比較した場合、（ｂ）の場合にバイポーラトランジスタのコレクタに流れるコレクタ電流より、（ａ）の場合にトランジスタＱの低圧コレクタＣＬ−ベースＢ間に流れる降伏電流の方が大きくなる。
なお、エミッタＥからベースＢに流れ込んだ少数キャリアはベースＢに幅広く拡散し、高圧コレクタＣＨや低圧コレクタＣＬに流れるコレクタ電流として吸収される。
【００７２】
一方、ベースＢ−高圧コレクタＣＨ間の接合面が形成するコンデンサが有する接合容量は小さいほど、トランジスタＱの周波数特性は良好となる（すなわち、トランジション周波数が高くなる）。そして、ベースＢ−高圧コレクタＣＨ間の接合面の面積が小さいほど、この接合面が形成するコンデンサが有する接合容量は小さい。
従って、図２に示すような、ベースＢ−高圧コレクタＣＨ間の接合面の面積がベースＢ−エミッタＥ間の接合面の面積より小さいトランジスタＱと、図４のトランジスタＱとを比較した場合、ベースＢ−エミッタＥ間の接合面の面積が互いに等しいものとすれば、図２のトランジスタＱの方が、図４のトランジスタＱより周波数特性が良好となる。
【００７３】
従って、図２のトランジスタＱより構成された図１のスイッチング回路のスイッチングの速度は、図４のトランジスタＱより構成された図１のスイッチング回路のスイッチングの速度より大きくなる。また、図２のトランジスタＱより構成された図３の増幅回路の周波数特性は、図４のトランジスタＱより構成された図３の増幅回路の周波数特性より良好である。
【００７４】
【発明の効果】
以上説明したように、この発明によれば、耐圧が大きく、スイッチングが高速でタイミングのずれが少なく、あるいは電力の損失が少ないスイッチング回路と、そのようなスイッチング回路の製造を容易にするバイポーラトランジスタを製造するためのバイポーラトランジスタの製造方法とが実現される。
【００７５】
また、この発明によれば、耐圧及び増幅率が大きく、歪みが少なく、あるいは電力の損失が少ない増幅回路と、そのような増幅回路の製造を容易にするバイポーラトランジスタを製造するためのバイポーラトランジスタの製造方法とが実現される。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態にかかるスイッチング回路の構成を示す回路図である。
【図２】図１のスイッチング回路のトランジスタの構成を示す模式的断面図である。
【図３】この発明の第２の実施の形態にかかる増幅回路の構成を示す回路図である。
【図４】図２のトランジスタの変形例の構成を示す模式的断面図である。
【符号の説明】
Ｑ トランジスタ
Ｂ ベース
ＣＬ 低圧コレクタ
ＣＨ 高圧コレクタ
Ｅ エミッタ
ｔＢ ベース端子
ｔＣＬ 低圧コレクタ端子
ｔＣＨ 高圧コレクタ端子
ｔＥ エミッタ端子
ＲＢ、ＲＦ、ＲＬ 抵抗器
【発明の属する技術分野】
この発明は、スイッチング回路及び増幅回路に関し、特に、スイッチング回路のスイッチング動作を高速にする技術、及び増幅回路の増幅率を増大させる技術に関する。
【０００２】
【従来の技術】
バイポーラトランジスタを用いたスイッチング回路のスイッチング動作を高速にしたり、バイポーラトランジスタを用いた増幅回路の増幅率を高くしたりするために、複数のバイポーラトランジスタよりダーリントン接続回路を構成し、ダーリントン接続回路を単一のバイポーラトランジスタに代えて用いる手法がとられていた。また、バイポーラトランジスタのベースの厚みを小さくしたりする手法もとられていた。
【０００３】
【発明が解決しようとする課題】
しかし、バイポーラトランジスタが自己に供給される信号を増幅すると、バイポーラトランジスタが有するミラー容量などのために位相の回転が生じて、入力信号と出力信号とは、正確に同相あるいは逆相にはならない。
【０００４】
このため、複数のバイポーラトランジスタから構成されるダーリントン接続回路をバイポーラトランジスタとして用いスイッチング回路や増幅回路を構成した場合は、単一のバイポーラトランジスタを用いて構成した場合に比べ、スイッチングの遅れや、増幅された信号の歪みが大きくなるという問題が生じる。
【０００５】
また、ダーリントン接続回路をバイポーラトランジスタとして用いた場合、ダーリントン接続回路が飽和したときの飽和電圧（すなわち、ダーリントン接続回路のうち、コレクタとして機能する端とエミッタとして機能する端との間の電圧）は、単一のバイポーラトランジスタが飽和した場合のコレクタ−エミッタ間の電圧より大きくなる。
【０００６】
このため、ダーリントン接続回路を用いてスイッチング回路や増幅回路を構成した場合は、単一のバイポーラトランジスタを用いて構成した場合に比べ、スイッチング回路や増幅回路自身による電力の損失が大きくなるという問題も生じる。
【０００７】
また、バイポーラトランジスタのベースの厚みを小さくするほどベースの耐圧は小さくなる。すなわち、バイポーラトランジスタのベースの厚みを小さくするほど、ベースへの過大な電圧の印加によりバイポーラトランジスタが破壊する危険が高くなる。
【０００８】
この発明は、上記実状に鑑みてなされたもので、耐圧が大きく、スイッチングが高速でタイミングのずれが少なく、あるいは電力の損失が少ないスイッチング回路を提供することを目的とする。
【０００９】
また、この発明は、耐圧及び増幅率が大きく、歪みが少なく、あるいは電力の損失が少ない増幅回路を提供することも目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点にかかるスイッチング回路は、
電流路を備え、トリガ信号及びバイアス信号が自己に供給されたとき、該トリガ信号の強度が、該バイアス信号の強度により決まる閾値に達しているか否かを判別し、判別結果に従って前記電流路を開閉制御するスイッチング回路であって、
第１導電型のエミッタと、前記エミッタに接合された第２導電型のベースと、前記ベースに接合された第１導電型の第１のコレクタと、前記ベースに接合された第１導電型の第２のコレクタとから構成されており、前記ベースと前記第２のコレクタとの接合面の降伏電圧が前記ベースと前記第１のコレクタとの接合面の降伏電圧より低いバイポーラトランジスタを備え、
前記バイポーラトランジスタのエミッタは前記電流路の一端をなし、
前記バイポーラトランジスタの第１のコレクタは前記電流路の他端をなし、
前記バイポーラトランジスタは、
前記ベースに前記トリガ信号が供給されたとき、前記エミッタと前記ベースとの間に電流を流し、
前記第２のコレクタとベースとの接合面の降伏電圧を、前記エミッタと前記ベースとの間に流れる電流の大きさに従って変化させ、
前記第２のコレクタに前記バイアス信号が供給され前記ベースに前記トリガ信号が供給された結果前記第２のコレクタとベースとの接合面の電圧が前記降伏電圧に達したとき、該接合面を降伏させることにより該接合面を導通させて該接合面に降伏電流を流し、
前記降伏電流が流れたとき、前記第１のコレクタと前記エミッタとの間を導通させる、
ことを特徴とする。
【００１１】
このようなスイッチング回路は、バイポーラトランジスタの第２のコレクタ−ベース間に、降伏電流を流し、この降伏電流が流れたとき、第１のコレクタ−エミッタ間がオンする。降伏現象により発生する降伏電流は、短時間で急激に増倍されるので、このようなスイッチング回路は、高速にスイッチングを行い、スイッチングのタイミングのずれも少ない。
【００１２】
また、このようなスイッチング回路のバイポーラトランジスタのベースは、通常のバイポーラトランジスタのベースより厚みが小さいものである必要はなく、従って耐圧も大きく確保される。
さらに、このようなスイッチング回路はダーリントン接続回路を含まないので、第１のコレクタ−エミッタ間の電圧も通常のバイポーラトランジスタの飽和時のコレクタ−エミッタ間の電圧程度に低くなるので、電力の損失も少ない。
【００１３】
なお、前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積は小さいほど、ベースと第１のコレクタとの接合面の接合容量は小さくなる。従って、ベースと第１のコレクタとの接合面の面積が小さいほど、バイポーラトランジスタの周波数特性が良好となり、スイッチングの速度が向上する。
従って、前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積が、前記ベースと前記エミッタとの接合面の面積より小さいものである場合、前記スイッチング回路は、ベースと第１のコレクタとの接合面の面積がベースとエミッタとの接合面の面積以上である場合に比べ、スイッチングを高速に行う。
【００１４】
また、前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積を、前記ベースと前記第１のコレクタとの接合面の面積より小さいものとすれば、前記スイッチング回路の入力インピーダンスは、ベースとエミッタとの接合面の面積がベースと第１のコレクタとの接合面の面積以上である場合に比べ、大きくなる。
【００１５】
また、この発明の第２の観点にかかる増幅回路は、
電流路を備え、自己に供給された入力信号を増幅した信号を表す出力電流を、該電流路に流す増幅回路であって、
第１導電型のエミッタと、前記エミッタに接合された第２導電型のベースと、前記ベースに接合された第１導電型の第１のコレクタと、前記ベースに接合された第１導電型の第２のコレクタとから構成されており、前記ベースと前記第１のコレクタとの接合面の降伏電圧が前記ベースと前記第２のコレクタとの接合面の降伏電圧より高いバイポーラトランジスタと、
前記バイポーラトランジスタの第１のコレクタ及び第２のコレクタの間に接続されている帰還回路網と、を備え、
前記バイポーラトランジスタのエミッタは前記電流路の一端をなし、
前記バイポーラトランジスタの第１のコレクタは前記電流路の他端をなし、
前記バイポーラトランジスタの第２のコレクタとベースとの接合面に降伏電流を流し、
前記バイポーラトランジスタの第２のコレクタとベースとの接合面に降伏電流が流れたとき、該降伏電流の大きさにより決まる大きさの前記出力電流を前記バイポーラトランジスタの第１のコレクタとベースとの接合面に流し、
前記降伏電流の大きさは、前記バイポーラトランジスタのベースに供給された前記入力信号の強度、及び前記帰還回路網を介して前記バイポーラトランジスタの第２のコレクタに供給される帰還信号の強度により決まる、
ことを特徴とする。
【００１６】
このような増幅回路は、バイポーラトランジスタの第２のコレクタ−ベース間に降伏電流を流し、この降伏電流の大きさに従った大きさの出力電流を、第１のコレクタ−エミッタ間に流す。降伏現象により発生する降伏電流は、短時間で急激に増倍されるので、このような増幅回路は、入力信号の高速な変化に追随して出力電流を変化させる。従って、このような増幅回路は、通常のバイポーラトランジスタやダーリントン接続回路より構成されたものに比べ、周波数特性が向上する。
【００１７】
また、この降伏電流は、ベースに入力信号が供給されバイポーラトランジスタの電流増幅作用が起こることにより第２のコレクタ−エミッタ間に流れる電流に比べて一般に大きいので、このような増幅回路の増幅率は通常のバイポーラトランジスタより構成されたものに比べ高くなる。そして、帰還回路網による負帰還が行われることにより、歪みが少なくなる。
【００１８】
また、このような増幅回路のバイポーラトランジスタのベースは、通常のバイポーラトランジスタのベースより厚みが小さいものである必要はなく、従って耐圧も大きく確保される。
さらに、このような増幅回路はダーリントン接続回路を含まないので、第１のコレクタ−エミッタ間の電圧も通常のバイポーラトランジスタの飽和時のコレクタ−エミッタ間の電圧程度に低くなるので、電力の損失も少ない。
【００１９】
前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積は小さいほど、ベースと第１のコレクタとの接合面の接合容量は小さくなる。従って、ベースと第１のコレクタとの接合面の面積が小さいほど、バイポーラトランジスタの周波数特性が良好となり、スイッチングの速度が向上する。
従って、前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積が、前記ベースと前記エミッタとの接合面の面積より小さいものである場合、前記増幅回路の周波数特性は、ベースと第１のコレクタとの接合面の面積がベースとエミッタとの接合面の面積以上である場合に比べ良好となる。
【００２０】
また、前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積を、前記ベースと前記第１のコレクタとの接合面の面積より小さいものとすれば、前記増幅回路の入力インピーダンスは、ベースとエミッタとの接合面の面積がベースと第１のコレクタとの接合面の面積以上である場合に比べ、大きくなる。
一方で、入力信号が供給されたことによりエミッタとベースとの間に流れる電流の大きさに対する降伏電流の大きさの比は、一般のバイポーラトランジスタの電流増幅率より大きい。このため、ベースとエミッタとの接合面の面積がベースと第１のコレクタとの接合面の面積より小さくても、十分な増幅率が確保される。
【００２７】
前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積は小さいほど、ベースと第１のコレクタとの接合面の接合容量は小さくなる。従って、ベースと第１のコレクタとの接合面の面積が小さいほど、バイポーラトランジスタの周波数特性が良好となり、スイッチングの速度が向上する。
従って、前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積が、前記ベースと前記エミッタとの接合面の面積より小さいものである場合、前記バイポーラトランジスタの周波数特性は、ベースと第１のコレクタとの接合面の面積がベースとエミッタとの接合面の面積以上である場合に比べ良好となる。
また、前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積が、前記ベースと前記エミッタとの接合面の面積より小さいものである場合、前記バイポーラトランジスタのスイッチング速度は、ベースと第１のコレクタとの接合面の面積がベースとエミッタとの接合面の面積以上である場合に比べ高速になる。
【００２８】
また、前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積を、前記ベースと前記第１のコレクタとの接合面の面積より小さいものとすれば、前記増幅回路の入力インピーダンスは、ベースとエミッタとの接合面の面積がベースと第１のコレクタとの接合面の面積以上である場合に比べ、大きくなる。
一方で、外部からベースに信号が供給されたことによりエミッタとベースとの間に流れる電流の大きさに対する、第２のコレクタ−ベース間に流れる降伏電流の大きさの比は、一般のバイポーラトランジスタの電流増幅率より大きい。このため、このようなバイポーラトランジスタより構成された増幅回路においては、ベースとエミッタとの接合面の面積がベースと第１のコレクタとの接合面の面積より小さくても、十分な増幅率が確保される。
【００２９】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
【００３０】
（第１の実施の形態：スイッチング回路）
図１は、この発明の第１の実施の形態にかかるスイッチング回路の構成を示す回路図である。図示するように、このスイッチング回路は、トランジスタＱと、抵抗器ＲＢと、信号入力端Ｅｉｎと、バイアス端Ｅｂｉａｓとを備える。
【００３１】
トランジスタＱは、例えば、図２に示す構成を有している。
図示するように、トランジスタＱは、低圧コレクタＣＬ、高圧コレクタＣＨ、ベースＢ及びエミッタＥを備えている。
【００３２】
低圧コレクタＣＬ及び高圧コレクタＣＨは、いずれもｎ型半導体領域（以下、ｎ型領域と呼ぶ）からなり、互いが直接に接することなく、各々ベースＢに接合されている。
低圧コレクタＣＬには、外部接続用の低圧コレクタ端子ｔＣＬが接続されており、高圧コレクタＣＨには、外部接続用の高圧コレクタ端子ｔＣＨが接続されている。
【００３３】
低圧コレクタＣＬ及びベースＢの接合面が降伏現象を起こす電圧（降伏電圧）は、後述するように変動する。ただし、低圧コレクタＣＬ及びベースＢの接合面の降伏電圧は、高圧コレクタＣＨ及びベースＢの接合面の降伏電圧より常に低い。
【００３４】
ベースＢは、ｐ型半導体領域（以下、ｐ型領域と呼ぶ）からなる。ベースＢには、外部接続用のベース端子ｔＢが接続されている。
【００３５】
エミッタＥはｎ型領域からなり、ベースＢに接合されていて、外部接続用のエミッタ端子ｔＥが接続されている。
【００３６】
トランジスタＱにおいては、高圧コレクタＣＨ、ベースＢ及びエミッタＥが第１のバイポーラトランジスタを形成し、低圧コレクタＣＬ、ベースＢ及びエミッタＥが第２のバイポーラトランジスタを形成する。
【００３７】
トランジスタＱのベースＢは、低圧コレクタＣＬ−ベースＢ間に降伏電流が流れるとき、ベースＢに生成される正孔を蓄積する。そして、ベースＢに電荷が蓄積されると、ベースＢ−エミッタＥ間に、電荷の蓄積に起因する電流が流れ、第１のバイポーラトランジスタを実質的に導通させる。
【００３８】
なお、トランジスタＱは、例えば、ｎ型領域からなる高圧コレクタＣＨにホウ素、ガリウム等のｐ型不純物を拡散あるいはイオン注入することによりベースＢを形成し、ベースＢにリン、ヒ素等のｎ型不純物を拡散あるいはイオン注入することにより低圧コレクタＣＬ及びエミッタＥを形成する、という手順で製造すればよい。ただし、低圧コレクタＣＬ内のｎ型不純物の濃度は、高圧コレクタＣＨ内のｎ型不純物より高くなるようにする。
ｎ型領域及びｐ型領域が接合されて形成されるｐｎ接合には、このｎ型領域内のｎ型不純物の濃度又はこのこのｐ型領域内のｐ型不純物の濃度が増大するほど、このｐｎ接合の降伏電圧が低下する、という性質がある。従って、低圧コレクタＣＬを高圧コレクタＣＨより高い不純物濃度を有するよう形成することにより、ベースＢと低圧コレクタＣＬとの接合面の降伏電圧は、ベースと高圧コレクタＣＨとの接合面の降伏電圧より低くなる。
【００３９】
図１に示すように、トランジスタＱのベース端子ｔＢは、信号入力端Ｅｉｎに接続されている。高圧コレクタ端子ｔＣＨは、一端が外部の直流電源の正極に接続されている外部の負荷の他端に接続され、低圧コレクタ端子ｔＣＬは、抵抗器ＲＢを介してバイアス端Ｅｂｉａｓに接続されている。エミッタ端子ｔＥは、該直流電源の負極に接続されている。
【００４０】
そして、直流電源の両極より電源電圧を印加し、バイアス端Ｅｂｉａｓに、トランジスタＱのエミッタＥの電位に対して正極性のバイアス電圧を印加すると、図１のスイッチング回路は、以下に述べる動作を行う。
【００４１】
ただし、電源電圧及びバイアス電圧は、トランジスタＱのベースＢの電圧がエミッタＥの電圧に実質的に等しい場合において高圧コレクタＣＨとベースＢとの接合面及び低圧コレクタＣＬとベースＢとの接合面のいずれも降伏現象を起こさない程度の電圧であるものとする。
【００４２】
また、バイアス電圧の値及び抵抗器ＲＢの抵抗値は、ベースＢに後述の制御電圧を印加したとき、バイアス端Ｅｂｉａｓから、抵抗器ＲＢ、低圧コレクタＣＬ−エミッタＥ間を経るように、第２のバイポーラトランジスタのコレクタ電流が流れるような値とする。なお、バイアス電圧の供給源は、負荷に接続されている上述の直流電源と同一のものであってもよい。
【００４３】
まず、直流電源の両極より電源電圧が印加され、入力端Ｅｉｎが実質的にトランジスタＱのエミッタＥと同電位に保たれた場合、ベースＢ−エミッタＥ間には電流が実質的に流れない。従って、上述の第１のバイポーラトランジスタはオフ状態となる。また、高圧コレクタＣＨ−ベースＢ間は降伏現象を起こさないので、高圧コレクタＣＨ−ベースＢ間は実質的に導通せず、電流が流れない。このため結局、外部の負荷にも実質的に電流が流れない。
【００４４】
次に、入力端Ｅｉｎに、グラウンドに対して正極性の制御電圧を印加したとすると、トランジスタＱのベースＢ−エミッタＥ間には、エミッタＥの電位に対するベースＢの電圧によって決まる一定量のベース電流が流れる。
【００４５】
これにより第２のバイポーラトランジスタが駆動され、バイアス端Ｅｂｉａｓから、抵抗器ＲＢ、低圧コレクタＣＬ−エミッタＥ間を経てエミッタＥに至るコレクタ電流が流れる。このコレクタ電流の大きさは、ベースＢ−エミッタＥ間に流れるベース電流の大きさと、バイアス端Ｅｂｉａｓの電圧と、抵抗器ＲＢの抵抗値とにより決まる。
【００４６】
そして、ベースＢ−エミッタＥ間にベース電流が流れる結果、低圧コレクタＣＬ−ベースＢの接合面の降伏電圧が低下する。そして、現に低圧コレクタＣＬ−ベースＢ間に発生している電圧以下の値にまでこの降伏電圧が低下すれば、低圧コレクタＣＬ−ベースＢの接合面は降伏現象を起こす。すると、ベースＢには正孔が蓄積され、エミッタＥの電位を基準としたベースＢの電圧が上昇し、ベースＢ−エミッタＥ間に、正孔の蓄積に起因する電流が流れる。この結果、第１のバイポーラトランジスタはオンし、直流電源の正極から、抵抗器ＲＬ、高圧コレクタＣＨ−ベースＢ間を経て直流電源の負極へと電流が流れる。
【００４７】
次いで、入力端Ｅｉｎに印加されている制御電圧の値を低下させ、低圧コレクタＣＬ−ベースＢ間の降伏電圧が、現に低圧コレクタＣＬ−ベースＢ間に発生している電圧を超える値となるようにすれば、低圧コレクタＣＬ−ベースＢの接合面は降伏現象を起こさなくなる。この結果、ベースＢには正孔が蓄積されなくなって、エミッタＥの電位を基準としたベースＢの電圧が降下し、第１のバイポーラトランジスタはオフする（すなわち、高圧コレクタＣＨ−ベースＢ間は実質的に遮断される）。
【００４８】
以上説明した動作により、このスイッチング回路は、入力端Ｅｉｎに一定値以上の正極性の制御電圧が印加されると、高圧コレクタＣＨ−エミッタ間を導通させる。
上述のように、低圧コレクタＣＬ−ベースＢ間の降伏電圧は、ベース電流及び低圧コレクタＣＬに流れるコレクタ電流の大きさにより決まるので、低圧コレクタＣＬ−エミッタ間を導通させるために入力端Ｅｉｎに印加すべき電圧の最低値は、バイアス端Ｅｂｉａｓの電圧（すなわちバイアス電圧）及び抵抗器ＲＢの抵抗値により決まる。
従って、バイアス電圧を変化させることにより、このスイッチング回路の高圧コレクタＣＨ−エミッタＥ間を実質的に導通した状態へと移すために要する制御電圧の最低値（すなわち、制御電圧の閾値）を、所望の値に設定することができる。
【００４９】
トランジスタＱの低圧コレクタＣＬ−ベースＢ間が降伏現象を起こした結果低圧コレクタＣＬ−ベースＢ間に流れる降伏電流は、短時間で急激に増倍され、この降伏電流が第１のバイポーラトランジスタを駆動する。従って、このスイッチング回路は、高速にスイッチングを行い、スイッチングのタイミングのずれも少ない。
【００５０】
また、トランジスタＱのベースＢは、通常のバイポーラトランジスタのベースより厚みが小さいものである必要はなく、従ってベースＢの耐圧も大きく確保される。
さらに、このスイッチング回路はダーリントン接続回路を含まないので、高圧コレクタＣＨ−エミッタＥ間の電圧も通常のバイポーラトランジスタの飽和時のコレクタ−エミッタ間の電圧程度に低くなるので、電力の損失も少ない。
【００５１】
（第２の実施の形態：増幅回路）
次に、この発明の第２の実施の形態にかかる増幅回路を説明する。
図３は、この増幅回路の構成を示す回路図である。
図示するように、この増幅回路は、トランジスタＱと、抵抗器ＲＦ及びＲＬと、入力端Ｅｉｎと、出力端Ｅｏｕｔとを備える。
【００５２】
トランジスタＱは、図２に示すトランジスタと実質的に同一のものである。
トランジスタＱのベース端子ｔＢは、入力端Ｅｉｎに接続されている。高圧コレクタ端子ｔＣＨは、抵抗器ＲＬを介して外部の直流電源の正極に接続され、低圧コレクタ端子ｔＣＬは、抵抗器ＲＦを介して高圧コレクタ端子ｔＣＨに接続されている。エミッタ端子ｔＥは、該直流電源の負極に接続される。出力端Ｅｏｕｔは高圧コレクタ端子ｔＣＨに接続される。
【００５３】
そして、直流電源の両極より電源電圧を印加すると、この増幅回路は、以下に述べる動作を行う。ただし、電源電圧は、トランジスタＱのベースＢの電圧がエミッタＥの電圧に実質的に等しい場合における、低圧コレクタＣＬとベースＢとの接合面の降伏電圧以上の電圧であるものとする。
【００５４】
まず、直流電源の両極より電源電圧が印加され、入力端Ｅｉｎが実質的に開放されている場合（すなわち、トランジスタＱからみた、入力端Ｅｉｎとグラウンドとの間のインピーダンスが無限大と見なし得る場合）、ベースＢ−エミッタＥ間には電流が実質的に流れない。従って、上述の第１のバイポーラトランジスタはオフ状態となる。
【００５５】
しかし、低圧コレクタＣＬは抵抗器ＲＦを介して高圧コレクタＣＨに接続されているため、降伏電圧以上の電圧がかかる。この結果、低圧コレクタＣＬは降伏現象を起こす。
この結果、低圧コレクタＣＬからベースＢへと降伏電流が流れ、ベースＢに正孔が蓄積されるので、高圧コレクタＣＨからエミッタＥへとコレクタ電流が流れる。すると、抵抗器ＲＬの両端間には電圧降下が発生するので、高圧コレクタＣＨの電圧は降下する。
【００５６】
しかし、高圧コレクタＣＨの電圧が降下すると、抵抗器ＲＦを介して高圧コレクタＣＨに接続されている低圧コレクタＣＬの電圧も降下する。そして、低圧コレクタＣＬの電圧が低圧コレクタＣＬ−ベースＢの接合面の降伏電圧を下回ると、この接合面は降伏現象を起こさなくなり、ベースＢへの正孔の蓄積が起こらなくなるため、高圧コレクタＣＨの電圧が上昇する。このため、低圧コレクタＣＬは再び降伏現象を起こすようになる。
以下、高圧コレクタＣＨ−ベースＢ間に流れる電流の増減が過渡的に繰り返される結果、高圧コレクタＣＨ−エミッタＥ間（及び抵抗器ＲＬ）に流れる電流の大きさは、抵抗器ＲＦの抵抗値により定まる一定値で均衡する。
【００５７】
次に、入力端Ｅｉｎに、グラウンドに対して正極性の電圧を印加したとすると、トランジスタＱのベースＢ−エミッタＥ間には、エミッタＥの電位に対するベースＢの電圧によって決まる一定量のベース電流が流れる。これにより、ベースＢには正孔が蓄積され、低圧コレクタＣＬ−ベースＢの接合面の降伏電圧が降下し、この接合面に流れる降伏電流が増大する。従って、ベースＢへの正孔の蓄積は、入力端Ｅｉｎが開放されている場合に比べ促進され、高圧コレクタＣＨの電圧が降下する。
【００５８】
しかし、高圧コレクタＣＨの電圧が降下すると、低圧コレクタＣＬの電圧も降下する結果、低圧コレクタＣＬ−ベースＢの接合面は降伏現象を起こさなくなるので、高圧コレクタＣＨの電圧が上昇し、低圧コレクタＣＬは再び降伏現象を起こすようになる。
【００５９】
この結果、高圧コレクタＣＨ−エミッタＥ間（及び抵抗器ＲＬ）に流れる電流の大きさは、入力端ＥｉｎからベースＢに供給された電圧及び抵抗器ＲＦの抵抗値により定まる一定値で均衡する。ただし、この一定値は、入力端Ｅｉｎが開放されている場合において高圧コレクタＣＨ−エミッタＥ間（及び抵抗器ＲＬ）に流れる電流の大きさが均衡する一定値より大きな値となる。
【００６０】
そして、抵抗器ＲＬの両端間の電圧は、抵抗器ＲＬの抵抗値及び抵抗器ＲＬに流れる電流の大きさに実質的に比例する。従って、出力端Ｅｏｕｔの電圧は、入力端Ｅｉｎに印加された電圧に比例する値を直流電源の正極の電圧から差し引いた値となる。すなわち、出力端Ｅｏｕｔに発生する電圧は、入力端Ｅｉｎに印加された電圧を実質的に逆相で増幅したものとなる。
【００６１】
以上説明した動作により、この増幅回路は、入力端Ｅｉｎに印加された電圧を増幅する。そして、この増幅回路の増幅率は、抵抗器ＲＬ及びＲＦの抵抗値に依存する。従って、抵抗器ＲＬ及びＲＦのうち少なくとも一方の抵抗値を、この増幅器の増幅率が所望の値になるように選択することにより、任意の増幅率を有するよう、この増幅回路を構成することができる。
【００６２】
トランジスタＱの低圧コレクタＣＬ−ベースＢ間が降伏現象を起こした結果低圧コレクタＣＬ−ベースＢ間に流れる降伏電流は、短時間で急激に増倍され、この降伏電流が第１のバイポーラトランジスタを駆動する。従って、この増幅回路は、入力端ＥｉｎからベースＢに供給される電流の高速な変化に追随して、抵抗器ＲＬに流れる電流及び出力端Ｅｏｕｔの電圧を変化させる。すなわち、この増幅回路は、通常のバイポーラトランジスタやダーリントン接続回路より構成されたものに比べ、周波数特性が優れる。
【００６３】
また、この降伏電流は、ベースに入力信号が供給されることにより第１のコレクタ−エミッタ間に流れる電流に比べて一般に大きいので、このような増幅回路の増幅率は、通常のバイポーラトランジスタより構成されたものに比べ、高くなる。そして、帰還回路網による負帰還が行われることにより、歪みが少なくなる。
【００６４】
また、トランジスタＱのベースＢは、通常のバイポーラトランジスタのベースより厚みが小さいものである必要はなく、従ってベースＢの耐圧も大きく確保される。
さらに、この増幅回路はダーリントン接続回路を含まないので、高圧コレクタＣＨ−エミッタＥ間の電圧も通常のバイポーラトランジスタの飽和時のコレクタ−エミッタ間の電圧程度に低くなるので、電力の損失も少ない。
【００６５】
なお、この発明の実施の形態にかかるスイッチング回路、増幅回路及びバイポーラトランジスタの構成は上述のものに限られない。
例えば、図１のスイッチング回路及び図３の増幅回路において、トランジスタＱの高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエミッタＥの導電型（不純物型）は、それぞれｎ型、ｎ型、ｐ型及びｎ型である必要はなく、それぞれ、ｐ型、ｐ型、ｎ型及びｐ型であってもよい。
【００６６】
ただし、トランジスタＱの高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエミッタＥの導電型が、それぞれｐ型、ｐ型、ｎ型及びｐ型である場合、図１のスイッチング回路及び図３の増幅回路のいずれにおいても、直流電源の正極はエミッタ端子ｔＥに接続し、負極は、抵抗器ＲＬの両端のうちトランジスタＱに接続されていない方の端に接続するものとする。
【００６７】
高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエミッタＥの導電型が、それぞれｐ型、ｐ型、ｎ型及びｐ型である場合におけるトランジスタＱの動作は、高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエミッタＥと、トランジスタＱの外部との間に流れる電流の向きが逆になる点と、ベースＢに蓄積されるキャリアが正孔ではなく電子となる点とを除き、高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエミッタＥの導電型がそれぞれｎ型、ｎ型、ｐ型及びｎ型である場合のトランジスタＱの動作と実質的に同一である。
【００６８】
ただし、高圧コレクタＣＨ、低圧コレクタＣＬ、ベースＢ及びエミッタＥと、トランジスタＱの外部との間に流れる電流の向きが逆になるため、低圧コレクタＣＬ、ベースＢ及びエミッタＥの導電型が、それぞれｐ型、ｐ型、ｎ型及びｐ型である場合、図１のスイッチング回路において、トランジスタＱの高圧コレクタＣＨ−エミッタＥ間をオン及びオフするには、入力端Ｅｉｎ及びバイアス端Ｅｂｉａｓに印加する電圧は、いずれもエミッタＥの電位に対して負極性である必要がある。また、図３の増幅回路においては、入力端Ｅｉｎに印加される電圧が増幅されるためには、入力端Ｅｉｎに印加する電圧は、エミッタＥの電位に対して負極性である必要がある。
【００６９】
また、トランジスタＱは、例えば図４に示すように、ベースＢ−エミッタＥ間の接合面の面積が、ベースＢ−高圧コレクタＣＨ間の接合面の面積より小さくなっていてもよい。
トランジスタＱのベースＢの入力インピーダンスは、ベースＢ−エミッタＥ間の接合面の面積が小さいほど大きくなる。従って、ベースＢ−エミッタＥ間の接合面の面積がベースＢ−高圧コレクタＣＨ間の接合面の面積より小さくければ、トランジスタＱのベースＢの入力インピーダンスは、ベースＢ−エミッタＥ間の接合面の面積がベースＢ−高圧コレクタＣＨ間の接合面の面積以上である場合に比べ、大きくなる。
【００７０】
従って、図４のトランジスタＱより構成された図１のスイッチング回路の入力インピーダンスは、図２のトランジスタＱより構成された図１のスイッチング回路の入力インピーダンスより大きくなる。同様に、図４のトランジスタＱより構成された図３の増幅回路の入力インピーダンスは、図２のトランジスタＱより構成された図３の増幅回路の入力インピーダンスより大きくなる。
従来の大電力用トランジスタは、電流増幅率が小さく周波数特性も悪いという欠点があった。これに対し、図４に示すトランジスタＱは、大電力用であっても小電力用並に制御が容易であるので、電力制御用として幅広く使用することができる。
【００７１】
ただし、一般に、バイポーラトランジスタの電流増幅率は、ベース−エミッタ間の接合面の面積が大きいほど大きくなる。しかし、トランジスタＱのベース電流の大きさに対する、低圧コレクタＣＬ−ベースＢ間に流れる降伏電流の大きさの比は、一般のバイポーラトランジスタの電流増幅率より大きい。
従って、（ａ）この発明の実施の形態のトランジスタＱのベースＢに一定のベース電流を供給した場合と、（ｂ）ベース−エミッタ間の接合面の面積がトランジスタＱのベースＢ−エミッタＥ間の接合面の面積に等しいバイポーラトランジスタに、トランジスタＱのベース電流と等量のベース電流を供給した場合と、を比較した場合、（ｂ）の場合にバイポーラトランジスタのコレクタに流れるコレクタ電流より、（ａ）の場合にトランジスタＱの低圧コレクタＣＬ−ベースＢ間に流れる降伏電流の方が大きくなる。
なお、エミッタＥからベースＢに流れ込んだ少数キャリアはベースＢに幅広く拡散し、高圧コレクタＣＨや低圧コレクタＣＬに流れるコレクタ電流として吸収される。
【００７２】
一方、ベースＢ−高圧コレクタＣＨ間の接合面が形成するコンデンサが有する接合容量は小さいほど、トランジスタＱの周波数特性は良好となる（すなわち、トランジション周波数が高くなる）。そして、ベースＢ−高圧コレクタＣＨ間の接合面の面積が小さいほど、この接合面が形成するコンデンサが有する接合容量は小さい。
従って、図２に示すような、ベースＢ−高圧コレクタＣＨ間の接合面の面積がベースＢ−エミッタＥ間の接合面の面積より小さいトランジスタＱと、図４のトランジスタＱとを比較した場合、ベースＢ−エミッタＥ間の接合面の面積が互いに等しいものとすれば、図２のトランジスタＱの方が、図４のトランジスタＱより周波数特性が良好となる。
【００７３】
従って、図２のトランジスタＱより構成された図１のスイッチング回路のスイッチングの速度は、図４のトランジスタＱより構成された図１のスイッチング回路のスイッチングの速度より大きくなる。また、図２のトランジスタＱより構成された図３の増幅回路の周波数特性は、図４のトランジスタＱより構成された図３の増幅回路の周波数特性より良好である。
【００７４】
【発明の効果】
以上説明したように、この発明によれば、耐圧が大きく、スイッチングが高速でタイミングのずれが少なく、あるいは電力の損失が少ないスイッチング回路と、そのようなスイッチング回路の製造を容易にするバイポーラトランジスタを製造するためのバイポーラトランジスタの製造方法とが実現される。
【００７５】
また、この発明によれば、耐圧及び増幅率が大きく、歪みが少なく、あるいは電力の損失が少ない増幅回路と、そのような増幅回路の製造を容易にするバイポーラトランジスタを製造するためのバイポーラトランジスタの製造方法とが実現される。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態にかかるスイッチング回路の構成を示す回路図である。
【図２】図１のスイッチング回路のトランジスタの構成を示す模式的断面図である。
【図３】この発明の第２の実施の形態にかかる増幅回路の構成を示す回路図である。
【図４】図２のトランジスタの変形例の構成を示す模式的断面図である。
【符号の説明】
Ｑ トランジスタ
Ｂ ベース
ＣＬ 低圧コレクタ
ＣＨ 高圧コレクタ
Ｅ エミッタ
ｔＢ ベース端子
ｔＣＬ 低圧コレクタ端子
ｔＣＨ 高圧コレクタ端子
ｔＥ エミッタ端子
ＲＢ、ＲＦ、ＲＬ 抵抗器
Claims (6)
- 電流路を備え、トリガ信号及びバイアス信号が自己に供給されたとき、該トリガ信号の強度が、該バイアス信号の強度により決まる閾値に達しているか否かを判別し、判別結果に従って前記電流路を開閉制御するスイッチング回路であって、第１導電型のエミッタと、前記エミッタに接合された第２導電型のベースと、前記ベースに接合された第１導電型の第１のコレクタと、前記ベースに接合された第１導電型の第２のコレクタとから構成されており、前記ベースと前記第２のコレクタとの接合面の降伏電圧が前記ベースと前記第１のコレクタとの接合面の降伏電圧より低いバイポーラトランジスタを備え、前記バイポーラトランジスタのエミッタは前記電流路の一端をなし、前記バイポーラトランジスタの第１のコレクタは前記電流路の他端をなし、前記バイポーラトランジスタは、前記ベースに前記トリガ信号が供給されたとき、前記エミッタと前記ベースとの間に電流を流し、前記第２のコレクタとベースとの接合面の降伏電圧を、前記エミッタと前記ベースとの間に流れる電流の大きさに従って変化させ、前記第２のコレクタに前記バイアス信号が供給され前記ベースに前記トリガ信号が供給された結果前記第２のコレクタとベースとの接合面の電圧が前記降伏電圧に達したとき、該接合面を降伏させることにより該接合面を導通させて該接合面に降伏電流を流し、前記降伏電流が流れたとき、前記第１のコレクタと前記エミッタとの間を導通させる、ことを特徴とするスイッチング回路。
- 前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積は、前記ベースと前記エミッタとの接合面の面積より小さい、ことを特徴とする請求項１に記載のスイッチング回路。
- 前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積は、前記ベースと前記第１のコレクタとの接合面の面積より小さい、ことを特徴とする請求項１に記載のスイッチング回路。
- 電流路を備え、自己に供給された入力信号を増幅した信号を表す出力電流を、該電流路に流す増幅回路であって、第１導電型のエミッタと、前記エミッタに接合された第２導電型のベースと、前記ベースに接合された第１導電型の第１のコレクタと、前記ベースに接合された第１導電型の第２のコレクタとから構成されており、前記ベースと前記第１のコレクタとの接合面の降伏電圧が前記ベースと前記第２のコレクタとの接合面の降伏電圧より高いバイポーラトランジスタと、前記バイポーラトランジスタの第１のコレクタ及び第２のコレクタの間に接続されている帰還回路網と、を備え、前記バイポーラトランジスタのエミッタは前記電流路の一端をなし、前記バイポーラトランジスタの第１のコレクタは前記電流路の他端をなし、前記バイポーラトランジスタの第２のコレクタとベースとの接合面に降伏電流を流し、前記バイポーラトランジスタの第２のコレクタとベースとの接合面に降伏電流が流れたとき、該降伏電流の大きさにより決まる大きさの前記出力電流を前記バイポーラトランジスタの第１のコレクタとベースとの接合面に流し、前記降伏電流の大きさは、前記バイポーラトランジスタのベースに供給された前記入力信号の強度、及び前記帰還回路網を介して前記バイポーラトランジスタの第２のコレクタに供給される帰還信号の強度により決まる、ことを特徴とする増幅回路。
- 前記バイポーラトランジスタの前記ベースと前記第１のコレクタとの接合面の面積は、前記ベースと前記エミッタとの接合面の面積より小さい、ことを特徴とする請求項４に記載の増幅回路。
- 前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積は、前記ベースと前記第１のコレクタとの接合面の面積より小さい、ことを特徴とする請求項４に記載の増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000272458A JP3693903B2 (ja) | 2000-09-08 | 2000-09-08 | スイッチング回路及び増幅回路 |
| US10/129,762 US20030089965A1 (en) | 2000-09-08 | 2000-11-29 | Bipolar transistor circuit and usage method of bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000272458A JP3693903B2 (ja) | 2000-09-08 | 2000-09-08 | スイッチング回路及び増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002084172A JP2002084172A (ja) | 2002-03-22 |
| JP3693903B2 true JP3693903B2 (ja) | 2005-09-14 |
Family
ID=18758563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000272458A Expired - Fee Related JP3693903B2 (ja) | 2000-09-08 | 2000-09-08 | スイッチング回路及び増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030089965A1 (ja) |
| JP (1) | JP3693903B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105609080B (zh) * | 2016-03-16 | 2018-03-06 | 深圳市华星光电技术有限公司 | 可调节削角波形的削角电路及削角波形的调节方法 |
-
2000
- 2000-09-08 JP JP2000272458A patent/JP3693903B2/ja not_active Expired - Fee Related
- 2000-11-29 US US10/129,762 patent/US20030089965A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030089965A1 (en) | 2003-05-15 |
| JP2002084172A (ja) | 2002-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4313065A (en) | Switching circuit with MOS field effect transistor | |
| KR100300838B1 (ko) | 능동저역통과 필터 | |
| US7474169B2 (en) | Attenuator | |
| CA1040278A (en) | Amplifier with field effect transistors having triode-type dynamic characteristics | |
| JP3693903B2 (ja) | スイッチング回路及び増幅回路 | |
| US6388530B1 (en) | Microwave amplifier implemented by heterojunction field effect transistors | |
| US4213068A (en) | Transistor saturation control | |
| US4031481A (en) | Transistor amplifier | |
| JP3320030B2 (ja) | スイッチング回路 | |
| US3968450A (en) | Transistor amplifier | |
| US4839612A (en) | High-frequency power amplifier having heterojunction bipolar transistor | |
| US5528189A (en) | Noise performance of amplifiers | |
| JP3662442B2 (ja) | スイッチング回路及び増幅回路 | |
| JP2005295568A (ja) | 回路 | |
| Fujita et al. | A 5 GHz high efficiency and low distortion InGaP/GaAs HBT power amplifier MMIC | |
| JP5217110B2 (ja) | 半導体装置 | |
| US6998920B2 (en) | Monolithically fabricated HBT amplification stage with current limiting FET | |
| JP2004022818A (ja) | ダブルへテロ接合バイポーラトランジスタ | |
| CN219163404U (zh) | 用于射频功率放大器的半导体器件 | |
| WO1994022215A1 (en) | High gain, low distortion, faster switching transistor | |
| JP2006324267A (ja) | 半導体装置 | |
| US11152899B2 (en) | Multi-stage amplifier including a pre-driver stage | |
| JP2006067379A (ja) | 高周波電力増幅器 | |
| Maupin | The tetrode power transistor | |
| JPH11177401A (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040930 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |