JP2877305B2 - ダイオードスイッチ回路 - Google Patents
ダイオードスイッチ回路Info
- Publication number
- JP2877305B2 JP2877305B2 JP62175068A JP17506887A JP2877305B2 JP 2877305 B2 JP2877305 B2 JP 2877305B2 JP 62175068 A JP62175068 A JP 62175068A JP 17506887 A JP17506887 A JP 17506887A JP 2877305 B2 JP2877305 B2 JP 2877305B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- bias
- bias voltage
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、マイクロ波のレーダ装置、通信装置等に
おいて信号の切換やパルス変調器等に用いられ、高周波
（RF）信号伝送路の断続を行なうためのダイオードスイ
ッチ回路に関する。 （従来の技術） 一般にマイクロ波帯RF信号の伝送路を断続する回路に
は、第４図に示すようなRFスイッチ用ダイオード（例え
ばPINダイオード）によるダイオードスイッチ回路が用
いられる。第４図において、1a,1bは信号伝送線路、２
はRFスイッチ用ダイオード、3a,3bは直流阻止用キャパ
シタ、4a,4bはRF信号阻止用チョークコイル、5aはバイ
パス用キャパシタ、６はバイアス切換回路である。バイ
アス切換回路６は、信号伝送線路1a,1b間に直列に接続
されたダイオード２に切換制御信号SCに応じて順方向バ
イアス電圧（正極性電圧）VF、逆方向バイアス電圧（負
極性電圧）VRを選択的に印加し、これによってダイオー
ド２をオン・オフ制御するものである。 上記バイアス切換回路６は切換制御信号SCをTTLレベ
ルの信号に変換するTTLインバータＡを有している。そ
して、切換制御信号SCがハイレベルで入力されると、イ
ンバータＡの出力がTTLレベル“0"となってPNPトランジ
スタQ1が導通状態に設定され、順方向バイアス電圧VFが
ダイオード２に印加されるようになっている。このと
き、ダイオード２はオン状態に設定される。逆に切換制
御信号SCがローレベルで入力されると、インバータＡの
出力がTTLレベル“1"となってPNPトランジスタQ1が非導
通状態に設定され、逆方向バイアス電圧VRがダイオード
２に印加されるようになっている。このときダイオード
２はオフ状態に設定される。 ここで、上記バイアス切換回路６にはキャパシタC1、
バイアス抵抗R1及びNPNトランジスタQ4によるバイアス
回路が設けられている。このバイアス回路はインバータ
Ａの出力がTTLレベルで“0"から“1"に切替わるとき、
キャパシタC1に充電される時間だけNPNトランジスタQ4
を導通状態に設定し、順方向バイアス電圧VFの印加時に
ダイオード２に蓄積されたキャリアをVR電源に流すこと
によって、ダイオード２を高速でオフ状態に切換えるた
めのものである。 このような従来のダイオードスイッチ回路は50［nse
c］程度の切換時間を得るには充分な性能を有するが、
以下のような欠点を有する。 （１）切換制御信号が切替わってからPNPトランジスタ
の出力電圧が切替わるまでの切換時間は、インバータの
伝達時間はPNPトランジスタの立上がり、立下がり時間
を合わせて約50［nsec］が必要でしる。この切換時間を
短縮するにはPNPトランジスタの立上がり、立下がり時
間を短くしなければならないが、立上がり、立下がり時
間が20［nsec］以下のPNPトランジスタを実現すること
は極めて困難である。 また、以下の理由により、PNPトランジスタの代わり
に、NPNトランジスタによりダイオードを順方向バイア
スとすることには問題がある。すなわち、第４図で、ト
ランジスタQ1はダイオード２のアノードに正電圧VFを印
加し、ダイオード２をオンさせるために用いられてい
る。ここで、第５図を参照して、Q1にNPNトランジスタ
を用いた場合のQ1を含むダイオード２のドライブ段の動
作を説明する。 第５図において、Q1′はQ1の代わりに用いたNPNトラ
ンジスタ、RL1，RL2は抵抗である。NPNトランジスタ
Q1′はコレクタ接地となるため、電圧利得が１以下とな
り、Q1′の出力振幅より大きな入力振幅でQ1′を駆動す
る必要がある。また、出力振幅は正電圧VFと負電圧VRの
差（VF−VR）となるため、VF−VRより大きな振幅で駆動
する必要がある。 しかしながら、通常VRには−5V以下の大きな負電圧を
与えるため、VF−VRは5V以上となり、TTLインバータで
はこの回路を駆動することはできない（PNPトランジス
タならばエミッタ接地となって電圧利得が１以上となる
ため、このような問題は生じない）。 また、PNPトランジスタを用いた場合、ドライブ段は
反転増幅するのに対し、NPNトランジスタを用いると反
転しないため、反転回路を追加する必要が起きる。この
問題は、TTLインバータとQ1の間に電圧反転増幅回路を
挿入することにより解決できるが、これでは回路規模が
大きくなるという問題が生じてしまう。 （発明が解決しようとする問題点） 以上のように、従来のダイオードスイッチ回路では、
ダイオードに印加するバイアス電圧の切換時間がPNPト
ランジスタの動作速度に依存されるため、スイッチング
速度の高速化が困難であった。 この発明は上記のような問題を解決するためになされ
たもので、ダイオードに印加するバイアス電圧の切換え
動作の高速化を実現し、これによってダイオードの高速
なスイッチング動作を可能とするダイオードスイッチ回
路を提供することを目的とする。 ［発明の構成］ （問題点を解決するための手段） 上記目的を達成するためにこの発明に係るダイオード
スイッチ回路は、 伝送路中に順方向に介在されるダイオードと、 このダイオードのアノードに正極性の第１のバイアス
電圧を印加する第１のバイアス印加回路と、 前記ダイオードのアノードに負極性の第２のバイアス
電圧を選択的に印加する第２のバイアス印加回路と、 前記ダイオードのカソードに切換制御信号に応じて前
記第１のバイアス電圧より高いTTLレベルの第３のバイ
アス電圧と前記第１のバイアス電圧より低い接地レベル
の第４のバイアス電圧を選択的に印加するインバータロ
ジック回路による第３のバイアス印加回路とを具備し、 前記第２のバイアス印加回路は、前記ダイオードのア
ノードと前記第２のバイアス電圧の電圧源との間に介在
され、前記第２のバイアス電圧の印加を選択的に断続す
るNPNトランジスタと、前記第３のバイアス印加回路の
出力端と前記NPNトランジスタの制御電極との間に介在
される容量素子及び前記NPNトランジスタの制御電極と
前記第２のバイアス電圧の電圧源との間に接続される抵
抗素子からなる時定数回路とを備え、 前記第３のバイアス印加回路の出力電圧が接地レベル
の第４のバイアス電圧のときNPNトランジスタがオフ状
態となって前記第２のバイアス電圧の前記ダイオードの
アノードへの印加が遮断され、前記第３のバイアス印加
回路の出力電圧がTTLレベルの第３のバイアス電圧に切
り換わると同時に前記NPNトランジスタがオン状態とな
って前記第２のバイアス電圧が前記ダイオードのアノー
ドに印加され、前記時定数回路により定まる一定期間経
過後に前記NPNトランジスタがオフ状態に切り換わって
前記第２のバイアス電圧の前記ダイオードのアノードへ
の印加が遮断されるようにしたことを特徴とする。 （作用） 上記構成によるダイオードスイッチ回路では、ダイオ
ードをオンする場合、第３のバイアス印加回路の出力電
圧を第４のバイアス電圧（接地レベル）とする。この場
合、第１のバイアス切換回路では、第３のバイアス印加
回路の出力電圧が第４のバイアス電圧となっているた
め、NPNトランジスタがオフ状態となり、第２のバイア
ス印加回路がダイオードのアノードから切り離される。
これにより、第４のバイアス電圧より高い第１のバイア
ス印加回路の出力電圧がダイオードのアノードに印加さ
れ、ダイオードに順方向バイアスがかかる。よってダイ
オードはオン状態となる。 また、ダイオードをオフする場合、前記第３のバイア
ス印加回路の出力電圧を第１のバイアス電圧より高い第
３のバイアス電圧（TTLレベル）とする。この場合、第
１のバイアス切換回路では、第３のバイアス印加回路の
出力電圧が第３のバイアス電圧となると同時にNPNトラ
ンジスタがオン状態となり、第２のバイアス印加回路が
ダイオードのアノードに接続される。よって、ダイオー
ドのアノードには第１のバイアス電圧にその逆極性の第
２のバイアス電圧が加算され、結果としてカソード側の
第３のバイアス電圧より十分低いバイアス電圧が瞬時に
印加され、ダイオードには逆バイアスがかかってその期
間に当該ダイオードに蓄積されたキャリア成分が第２の
バイアス印加回路に流れ、これによってダイオードは直
ちにオフ状態に切り換わる。 その一定期間後に時定数回路によりトランジスタがオ
フ状態となってダイオードのアノード側には第１のバイ
アス電圧が印加されるのみとなるが、カソード側が第１
のバイアス電圧より高い第３のバイアス電圧となってい
るため、ダイオードはオフ状態に維持される。 特に、この発明の特徴とするところは、従来のように
PNPトランジスタによるバイアス切換回路を介さずに、
第３のバイアス印加回路を構成するインバータロジック
回路の出力で直接ダイオードのカソード側のバイアス電
圧を切り換えるため、従来のものに比して高速なオンオ
フ制御が可能となり、しかもPNPトランジスタによるバ
イアス切換回路が不要となるため、全体として部品点数
を削減することができることにある。 （実施例） まず、第６図を参照してこの発明に係るダイオードス
イッチ回路の動作原理を説明する。第６図において、２
はダイオード、ＢはトランジスタとしてNPNトランジス
タ（またはｎチャンネル電界効果トランジスタ）のみに
より構成されるバイアス印加回路、Q2，Q3はNPNトラン
ジスタ、R1，R2，R3は抵抗、C1はキャパシタ、VDD，VF
は正電位（０＜VF＜VDD）、VRは負電位、SCは切換制御
信号、VSCは切換制御信号の電位、VA，VCはそれぞれダ
イオード２のアノード、カソードの電位である。この回
路のVSC、VA、VCの動作波形を第７図に示す。 ここで、切換制御信号VSCがローレベル（VL）からハ
イレベル（VH）に切り替わると、アノード電位VAは変化
しないのに対し、カソード電位VCはVDDから零電位とな
るため、ダイオード２には順方向バイアスが加わって導
通するようになる。 次に、切換制御信号VSCがVHからVLに切り替わると、
時定数C1R1により決まる時間だけNPNトランジスタQ2が
オンになり、大きな負電位VR（例えば−10V）が印加さ
れる。このとき、ダイオード２は、大きさVDD−VRの大
きな逆バイアスによりキリャアを急速に流出するように
なり、オフ状態になる。 ダイオード２がオフ状態となった後は、ダイオード２
中にキャリアが注入されない程度の小さな逆バイアスが
印加されていればよいため、アノード電位VAは正電位VF
に復帰し、大きさVDD−VRの小さな逆バイアスによりダ
イオード２のオフ状態を保持することができる。 ここで、ダイオード２に対する大きな逆バイアスは、
わずかながらも逆方向にキャリアを注入し、ダイオード
２のオフ状態のアイソレーションを低下させるため、時
定数C1R1を適当に選ぶことになり、キャリアが充分流出
したところでVRの印加を停止する。 以下、第１図及び第２図を参照してこの発明の一実施
例を説明する。 第１図は第４図に示した回路にこの発明を適用した場
合の構成を示すものである。第１図において第４図は同
一部分には同一符号を付して示し、ここでは異なる部分
について述べる。 第１図において、前記TTLインバータＡの出力端はキ
ャパシタC1、バイアス抵抗R1及びNPNトランジスタQ2よ
りなるバイアス切換回路の入力端に接続されると共に、
チョークコイル4b及び伝送線路1bを介してRFスイッチ用
ダイオード２のカソードに接続され、さらにバイパス用
キャパシタ5bを介して接地される。RFスイッチ用ダイオ
ード２のアノードは伝送線路1a、チョークコイル4a、抵
抗R2を介してVF電源に接続される。トランジスタQ2のコ
レクタは抵抗R2の出力端に接続され、エミッタはVR電源
に接続される。 上記構成において、以下その動作について説明する。 まず、切換制御信号SCがハイレベルで入力された場
合、TTLインバータＡの出力はTTLレベルで“0"となる。
このため、RFスイッチ用ダイオード２のカソードが約０
［Ｖ］となるので、上記RFスイッチ用ダイオード２のア
ノードにVF電源から順方向電流が供給され、これによっ
てRFスイッチ用ダイオード２は導通状態となる。ここ
で、抵抗R2によって順方向電流を最適値に設定してい
る。 次に、切換制御信号SCがローレベルで入力された場
合、TTLインバータＡの出力はTTLレベルで“1"（約５
［Ｖ］）となる。このとき、RFスイッチ用ダイオード２
には、TTLレベル“1"に対応する約５［Ｖ］とVF電源に
よって印加される電圧VFとの差電圧 VB＝VF−５［Ｖ］＜０ が印加されるため、逆方向バイアス電圧が印加されるこ
とになる。これによってダイオード２は非導通状態とな
る。 上記TTLインバータＡの出力がTTLレベルの“0"から
“1"に切替わる過渡期では、キャパシタC1が充電される
時間だけNPNトランジスタQ2が導通状態となり、逆方向
バイアス電圧VRがRFスイッチ用ダイオード２に印加され
るので、ダイオード２に順方向バイアス時に蓄積された
キャリアが急速にVR電源へ流出される。このため、ダイ
オード２は高速でオフ状態に切替わる。ここで、ダイオ
ード２の蓄積キャリアが充分流出する時間だけトランジ
スタQ2が導通状態となるようにキャパシタC1の容量値と
バイアス抵抗R1の値を設定している。 第２図（ａ），（ｂ）に上記構成によるダイオードス
イッチ回路のスイッチング出力波形を示す。同図
（ａ），（ｂ）にそれぞれ示すように、立上がり時間、
立下がり時間は約５［nsec］程度で実現している。 したがって、上記構成によるダイオードスイッチ回路
は、切換制御信号SCのレベル変化に応じてTTLインバー
タＡの伝達時間分の時間遅れだけでダイオード２に印加
されるバイアス電圧VF，VRを切換えることができるの
で、従来のものに比して高速スイッチ動作が可能とな
る。さらに、このダイオードスイッチ回路は従来のもの
に比して部品数が少ないため故障率も低い。 尚、上記実施例ではTTLインバータを用いているが、
高速Ｃ−MOS型、ECL型、で伝達時間が５［nsec］以下の
ものを使用することもできる。 また、第１図の実施例ではRFスイッチ用ダイオード２
を伝送線路1a,1bに対して直列に接続する場合について
説明したが、第３図に示すように、RFスイッチ用ダイオ
ード２を伝送線路1a,1bに対して並列に接続するような
場合でも、同図に示すようにこの発明を同様に実施する
ことができる。但し、この場合にはダイオード２が順方
向にバイアスされて導通状態にあるときスイッチとして
オフ状態となり、ダイオード２が逆方向にバイアスされ
て非導通状態となるときスイッチとしてオン状態とな
る。第３図において第１図と同一部分には同一符号を付
して示し、その説明を省略する。 上記実施例において、アノードの電位を一旦VRにした
後にVFにするのは以下の理由による。すなわち、ここで
想定するダイオードは、スイッチによく使用されるpin
ダイオードである。pinダイオードは、順バイアス時
（アノード電位がカソード電位より高い）に中間の真性
半導体層（ｉ層）に両側のｎ型半導体層（カソード）、
ｐ型半導体層（アノード）からそれぞれ電子、ホールが
ｉ層に注入され、これによって導通（ON）する。逆バイ
アス時（アノード電位がカソード電位より低い）には、
ｉ層に注入された電子、ホールがそれぞれカソード、ア
ノードに引き戻され、ｉ層が絶縁性となり、これによっ
てオフとなる。 ここで、逆バイアスでｉ層にキャリアのない状態から
順バイアスに切り替わった場合の順方向バイアスによる
キャリアの注入時間（オン時間、主として電子により決
まる）に比べ、順バイアスから逆バイアスでｉ層にキャ
リアのない状態から順方向バイアスに切り替わった場合
のｉ層のキャリアの引き抜き時間（オフ期間、主として
ホールにより決まる）の方が一般に長くなっている。こ
のため、pinダイオードスイッチのオフ時間短縮化が高
速化のために必要になる。このオフ時間は逆バイアス電
圧を高くすることにより短縮できる。 また、一旦ｉ層からキャリアを引き抜き、ｉ層が絶縁
性となれば、その後は小さな逆バイアスで絶縁性を保持
することができる。このため、ダイオードに大きな逆バ
イアスをかける時間を短くし、大きな逆バイアスによっ
て逆方向キャリア注入による絶縁（オフ）性の劣化を防
ぐため、ダイオードがオンからオフに変化するときにC1
R1の時定数で決まる短い時間だけ、ダイオードのアノー
ドに大きな負電圧VRを加え、その後カソードより低い電
位VFを加えて、ダイオードに対して小さな逆バイアスを
加えている。 ［発明の効果］ 以上述べたようにこの発明によれば、ダイオードに印
加するバイアス電圧の切換え動作の高速化を実現し、こ
れによってダイオードの高速なスイッチング動作を可能
とするダイオードスイッチ回路を提供することができ
る。
おいて信号の切換やパルス変調器等に用いられ、高周波
（RF）信号伝送路の断続を行なうためのダイオードスイ
ッチ回路に関する。 （従来の技術） 一般にマイクロ波帯RF信号の伝送路を断続する回路に
は、第４図に示すようなRFスイッチ用ダイオード（例え
ばPINダイオード）によるダイオードスイッチ回路が用
いられる。第４図において、1a,1bは信号伝送線路、２
はRFスイッチ用ダイオード、3a,3bは直流阻止用キャパ
シタ、4a,4bはRF信号阻止用チョークコイル、5aはバイ
パス用キャパシタ、６はバイアス切換回路である。バイ
アス切換回路６は、信号伝送線路1a,1b間に直列に接続
されたダイオード２に切換制御信号SCに応じて順方向バ
イアス電圧（正極性電圧）VF、逆方向バイアス電圧（負
極性電圧）VRを選択的に印加し、これによってダイオー
ド２をオン・オフ制御するものである。 上記バイアス切換回路６は切換制御信号SCをTTLレベ
ルの信号に変換するTTLインバータＡを有している。そ
して、切換制御信号SCがハイレベルで入力されると、イ
ンバータＡの出力がTTLレベル“0"となってPNPトランジ
スタQ1が導通状態に設定され、順方向バイアス電圧VFが
ダイオード２に印加されるようになっている。このと
き、ダイオード２はオン状態に設定される。逆に切換制
御信号SCがローレベルで入力されると、インバータＡの
出力がTTLレベル“1"となってPNPトランジスタQ1が非導
通状態に設定され、逆方向バイアス電圧VRがダイオード
２に印加されるようになっている。このときダイオード
２はオフ状態に設定される。 ここで、上記バイアス切換回路６にはキャパシタC1、
バイアス抵抗R1及びNPNトランジスタQ4によるバイアス
回路が設けられている。このバイアス回路はインバータ
Ａの出力がTTLレベルで“0"から“1"に切替わるとき、
キャパシタC1に充電される時間だけNPNトランジスタQ4
を導通状態に設定し、順方向バイアス電圧VFの印加時に
ダイオード２に蓄積されたキャリアをVR電源に流すこと
によって、ダイオード２を高速でオフ状態に切換えるた
めのものである。 このような従来のダイオードスイッチ回路は50［nse
c］程度の切換時間を得るには充分な性能を有するが、
以下のような欠点を有する。 （１）切換制御信号が切替わってからPNPトランジスタ
の出力電圧が切替わるまでの切換時間は、インバータの
伝達時間はPNPトランジスタの立上がり、立下がり時間
を合わせて約50［nsec］が必要でしる。この切換時間を
短縮するにはPNPトランジスタの立上がり、立下がり時
間を短くしなければならないが、立上がり、立下がり時
間が20［nsec］以下のPNPトランジスタを実現すること
は極めて困難である。 また、以下の理由により、PNPトランジスタの代わり
に、NPNトランジスタによりダイオードを順方向バイア
スとすることには問題がある。すなわち、第４図で、ト
ランジスタQ1はダイオード２のアノードに正電圧VFを印
加し、ダイオード２をオンさせるために用いられてい
る。ここで、第５図を参照して、Q1にNPNトランジスタ
を用いた場合のQ1を含むダイオード２のドライブ段の動
作を説明する。 第５図において、Q1′はQ1の代わりに用いたNPNトラ
ンジスタ、RL1，RL2は抵抗である。NPNトランジスタ
Q1′はコレクタ接地となるため、電圧利得が１以下とな
り、Q1′の出力振幅より大きな入力振幅でQ1′を駆動す
る必要がある。また、出力振幅は正電圧VFと負電圧VRの
差（VF−VR）となるため、VF−VRより大きな振幅で駆動
する必要がある。 しかしながら、通常VRには−5V以下の大きな負電圧を
与えるため、VF−VRは5V以上となり、TTLインバータで
はこの回路を駆動することはできない（PNPトランジス
タならばエミッタ接地となって電圧利得が１以上となる
ため、このような問題は生じない）。 また、PNPトランジスタを用いた場合、ドライブ段は
反転増幅するのに対し、NPNトランジスタを用いると反
転しないため、反転回路を追加する必要が起きる。この
問題は、TTLインバータとQ1の間に電圧反転増幅回路を
挿入することにより解決できるが、これでは回路規模が
大きくなるという問題が生じてしまう。 （発明が解決しようとする問題点） 以上のように、従来のダイオードスイッチ回路では、
ダイオードに印加するバイアス電圧の切換時間がPNPト
ランジスタの動作速度に依存されるため、スイッチング
速度の高速化が困難であった。 この発明は上記のような問題を解決するためになされ
たもので、ダイオードに印加するバイアス電圧の切換え
動作の高速化を実現し、これによってダイオードの高速
なスイッチング動作を可能とするダイオードスイッチ回
路を提供することを目的とする。 ［発明の構成］ （問題点を解決するための手段） 上記目的を達成するためにこの発明に係るダイオード
スイッチ回路は、 伝送路中に順方向に介在されるダイオードと、 このダイオードのアノードに正極性の第１のバイアス
電圧を印加する第１のバイアス印加回路と、 前記ダイオードのアノードに負極性の第２のバイアス
電圧を選択的に印加する第２のバイアス印加回路と、 前記ダイオードのカソードに切換制御信号に応じて前
記第１のバイアス電圧より高いTTLレベルの第３のバイ
アス電圧と前記第１のバイアス電圧より低い接地レベル
の第４のバイアス電圧を選択的に印加するインバータロ
ジック回路による第３のバイアス印加回路とを具備し、 前記第２のバイアス印加回路は、前記ダイオードのア
ノードと前記第２のバイアス電圧の電圧源との間に介在
され、前記第２のバイアス電圧の印加を選択的に断続す
るNPNトランジスタと、前記第３のバイアス印加回路の
出力端と前記NPNトランジスタの制御電極との間に介在
される容量素子及び前記NPNトランジスタの制御電極と
前記第２のバイアス電圧の電圧源との間に接続される抵
抗素子からなる時定数回路とを備え、 前記第３のバイアス印加回路の出力電圧が接地レベル
の第４のバイアス電圧のときNPNトランジスタがオフ状
態となって前記第２のバイアス電圧の前記ダイオードの
アノードへの印加が遮断され、前記第３のバイアス印加
回路の出力電圧がTTLレベルの第３のバイアス電圧に切
り換わると同時に前記NPNトランジスタがオン状態とな
って前記第２のバイアス電圧が前記ダイオードのアノー
ドに印加され、前記時定数回路により定まる一定期間経
過後に前記NPNトランジスタがオフ状態に切り換わって
前記第２のバイアス電圧の前記ダイオードのアノードへ
の印加が遮断されるようにしたことを特徴とする。 （作用） 上記構成によるダイオードスイッチ回路では、ダイオ
ードをオンする場合、第３のバイアス印加回路の出力電
圧を第４のバイアス電圧（接地レベル）とする。この場
合、第１のバイアス切換回路では、第３のバイアス印加
回路の出力電圧が第４のバイアス電圧となっているた
め、NPNトランジスタがオフ状態となり、第２のバイア
ス印加回路がダイオードのアノードから切り離される。
これにより、第４のバイアス電圧より高い第１のバイア
ス印加回路の出力電圧がダイオードのアノードに印加さ
れ、ダイオードに順方向バイアスがかかる。よってダイ
オードはオン状態となる。 また、ダイオードをオフする場合、前記第３のバイア
ス印加回路の出力電圧を第１のバイアス電圧より高い第
３のバイアス電圧（TTLレベル）とする。この場合、第
１のバイアス切換回路では、第３のバイアス印加回路の
出力電圧が第３のバイアス電圧となると同時にNPNトラ
ンジスタがオン状態となり、第２のバイアス印加回路が
ダイオードのアノードに接続される。よって、ダイオー
ドのアノードには第１のバイアス電圧にその逆極性の第
２のバイアス電圧が加算され、結果としてカソード側の
第３のバイアス電圧より十分低いバイアス電圧が瞬時に
印加され、ダイオードには逆バイアスがかかってその期
間に当該ダイオードに蓄積されたキャリア成分が第２の
バイアス印加回路に流れ、これによってダイオードは直
ちにオフ状態に切り換わる。 その一定期間後に時定数回路によりトランジスタがオ
フ状態となってダイオードのアノード側には第１のバイ
アス電圧が印加されるのみとなるが、カソード側が第１
のバイアス電圧より高い第３のバイアス電圧となってい
るため、ダイオードはオフ状態に維持される。 特に、この発明の特徴とするところは、従来のように
PNPトランジスタによるバイアス切換回路を介さずに、
第３のバイアス印加回路を構成するインバータロジック
回路の出力で直接ダイオードのカソード側のバイアス電
圧を切り換えるため、従来のものに比して高速なオンオ
フ制御が可能となり、しかもPNPトランジスタによるバ
イアス切換回路が不要となるため、全体として部品点数
を削減することができることにある。 （実施例） まず、第６図を参照してこの発明に係るダイオードス
イッチ回路の動作原理を説明する。第６図において、２
はダイオード、ＢはトランジスタとしてNPNトランジス
タ（またはｎチャンネル電界効果トランジスタ）のみに
より構成されるバイアス印加回路、Q2，Q3はNPNトラン
ジスタ、R1，R2，R3は抵抗、C1はキャパシタ、VDD，VF
は正電位（０＜VF＜VDD）、VRは負電位、SCは切換制御
信号、VSCは切換制御信号の電位、VA，VCはそれぞれダ
イオード２のアノード、カソードの電位である。この回
路のVSC、VA、VCの動作波形を第７図に示す。 ここで、切換制御信号VSCがローレベル（VL）からハ
イレベル（VH）に切り替わると、アノード電位VAは変化
しないのに対し、カソード電位VCはVDDから零電位とな
るため、ダイオード２には順方向バイアスが加わって導
通するようになる。 次に、切換制御信号VSCがVHからVLに切り替わると、
時定数C1R1により決まる時間だけNPNトランジスタQ2が
オンになり、大きな負電位VR（例えば−10V）が印加さ
れる。このとき、ダイオード２は、大きさVDD−VRの大
きな逆バイアスによりキリャアを急速に流出するように
なり、オフ状態になる。 ダイオード２がオフ状態となった後は、ダイオード２
中にキャリアが注入されない程度の小さな逆バイアスが
印加されていればよいため、アノード電位VAは正電位VF
に復帰し、大きさVDD−VRの小さな逆バイアスによりダ
イオード２のオフ状態を保持することができる。 ここで、ダイオード２に対する大きな逆バイアスは、
わずかながらも逆方向にキャリアを注入し、ダイオード
２のオフ状態のアイソレーションを低下させるため、時
定数C1R1を適当に選ぶことになり、キャリアが充分流出
したところでVRの印加を停止する。 以下、第１図及び第２図を参照してこの発明の一実施
例を説明する。 第１図は第４図に示した回路にこの発明を適用した場
合の構成を示すものである。第１図において第４図は同
一部分には同一符号を付して示し、ここでは異なる部分
について述べる。 第１図において、前記TTLインバータＡの出力端はキ
ャパシタC1、バイアス抵抗R1及びNPNトランジスタQ2よ
りなるバイアス切換回路の入力端に接続されると共に、
チョークコイル4b及び伝送線路1bを介してRFスイッチ用
ダイオード２のカソードに接続され、さらにバイパス用
キャパシタ5bを介して接地される。RFスイッチ用ダイオ
ード２のアノードは伝送線路1a、チョークコイル4a、抵
抗R2を介してVF電源に接続される。トランジスタQ2のコ
レクタは抵抗R2の出力端に接続され、エミッタはVR電源
に接続される。 上記構成において、以下その動作について説明する。 まず、切換制御信号SCがハイレベルで入力された場
合、TTLインバータＡの出力はTTLレベルで“0"となる。
このため、RFスイッチ用ダイオード２のカソードが約０
［Ｖ］となるので、上記RFスイッチ用ダイオード２のア
ノードにVF電源から順方向電流が供給され、これによっ
てRFスイッチ用ダイオード２は導通状態となる。ここ
で、抵抗R2によって順方向電流を最適値に設定してい
る。 次に、切換制御信号SCがローレベルで入力された場
合、TTLインバータＡの出力はTTLレベルで“1"（約５
［Ｖ］）となる。このとき、RFスイッチ用ダイオード２
には、TTLレベル“1"に対応する約５［Ｖ］とVF電源に
よって印加される電圧VFとの差電圧 VB＝VF−５［Ｖ］＜０ が印加されるため、逆方向バイアス電圧が印加されるこ
とになる。これによってダイオード２は非導通状態とな
る。 上記TTLインバータＡの出力がTTLレベルの“0"から
“1"に切替わる過渡期では、キャパシタC1が充電される
時間だけNPNトランジスタQ2が導通状態となり、逆方向
バイアス電圧VRがRFスイッチ用ダイオード２に印加され
るので、ダイオード２に順方向バイアス時に蓄積された
キャリアが急速にVR電源へ流出される。このため、ダイ
オード２は高速でオフ状態に切替わる。ここで、ダイオ
ード２の蓄積キャリアが充分流出する時間だけトランジ
スタQ2が導通状態となるようにキャパシタC1の容量値と
バイアス抵抗R1の値を設定している。 第２図（ａ），（ｂ）に上記構成によるダイオードス
イッチ回路のスイッチング出力波形を示す。同図
（ａ），（ｂ）にそれぞれ示すように、立上がり時間、
立下がり時間は約５［nsec］程度で実現している。 したがって、上記構成によるダイオードスイッチ回路
は、切換制御信号SCのレベル変化に応じてTTLインバー
タＡの伝達時間分の時間遅れだけでダイオード２に印加
されるバイアス電圧VF，VRを切換えることができるの
で、従来のものに比して高速スイッチ動作が可能とな
る。さらに、このダイオードスイッチ回路は従来のもの
に比して部品数が少ないため故障率も低い。 尚、上記実施例ではTTLインバータを用いているが、
高速Ｃ−MOS型、ECL型、で伝達時間が５［nsec］以下の
ものを使用することもできる。 また、第１図の実施例ではRFスイッチ用ダイオード２
を伝送線路1a,1bに対して直列に接続する場合について
説明したが、第３図に示すように、RFスイッチ用ダイオ
ード２を伝送線路1a,1bに対して並列に接続するような
場合でも、同図に示すようにこの発明を同様に実施する
ことができる。但し、この場合にはダイオード２が順方
向にバイアスされて導通状態にあるときスイッチとして
オフ状態となり、ダイオード２が逆方向にバイアスされ
て非導通状態となるときスイッチとしてオン状態とな
る。第３図において第１図と同一部分には同一符号を付
して示し、その説明を省略する。 上記実施例において、アノードの電位を一旦VRにした
後にVFにするのは以下の理由による。すなわち、ここで
想定するダイオードは、スイッチによく使用されるpin
ダイオードである。pinダイオードは、順バイアス時
（アノード電位がカソード電位より高い）に中間の真性
半導体層（ｉ層）に両側のｎ型半導体層（カソード）、
ｐ型半導体層（アノード）からそれぞれ電子、ホールが
ｉ層に注入され、これによって導通（ON）する。逆バイ
アス時（アノード電位がカソード電位より低い）には、
ｉ層に注入された電子、ホールがそれぞれカソード、ア
ノードに引き戻され、ｉ層が絶縁性となり、これによっ
てオフとなる。 ここで、逆バイアスでｉ層にキャリアのない状態から
順バイアスに切り替わった場合の順方向バイアスによる
キャリアの注入時間（オン時間、主として電子により決
まる）に比べ、順バイアスから逆バイアスでｉ層にキャ
リアのない状態から順方向バイアスに切り替わった場合
のｉ層のキャリアの引き抜き時間（オフ期間、主として
ホールにより決まる）の方が一般に長くなっている。こ
のため、pinダイオードスイッチのオフ時間短縮化が高
速化のために必要になる。このオフ時間は逆バイアス電
圧を高くすることにより短縮できる。 また、一旦ｉ層からキャリアを引き抜き、ｉ層が絶縁
性となれば、その後は小さな逆バイアスで絶縁性を保持
することができる。このため、ダイオードに大きな逆バ
イアスをかける時間を短くし、大きな逆バイアスによっ
て逆方向キャリア注入による絶縁（オフ）性の劣化を防
ぐため、ダイオードがオンからオフに変化するときにC1
R1の時定数で決まる短い時間だけ、ダイオードのアノー
ドに大きな負電圧VRを加え、その後カソードより低い電
位VFを加えて、ダイオードに対して小さな逆バイアスを
加えている。 ［発明の効果］ 以上述べたようにこの発明によれば、ダイオードに印
加するバイアス電圧の切換え動作の高速化を実現し、こ
れによってダイオードの高速なスイッチング動作を可能
とするダイオードスイッチ回路を提供することができ
る。
【図面の簡単な説明】
第１図はこの発明に係るダイオードスイッチ回路の一実
施例を示す回路図、第２図は同実施例によるスイッチン
グ動作波形を示す波形図、第３図はこの発明に係る他の
実施例を示す回路図、第４図は従来のダイオードスイッ
チ回路の構成を示す回路図、第５図は従来構成において
トランジスタにNPNトランジスタを用いた場合のダイオ
ードドライブ段の具体的な構成を示す回路図、第６図は
本発明のダイオードのスイッチング動作の原理を説明す
るための具体的な構成を示す回路図、第７図は第６図に
示す回路構成の各部動作波形を示す波形図である。 1a,1b…伝送線路、２…RFスイッチ用ダイオード、3a,3b
…直流阻止用キャパシタ、4a,4b…チョークコイル、5a,
5b…バイパス用キャパシタ、６…バイアス切換回路、Ａ
…TTLインバータ、Q1…PNPトランジスタ、Q2…NPNトラ
ンジスタ、SC…切換制御信号、VF…順方向バイアス電
圧、VR…逆方向バイアス電圧。
施例を示す回路図、第２図は同実施例によるスイッチン
グ動作波形を示す波形図、第３図はこの発明に係る他の
実施例を示す回路図、第４図は従来のダイオードスイッ
チ回路の構成を示す回路図、第５図は従来構成において
トランジスタにNPNトランジスタを用いた場合のダイオ
ードドライブ段の具体的な構成を示す回路図、第６図は
本発明のダイオードのスイッチング動作の原理を説明す
るための具体的な構成を示す回路図、第７図は第６図に
示す回路構成の各部動作波形を示す波形図である。 1a,1b…伝送線路、２…RFスイッチ用ダイオード、3a,3b
…直流阻止用キャパシタ、4a,4b…チョークコイル、5a,
5b…バイパス用キャパシタ、６…バイアス切換回路、Ａ
…TTLインバータ、Q1…PNPトランジスタ、Q2…NPNトラ
ンジスタ、SC…切換制御信号、VF…順方向バイアス電
圧、VR…逆方向バイアス電圧。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 上橋 進
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝小向工場内
(72)発明者 冨田 直孝
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝小向工場内
(56)参考文献 特開 昭58−219822（ＪＰ，Ａ)
特開 昭59−218041（ＪＰ，Ａ)
特開 昭60−148223（ＪＰ，Ａ)
特開 昭57−15532（ＪＰ，Ａ)
実開 昭57−64940（ＪＰ，Ｕ)
実開 昭56−69140（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
H03K 17/74 - 17/98
Claims (1)
- (57)【特許請求の範囲】 １．伝送路中に順方向に介在されるダイオードと、 このダイオードのアノードに正極性の第１のバイアス電
圧を印加する第１のバイアス印加回路と、 前記ダイオードのアノードに負極性の第２のバイアス電
圧を選択的に印加する第２のバイアス印加回路と、 前記ダイオードのカソードに切換制御信号に応じて前記
第１のバイアス電圧より高いTTLレベルの第３のバイア
ス電圧と前記第１のバイアス電圧より低い接地レベルの
第４のバイアス電圧を選択的に印加するインバータロジ
ック回路による第３のバイアス印加回路とを具備し、 前記第２のバイアス印加回路は、前記ダイオードのアノ
ードと前記第２のバイアス電圧の電圧源との間に介在さ
れ、前記第２のバイアス電圧の印加を選択的に断続する
NPNトランジスタと、前記第３のバイアス印加回路の出
力端と前記NPNトランジスタの制御電極との間に介在さ
れる容量素子及び前記NPNトランジスタの制御電極と前
記第２のバイアス電圧の電圧源との間に接続される抵抗
素子からなる時定数回路とを備え、 前記第３のバイアス印加回路の出力電圧が接地レベルの
第４のバイアス電圧のときNPNトランジスタがオフ状態
となって前記第２のバイアス電圧の前記ダイオードのア
ノードへの印加が遮断され、前記第３のバイアス印加回
路の出力電圧がTTLレベルの第３のバイアス電圧に切り
換わると同時に前記NPNトランジスタがオン状態となっ
て前記第２のバイアス電圧が前記ダイオードのアノード
に印加され、前記時定数回路により定まる一定期間経過
後に前記NPNトランジスタがオフ状態に切り換わって前
記第２のバイアス電圧の前記ダイオードのアノードへの
印加が遮断されるようにしたことを特徴とするダイオー
ドスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62175068A JP2877305B2 (ja) | 1987-07-14 | 1987-07-14 | ダイオードスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62175068A JP2877305B2 (ja) | 1987-07-14 | 1987-07-14 | ダイオードスイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6418310A JPS6418310A (en) | 1989-01-23 |
| JP2877305B2 true JP2877305B2 (ja) | 1999-03-31 |
Family
ID=15989669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62175068A Expired - Lifetime JP2877305B2 (ja) | 1987-07-14 | 1987-07-14 | ダイオードスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877305B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7520062B2 (en) | 2005-12-06 | 2009-04-21 | Robert Bosch Tool Corporation | Light-plane projecting apparatus and lens |
| JP2021100158A (ja) * | 2019-12-20 | 2021-07-01 | Ｎｅｃネットワーク・センサ株式会社 | ダイオードスイッチ駆動回路と方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669140U (ja) * | 1979-10-26 | 1981-06-08 | ||
| JPS5764940U (ja) * | 1980-10-03 | 1982-04-17 | ||
| JPS58219822A (ja) * | 1982-06-15 | 1983-12-21 | Canon Inc | アナログスイツチ回路 |
| JPS60148223A (ja) * | 1984-01-13 | 1985-08-05 | Advantest Corp | 高速ダイオ−ドスイツチ回路 |
-
1987
- 1987-07-14 JP JP62175068A patent/JP2877305B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6418310A (en) | 1989-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253035A (en) | High-speed, low-power, ITL compatible driver for a diode switch | |
| US4423341A (en) | Fast switching field effect transistor driver circuit | |
| US4450371A (en) | Speed up circuit | |
| US4039862A (en) | Level shift circuit | |
| US5742196A (en) | Level-shifting circuit and high-side driver including such a level-shifting circuit | |
| KR900008051B1 (ko) | 논리회로 | |
| US4885486A (en) | Darlington amplifier with high speed turnoff | |
| JPS6347012B2 (ja) | ||
| US4400812A (en) | Laser drive circuits | |
| EP0173288A2 (en) | Voltage level converting circuit | |
| US4739193A (en) | Drive circuit with limited signal transition rate for RFI reduction | |
| JP2533209B2 (ja) | ＢｉＣＭＯＳドライバ回路 | |
| US4698525A (en) | Buffered Miller current compensating circuit | |
| US4289978A (en) | Complementary transistor inverting emitter follower circuit | |
| US4228371A (en) | Logic circuit | |
| US4246501A (en) | Gated back-clamped transistor switching circuit | |
| US3571616A (en) | Logic circuit | |
| JP2877305B2 (ja) | ダイオードスイッチ回路 | |
| US3602735A (en) | Pulse shaping circuit for use in integrated circuit networks | |
| US3789241A (en) | Electronic pulse amplifier circuits | |
| KR100357967B1 (ko) | 바이씨모스(BiCMOS)에미터결합로직-씨모스레벨변환기 | |
| US4529894A (en) | Means for enhancing logic circuit performance | |
| US4219744A (en) | DC-Coupled Schmitt trigger circuit with input impedance peaking for increasing switching speed | |
| WO1985001403A1 (en) | Improvements in or relating to power switching circuits | |
| JPH0629821A (ja) | トライステート出力バッファとその操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |