JPS59100626A - 電流切り換え型論理回路 - Google Patents

電流切り換え型論理回路

Info

Publication number
JPS59100626A
JPS59100626A JP57211130A JP21113082A JPS59100626A JP S59100626 A JPS59100626 A JP S59100626A JP 57211130 A JP57211130 A JP 57211130A JP 21113082 A JP21113082 A JP 21113082A JP S59100626 A JPS59100626 A JP S59100626A
Authority
JP
Japan
Prior art keywords
current
transistor
output
load
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57211130A
Other languages
English (en)
Other versions
JPH0522410B2 (ja
Inventor
Katsuhiko Suyama
須山 勝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57211130A priority Critical patent/JPS59100626A/ja
Publication of JPS59100626A publication Critical patent/JPS59100626A/ja
Publication of JPH0522410B2 publication Critical patent/JPH0522410B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09432Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、負荷として電界効果型トランジスタを使用す
る電流切り換え型論理回路(CM L )の改良に関す
る。
従来技術と問題点 従来、CMLとして第1図に見られるものが知られてい
る。
図に於いて、1は入力用トランジスタ(駆動用トランジ
スタ)、2は基準用トランジスタ(駆動(1) 用トランジスタ)、3及び4は負荷用抵抗、5は電流源
用抵抗、6は入力端子、7は基準端子、8及び9は出力
端子、10はドレイン側電源端子、11はソース側電源
端子、vDDはドレイン側供給電圧、VSSはソース側
供給電圧をそれぞれ示している。
この回路は、バイポーラ・トランジスタを使用した差動
増幅回路を電界効果型トランジスタに置換したものであ
る。この回路では、負荷及び電流源として抵抗を使用し
ているので、電圧利得が小さく、また、トランジスタと
は別に抵抗も形成しなければならない。そこで、第2図
に見られるような改良された回路が現われた。
第2図に於いて、12及び13は負荷用トランジスタ、
14は電流源用トランジスタをそれぞれ示し、第1図に
関して説明した部分と同部分は同記号で指示しである。
この回路では、負荷及び電流源がソース・ゲート間を接
続し定電流源型式とした電界効果型トランジスタで構成
されている為、電圧利得が高く、(2) また、抵抗を作成する必要がないから製造工程が簡単に
なる。
さて、CMLでは電流源からの電流を二つの負荷に振り
分けて流すので、負荷で回路電流が制限されないように
する必要がある。
従って、第2図の回路に於いて、負荷用トランジスタ1
2及び13の飽和ドレイン電流を■し、電流源用トラン
ジスタ14の飽和ドレイン電流を10 とすると、 10 > IL >’A 10 としなければならない。また、駆動用トランジスタ、即
ち、入力用トランジスタ1及び基準用トランジスタ2は
トランジスタ12及び13の飽和ドレイン電流IL以上
の電流を流すことができなければならない。
第2図の回路で使用したトランジスタは、具体的には、 ゲート長:1〔μm〕 ゲート幅:トランジスタ12.13が10(μm)トラ
ンジスタ1,2.14が15 〔μ(3) m〕 ピンチ・オフ電圧ニー1(V) である。
第2図の回路に於ける入出力伝達特性を第3図に線図と
して示しである。
第2図の回路が平衡状態にあると、トランジスタ12及
び13にはzIoの電流が流れ、この時のトランジスタ
12及び13に於ける電圧降下は十分に小さい。尚、ト
ランジスタ12及び13にILの電流が流れた時に出力
電圧が低下する。
従って、回路の入出力伝達特性は、第3図に見られるよ
うに対称性が極めて悪いものとなっている。そして、ト
ランジスタ12及び13のいずれか一方が完全に導通状
態になると(Io   It、)なる電流がゲート・ダ
イオードを通り入力側から流入する。この電流は入力側
外部回路の電流供給能力に依存し、また、ゲートに大電
流を流すことになるので電極断線の原因になる。
発明の目的 本発明は、前記入出力伝達特性の対称性を改善(4) し、また、前記電極断線等の発生を防止する。
発明の実施例 第4図は本発明一実施例を表わす要部回路図であり、第
1図及び第2図に関して説明した部分と同部分は同記号
で指示しである。
図に於いて、15及び16はクランプ用ダイオードであ
る。
クランプ用ダイオード15及び16としては、それぞれ
2個のダイオードで構成されているが、これは、必要に
応じて個数を増減することができる。そして、ダイオー
ド接続個数に依り出力の電圧振幅が決定される。尚、ダ
イオード1個当りの電圧は約0.7 (V)である。
ここで使用しているトランジスタの寸法及び特性を例示
すると次の通りである。
ゲート長: 1 〔μm〕 ピンチ・オフ電圧=1(V) ゲート幅: トランジスタ1及び2=20 Cμm〕μm〕ジスタ1
2及び13=10Cμm〕(5) トランジスタ14=20 (μm〕 この回路の負荷線は第5図に見られる通りである。第5
図では、縦軸にドレイン電流■。、横軸にドレイン・ソ
ース間電圧VOSを採ってあり、■■はトランジスタ1
及び2 (ドライバ・トランジスタ)の電流・電圧特性
、LTはトランジスタ12及び13の負荷線、LDはダ
イオード15及び16の負荷線、LAは綜合負荷線をそ
れぞれ示している。
本実施例に於いては、IL−zIo、即ち平衡状態で両
方の負荷にILの電流が流れるので、入出力伝達特性は
第6図に見られる通り、上下の対称性は極めて良好であ
る。そして、トランジスタ12及び13のいずれか一方
のトランジスタが完全に導通になると、導通例の負荷用
トランジスタには電流■Lが流れ、残り(Io   I
t、)はダイオードを流れる。ダイオード15或いは1
6は大電流を流す必要から負荷用トランジスタ12或い
は13等と同様にプレーナ形とする。
第7図は負荷部分(片方のみ)のパターンを表(6) わす要部平面図である。
図に於いて、TLは負荷用トランジスタ、TLGは負荷
用トランジスタのゲート電極、Dはダイオード、Sdは
ダイオードDのショットキ電極、Odはオーミック電極
をそれぞれ示している。
第8図は他の実施例の要部回路図であり、第4図に関し
て説明した部分と同部分は同記号で指示しである。
本実施例では、ダイオード15及び16にドレイン側供
給電圧vnoO代りにクランプ電圧V。を印加するよう
にしたものである。このクランプ電圧■。は、 vo=VL+v。
表わされ、■1は出力のロウ・レベル、VDはダ示した
ダイオードの負荷線LDを左右にずらすことができ、従
って、綜合負荷線も変わり、その結果、出力の電圧振幅
を任意に選択することができるものである。
(7) 発明の効果 本発明によれば、電界効果型駆動用トランジスタとソー
ス及びゲートを接続した電界効果型トランジスタからな
る負荷用トランジスタとの接続点にアノード側が電源に
接続されたクランプ用ダイオードのカソード側を接続し
た電流切り換え型論理回路が得られ、そして、該論理回
路では、クランプ用ダイオードの作用で出力の電圧振幅
を変えるようにし、入出力伝達特性を対称にすることを
可能にしている。また、駆動用トランジスタのゲートに
は大電流が流れないので、例えばゲート電極が断線する
等の膚もない。
【図面の簡単な説明】
第1図及び第2図は従来例の要部回路図、第3図は第2
図に見られる回路の入出力伝達特性を表わす線図、第4
図は本発明一実施例の要部回路図、第5図は第4図に見
られる実施例の負荷線を説明する為の線図、第6図は本
発明一実施例の入出力伝達特性を表わす線図、第7図は
本発明一実施例を具体的な装置とした場合に於ける負荷
部分の要(8) 部平面図、第8図は他の実施例の要部回路図である。 図に於いて、1は入力用トランジスタ、2は基準用トラ
ンジスタ、6は入力端子、7は基準端子、8及び9は出
力端子、10はドレイン側電源端子、11はソース側電
源端子、12及び13は負荷用トランジスタ、14は電
流源用トランジスタ、15及び16はクランプ用ダイオ
ードである。 特許出願人   富士通株式会社 代理人弁理士  工具 久五部 (外3名) (9) 第1図     第2図 M3図 入力電圧−一ゆ 第4図 第5図 VDD   □ VDS 第 7 図 第8図

Claims (1)

    【特許請求の範囲】
  1. 電界効果型駆動用トランジスタとソース及びゲートを接
    続した電界効果型トランジスタからなる負荷用トランジ
    スタとの接続点にアノード側が電源に接続されたクラン
    プ用ダイオードのカソード側を接続してなることを特徴
    とする電流切り換え型論理回路。
JP57211130A 1982-11-30 1982-11-30 電流切り換え型論理回路 Granted JPS59100626A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57211130A JPS59100626A (ja) 1982-11-30 1982-11-30 電流切り換え型論理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57211130A JPS59100626A (ja) 1982-11-30 1982-11-30 電流切り換え型論理回路

Publications (2)

Publication Number Publication Date
JPS59100626A true JPS59100626A (ja) 1984-06-09
JPH0522410B2 JPH0522410B2 (ja) 1993-03-29

Family

ID=16600878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57211130A Granted JPS59100626A (ja) 1982-11-30 1982-11-30 電流切り換え型論理回路

Country Status (1)

Country Link
JP (1) JPS59100626A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59191936A (ja) * 1983-04-15 1984-10-31 Nec Corp 高速論理回路
JPS6010919A (ja) * 1983-06-30 1985-01-21 Hitachi Ltd 論理回路
JPS63131720A (ja) * 1986-11-21 1988-06-03 Fujitsu Ltd 可変遅延回路
JPS63280515A (ja) * 1987-05-13 1988-11-17 Nec Corp 論理回路
JPH0313120A (ja) * 1989-06-12 1991-01-22 Oki Electric Ind Co Ltd 差動増幅回路
JPH03148914A (ja) * 1989-11-02 1991-06-25 Fujitsu Ltd 制御可能な遅延論理回路
EP0810734A2 (en) * 1996-05-31 1997-12-03 Ebrahim Bushehri A loading arrangement for a logic gate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5295135A (en) * 1976-02-06 1977-08-10 Nippon Telegr & Teleph Corp <Ntt> Semi-conductor logic circuit
JPS55118230A (en) * 1979-03-05 1980-09-11 Mitsubishi Electric Corp Switching circuit
JPS5640331A (en) * 1979-09-11 1981-04-16 Nec Corp High-speed logical operation circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5295135A (en) * 1976-02-06 1977-08-10 Nippon Telegr & Teleph Corp <Ntt> Semi-conductor logic circuit
JPS55118230A (en) * 1979-03-05 1980-09-11 Mitsubishi Electric Corp Switching circuit
JPS5640331A (en) * 1979-09-11 1981-04-16 Nec Corp High-speed logical operation circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59191936A (ja) * 1983-04-15 1984-10-31 Nec Corp 高速論理回路
JPS6010919A (ja) * 1983-06-30 1985-01-21 Hitachi Ltd 論理回路
JPS63131720A (ja) * 1986-11-21 1988-06-03 Fujitsu Ltd 可変遅延回路
JPS63280515A (ja) * 1987-05-13 1988-11-17 Nec Corp 論理回路
JPH0313120A (ja) * 1989-06-12 1991-01-22 Oki Electric Ind Co Ltd 差動増幅回路
JP2544808B2 (ja) * 1989-06-12 1996-10-16 沖電気工業株式会社 差動増幅回路
JPH03148914A (ja) * 1989-11-02 1991-06-25 Fujitsu Ltd 制御可能な遅延論理回路
EP0810734A2 (en) * 1996-05-31 1997-12-03 Ebrahim Bushehri A loading arrangement for a logic gate
EP0810734A3 (en) * 1996-05-31 1999-05-06 Ebrahim Bushehri A loading arrangement for a logic gate

Also Published As

Publication number Publication date
JPH0522410B2 (ja) 1993-03-29

Similar Documents

Publication Publication Date Title
US4274014A (en) Switched current source for current limiting complementary symmetry inverter
US4402003A (en) Composite MOS/bipolar power device
US4672245A (en) High frequency diverse semiconductor switch
JPS5918870B2 (ja) 半導体集積回路
JPS62120121A (ja) Cmos出力ドライブ回路
DE2430126A1 (de) Hybride transistorschaltung
JPS5910031A (ja) スイツチ回路
US4423339A (en) Majority logic gate
US4232270A (en) High gain differential amplifier with positive feedback
JPS59100626A (ja) 電流切り換え型論理回路
DE2812785C2 (ja)
JPH04130823A (ja) エミッタ結合論理回路及び組合せpチャネル接合電界効果トランジスタ/npnトランジスタ装置
US4945263A (en) TTL to ECL/CML translator circuit with differential output
US4213068A (en) Transistor saturation control
CA1265590A (en) Field effect digital logic circuits
KR950015208B1 (ko) 쇼트키 전류 모우드 논리 회로
KR890004770B1 (ko) 논리 회로
DE102020106219A1 (de) Paralleles Leistungsmodul mit zusätzlicher Emitter/Source-Strecke
KR100257637B1 (ko) 제한된 출력전류를 가진 차동증폭기
US5087836A (en) Electronic circuit including a parallel combination of an E-FET and a D-FET
JPH0115203B2 (ja)
JPH0322616A (ja) ディジタル集積回路の出力回路
JPS633228Y2 (ja)
JPH01276921A (ja) 論理回路
JPS58220470A (ja) 半導体装置