JPH05251970A - クランプ回路 - Google Patents

クランプ回路

Info

Publication number
JPH05251970A
JPH05251970A JP4047097A JP4709792A JPH05251970A JP H05251970 A JPH05251970 A JP H05251970A JP 4047097 A JP4047097 A JP 4047097A JP 4709792 A JP4709792 A JP 4709792A JP H05251970 A JPH05251970 A JP H05251970A
Authority
JP
Japan
Prior art keywords
amplifier
differential amplifier
output
inverting
emitter follower
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4047097A
Other languages
English (en)
Inventor
Yoshinobu Sugihara
吉信 杉原
Hiroyuki Tachihara
浩幸 立原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP4047097A priority Critical patent/JPH05251970A/ja
Publication of JPH05251970A publication Critical patent/JPH05251970A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

(57)【要約】 【目的】 高速かつ厳密な処理が要求される用途にも使
用できるクランプ回路を実現することである。 【構成】 差動アンプ1の出力をベース接地アンプ2で
受け、電流送出のみ行えるエミッタフォロワ3を介して
電流の帰還を行わせる。帰還ループにミラー容量が介在
せず、また、カスコードアンプの採用等により、高速な
クランプが可能である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はクランプ回路に関し、特
に、HDTV(ハイビジョン)のような高速信号処理が
要求される機器におけるピーク(ペデスタル)クランプ
等に用いて好適なクランプ回路に関する。
【0002】
【従来の技術】HDTV(ハイビジョン)の標準信号
(1VP-P 程度)の水平同期信号処理に用いるペデスタ
ル(ピーク)クランパは、基本的には、図6のようなア
ノードを接地したダイオードDP により構成できる。こ
の場合、標準信号はDCカットフィルタCを介して入力
され、その信号レベルが、接地レベルからダイオードD
Pの順方向電圧VF 分だけ低下すると、このダイオード
P がオンしてクランプ動作が行われ、電圧レベルの低
下が阻止される。
【0003】ただし、この場合は、ダイオードDP の順
方向電圧VF 分のオフセットが生じて0Vのクランプを
実現できない。したがって、0Vクランプを行うために
は、ダイオードDP として、順方向電圧VF 分のオフセ
ットが生じない理想ダイオードを使用することが必要と
なる。
【0004】従来の理想ダイオードの一例が図5(a)
に示される。この理想ダイオードは、オペアンプA1
と、ダイオードD10,D20とからなり、基本的に半
波整流回路を構成している。すなわち、図5(b)に示
されるように、入力信号VINに対して出力信号VOUT
変化するのは、入力が正の半波の場合のみとなる。
【0005】この理想ダイオードの動作は、以下のとお
りである。まず、入力VIN が正の半サイクルの場合に
は、反転増幅器であるオペアンプA1の出力電圧は負と
なり、ダイオードD10がオンしてオペアンプA1の出
力は、−0.7 V(ダイオードD10の順方向電圧降下
分)に固定され、一方、ダイオードD20は完全にオフ
となる。このため、出力VOUT は0Vを保持する(すな
わち、VOUT が0Vにクランプされる)。次に、入力V
INが負の半サイクルに変化すると、A1のオープンルー
プゲインによる急速な増幅によってA1の出力は正に変
化し、やがてダイオードD20がオンしてR20/R1
0の閉ループ(負帰還ループ)利得をもつ反転増幅器と
なって、反転増幅信号を出力する。この結果、図5
(b)のような、反転形理想ダイオードの波形が得られ
る。
【0006】この反転形理想ダイオードを図6のクラン
プ回路に適用した場合(図5(c))、入力の正サイク
ルについて0Vのピーククランプを行う、クランプ回路
を実現できる。
【0007】
【発明が解決しようとする課題】上述の従来の理想ダイ
オードを用いたクランプ回路(図5(c))は、クラン
プ動作を行うためにダイオードD10がオンからオフに
移行する際、ダイオードD10のオフ時のアノード・カ
ソード間の寄生容量が、ミラー効果によってオペアンプ
A1のゲイン倍されてみえ、このミラー容量の充電のた
めの遅延によってダイオードD20のオンが遅れ、入力
信号に追従できず、高速なクランプ動作が困難となると
いう問題点がある。
【0008】すなわち、HDTVの水平同期信号期間
(約500ns)を±10mV以内の精度で0Vにクランプす
るというような、高速かつ厳密な処理には適用が困難で
ある。本発明は、このような問題点に着目してなされた
ものであり、その目的は、極めて高速動作が要求される
用途にも適用可能な、クランプ回路を提供することにあ
る。
【0009】
【課題を解決するための手段】本発明のクランプ回路
は、非反転入力端子が所定電位に接続され、反転入力端
子が信号線に接続された反転差動アンプと、この反転差
動アンプの出力を受けるべース接地アンプとからなるカ
スコード増幅器と、このカスコード増幅器の出力を受
け、その出力を前記反転差動アンプの反転端子に帰還さ
せるエミッタフォロワとを有し、このエミッタフォロワ
は電流のプッシュあるいはプルのいずれかのみを行い、
これによって、非線形素子として動作することを特徴と
するものである。
【0010】
【作用】本発明のクランプ回路では、クローズドループ
内に、ミラー効果の対象となる容量性の負荷を挿入して
いない。このため、高速動作が可能となる。また、差動
アンプ(基本的にエミッタ接地トランジスタ)の出力を
ベース接地トランジスタで受けるカスコード接続を採用
しているため、差動アンプの負荷が実質的に低減され、
高速化に適する。
【0011】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明のクランプ回路の一実施例の
構成を示す図である。
【0012】本実施例は、差動アンプ1と、ベース接地
アンプ2と、エミッタフォロワ3と、このエミッタフォ
ロワ3のベース保護用のショットキーダイオードD1
(SBD)とを有している。本実施例の特徴点は、
(1)差動アンプ1の入力トランジスタが飽和しないよ
うに内部パラメータの設定がなされていること、(2)
差動アンプ(基本的にエミッタ接地トランジスタ)1の
出力をベース接地アンプ2で受けるカスコード接続を採
用しているため、差動アンプの負荷が実質的に低減さ
れ、高速化に適するようになっていること、(3)帰還
ループに介在するのはエミッタフォロワ3のみであり、
このエミッタフォロワ3のベース・エミッタ間の電圧ゲ
インは「1」以下のため、ミラー効果に影響されないよ
うになっていること、(4)エミッタフォロワ3は、電
流のプッシュ(押出し)のみしか行えず、電流のプル
(吸込み)については出力インピーダンスは無限大とな
って、アンプとしての動作は停止するようになっている
(すなわち、非線形の動作を行う)ことである。
【0013】この結果、本実施例では、信号ラインL1
の入力VINとVOUT の関係は図2のようになり、負の半
サイクルの期間は0Vにクランプされ、正の半サイクル
については、入力信号VINがそのままVOUT として出力
される。
【0014】すなわち、差動アンプ1の反転端子(理想
ダイオードのカソード)の電位が非反転端子(理想ダイ
オードのアノード)の電位(すなわち、グランドレベ
ル)より低くなると、差動アンプならびにベース接地ア
ンプ2の出力がハイレベル(プラス)となり、エミッタ
フォロワ3を介して充電電流が送出され、差動アンプ1
の反転端子の電位は0Vに持ち上げられ、クランプされ
る。
【0015】一方、差動アンプ1の反転端子電位が非反
転端子の電位(グランドレベル)以上となると、差動ア
ンプ1の出力はマイナスとなる。但し、ベース接地アン
プ2の出力(エミッタフォロワ3の入力)レベルは、シ
ョットキーダイオードD1の導通によって、ほぼ0Vに
クランプされる。したがって、エミッタフォロワ3のベ
ース・エミッタ間は逆バイアスとなってオフする。この
ためフィードバックループが成立せず、この場合は、信
号線L1に対して、本実施例のクランパは影響を及ぼさ
ない。
【0016】図3は図1のクランプ回路のより具体的な
構成例を示す図である。NPNトランジスタQ1,Q
2、エミッタ抵抗R2,負荷抵抗R1はシングルエンド
出力の差動アンプを構成しており、PNPトランジスタ
Q3,R3,抵抗R4,コンデンサC1,抵抗R5はベ
ース接地アンプを構成している。トランジスタQ4は電
流帰還を行うエミッタフォロワであり、そのベースは、
その電位がマイナス側に大きく振れないようにショット
キーダイオードD1によって保護されており、逆バイア
スによる破壊が生じないようになっている。また、この
エミッタフォロワのベース電位の低下防止は、動作の高
速化にも貢献している。
【0017】前述のように、このエミッタフォロワQ4
は、電流送出のみを行い、非線形的に動作するようにな
っている。本クランプ回路のゲインは、実質的に差動ト
ランジスタQ1,Q2の相互コンダクタンスと、抵抗R
3およびショットキーダイオードD1の並列抵抗とによ
って決定される。
【0018】以上、本発明を実施例を用いて説明した
が、本発明はこれに限定されるものではなく、変形が可
能である。例えば、図4(a)のように、PNP差動ト
ランジスタを用いて極性を反転させることもでき、ま
た、図4(b)のように、差動アンプを、接合型FET
(J1,J2)トップの構成とし、入力インピーダンス
を高くして入力バイアス電流を低減することもできる。
【0019】
【発明の効果】以上説明したように本発明は、帰還ルー
プに容量性負荷を介在させない構成とし、また、カスコ
ードアンプの採用、入力アンプの飽和防止等の工夫によ
り、極めて高速動作が可能となり、HDTV等の高速信
号処理回路のペデスタルクランパとしても十分に使用で
き、この場合は、±10mV程度の高い精度で、クラン
プを行えるようになるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示す図である。
【図2】図1の実施例の特性を説明するための波形図で
ある。
【図3】図1のクランプ回路のより具体的な構成例を示
す図である。
【図4】(a),(b)はそれぞれ、本発明の変形例の
構成を示し、(a)はPNP差動トランジスタを用いて
極性を反転させた例を、(b)は差動アンプを接合型F
ET(J1,J2)トップの構成とした例を示す。
【図5】(a),(b),(c)は従来例を説明するた
めの図であり、(a)は従来の反転理想ダイオードの例
を示し、(b)はその入出力波形を示し、(c)はクラ
ンパとして用いた形態を示す。
【図6】HDTVの信号クランプを行う場合の形態を示
す図である。
【符号の説明】
1 差動アンプ 2 ベース接地アンプ 3 エミッタフォロワ D1 ショットキーダイオード

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】非反転入力端子が所定電位に接続され、反
    転入力端子が信号線に接続された反転差動アンプと、こ
    の反転差動アンプの出力を受けるべース接地アンプとか
    らなるカスコード増幅器(1,2)と、 このカスコード増幅器の出力を受け、その出力を前記反
    転差動アンプの反転端子に帰還させるエミッタフォロワ
    (3)とを有し、このエミッタフォロワは電流のプッシ
    ュあるいはプルのいずれかのみを行い、これによって、
    非線形素子として動作することを特徴とするクランプ回
    路。
JP4047097A 1992-03-04 1992-03-04 クランプ回路 Withdrawn JPH05251970A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4047097A JPH05251970A (ja) 1992-03-04 1992-03-04 クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4047097A JPH05251970A (ja) 1992-03-04 1992-03-04 クランプ回路

Publications (1)

Publication Number Publication Date
JPH05251970A true JPH05251970A (ja) 1993-09-28

Family

ID=12765685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4047097A Withdrawn JPH05251970A (ja) 1992-03-04 1992-03-04 クランプ回路

Country Status (1)

Country Link
JP (1) JPH05251970A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1128539A2 (en) * 2000-02-28 2001-08-29 Hitachi, Ltd. Surge voltage suppressed power inverter using a voltage driven switching circuit
JP2006133862A (ja) * 2004-11-02 2006-05-25 Nohmi Bosai Ltd 炎感知器
JP2007288392A (ja) * 2006-04-14 2007-11-01 Nec Electronics Corp リミッタ回路
CN101820255A (zh) * 2010-04-12 2010-09-01 湖北大学 一种高电压输入的电压跟随器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1128539A2 (en) * 2000-02-28 2001-08-29 Hitachi, Ltd. Surge voltage suppressed power inverter using a voltage driven switching circuit
EP1128539A3 (en) * 2000-02-28 2003-07-23 Hitachi, Ltd. Surge voltage suppressed power inverter using a voltage driven switching circuit
JP2006133862A (ja) * 2004-11-02 2006-05-25 Nohmi Bosai Ltd 炎感知器
JP2007288392A (ja) * 2006-04-14 2007-11-01 Nec Electronics Corp リミッタ回路
CN101820255A (zh) * 2010-04-12 2010-09-01 湖北大学 一种高电压输入的电压跟随器

Similar Documents

Publication Publication Date Title
JP3161721B2 (ja) 増幅回路及びディスプレイ装置
US4774478A (en) Feedback amplifier compensation circuitry
JPS59100619A (ja) 直列接続の少くとも2つの高圧電力電子スイッチを具える回路配置
JPH05251970A (ja) クランプ回路
US4164758A (en) Noise suppression apparatus
JP2796348B2 (ja) 出力回路
US7009450B2 (en) Low distortion and high slew rate output stage for voltage feedback amplifier
EP1050956A1 (en) Detector circuit
JP3322890B2 (ja) ガンマオフセット調整回路
JPH0450700Y2 (ja)
JPS6019166B2 (ja) プツシユプル電力増幅器
JP2675742B2 (ja) ピーク検出機能付きクランプ回路
JP2557552B2 (ja) ピーククリップ回路
JPH0419881Y2 (ja)
JPS62233921A (ja) 直流補償回路
JPH07202585A (ja) 高周波電力増幅回路
JPH0758886B2 (ja) クリツプ回路
JP2732672B2 (ja) 増幅回路
JPH04579Y2 (ja)
JP2848390B2 (ja) 出力回路
JPH04288715A (ja) Btl電力増幅回路
JPS63114314A (ja) 直流クランプ回路
JP3293557B2 (ja) 増幅回路
JP2759156B2 (ja) 増幅回路
JPH0515525U (ja) パワーアンプ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518