JPH0758886B2

JPH0758886B2 - クリツプ回路

Info

Publication number: JPH0758886B2
Application number: JP61128035A
Authority: JP
Inventors: 勇司佐野; 通孝大沢
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-06-04
Filing date: 1986-06-04
Publication date: 1995-06-21
Anticipated expiration: 2010-06-21
Also published as: JPS62285515A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、信号の上限または下限値が一定電圧レベルと
なるように信号の一部をクリップするクリップ回路に関
し、特に、電源電圧に対して比較的大きな振幅をもち広
い周波数帯域を有する信号をクリップするのに好適なク
リップ回路に関するものである。

〔従来の技術〕

従来のクリップ回路としては、第８図に示す様な、差動
対のトランジスタ1,2と、それらのバイアス用電流源３
と、クリップ動作時の出力であるクリップレベルを設定
する基準電圧源４と、によって構成されるものが広く使
用されている。

この第８図に示す回路では、基準電圧源４によってバイ
アスされたクリップ・トランジスタ２と信号入力用の入
力トランジスタ１とから成る差動対を、バイアス用電流
源３によってバイアスし、その共通エミッタからクリッ
プ出力を得るものである。尚、Vccは定電圧源である。

では、この回路の動作内容を更に詳細に説明する。

この回路では、トランジスタ1,2のうち、ベース電圧の
低い方のトランジスタはカットオフされ、高い方のトラ
ンジスタがエミッタフォロワとして優性に動作するよう
になっている。

従って、信号入力端子５に印加される入力電圧V_INが基
準電圧源４の基準電圧V_Bよりも高い時には、クリップ・
トランジスタ２の方がカットオフされ、入力トランジス
タ１の方がエミッタフォロワとして動作するので、入力
電圧V_INはそのまま信号出力端子６に伝達され、従って
出力電圧V_OUTは入力電圧V_INに追従することになる。し
かも、エミッタフォロワによって信号が伝達される為、
信号の周波数帯域の劣化は小さい。

一方、入力電圧V_INが基準電圧V_Bを下回ると、今度は入
力トランジスタ１の方がカットオフされ、クリップ・ト
ランジスタ２の方が動作するので、信号出力端子６の出
力電圧V_OUTは V_OUT(min)＝V_B−V_BE2 ……（１）という値に固定される。但し、上式（１）においてV_BE2
はクリップ・トランジスタ２のベース・エミッタ電圧で
ある。

以上の動作により、このクリップ回路では、信号入力端
子５に入力された信号のうち基準電圧V_Bより低い部分が
クリップされて、出力端子６より出力される。

しかしながら、このクリップ回路では、入力信号V_INが
基準電圧V_Bに近い状態においてトランジスタ１と２が同
時に能動領域に入るため、その伝達特性（クリップ特
性）の直線性が失なわれる点については配慮されていな
かった。

以下、それについて説明をする。

第８図の入力端子５の電圧V_INと出力端子６の電圧V_OUT
の関係は第９図の実線イによって示される。

第９図に示される直線性の劣化は第８図のトランジスタ
１と２が同時に能動領域にある間に起こるので、その範
囲は入力電圧においてクリップレベルV_CをはさんでΔV
_INの大きさをもつ。

但し、上式（２）においてｋはボルツマン定数,Tは絶対
温度,qは電子の単位電荷であり、常温（25℃）において
ΔV_INは約0.2Vにも及ぶ。

このため、第10図（Ａ）に示すような入力電圧V_INを第
８図の回路に入力した場合に得られる出力電圧V_OUTは、
第10図（Ｂ）に示される実線イのようになり、信号のク
リップレベル近傍において大きな歪みを生じる。

そのため、この回路において、映像信号等の広帯域信号
を扱う場合には、十分に余裕を見込んでクリップレベル
を信号レベルから離さなければならず、電源電圧範囲を
効率良く利用できなくなるという問題があった。

即ち、接地レベルから電源電圧レベルまでの電源電圧範
囲のうち、入力信号のために使用される範囲というのは
予め決っている。しかも、その範囲の中で、入力信号と
して、必要とすべき本来の信号部分は第９図に示すΔV
_INの範囲を避けるために、予め、電圧レベルV_Uより高い
部分に設定する（配置する）必要がある。この結果、入
力信号のために使用される範囲のうち、使用されない無
駄な部分（即ち、必要とすべき信号部分が配置されない
部分）が多くなってしまって、電源電圧範囲が効率良く
利用されなくなる。このことは、電源電圧に対して比較
的大きい信号電圧を扱う場合には深刻な問題となり得
る。

そこで、この問題点を解決するために、従来より提案さ
れているものとして、特開昭58−108814号公報と特開昭
59−2487号公報にそれぞれ開示されたクリップ回路があ
る。これらクリップ回路の概要を第11図に示す。第11図
はあくまでも概要であり、実際にはもっと複雑な回路構
成となっている。

上記したクリップ回路では、第11図に示す様に、入力電
圧V_INを差動増幅器７を介して入力トランジスタ１に入
力するようにすると共に、出力電圧V_OUTを、差動増幅器
７を介して入力トランジスタ１に帰還して、入力電圧V
_INが基準電圧V_Bに近い状態での差動対トランジスタの電
流配分の移行を急峻に行なっている。こうすることによ
りこの回路では上述した伝達特性（クリップ特性）の直
線性を改善している。

しかしながら、この様なクリップ回路においては、上述
の如く、伝達特性（クリップ特性）の直線性は改善され
るが、一方において、入力信号V_INを差動増幅器７を介
して入力トランジスタ１に伝達しているため、その差動
増幅器７により信号の周波数帯域が減少し狭められてし
まうという問題があった。

〔発明が解決しようとする問題点〕

上述した様に、従来技術においては、伝達特性の直線性
が失しなわれたり、或いは、信号の周波数帯域が狭めら
れたりするという様な問題が存在し、伝達特性の直線性
及び周波数特性を共に配慮するということがなされてい
なかった。

そこで、本発明の目的は、上述した従来技術の問題点を
解決し、信号の周波数帯域を狭めることなく、直線性の
良いクリップ特性（伝達特性）を安定に得ることができ
るクリップ回路を提供することにある。

〔問題点を解決するための手段〕

上記した目的を達成するために、本発明では、第１及び
第２の入力端子を有し、それぞれの端子に入力される電
圧のうち高い方（または低い方）の電圧に対応した出力
電圧を出力端子から出力する電圧比較出力回路と、基準
電圧源と、差動増幅器と、で構成し、該差動増幅器の非
反転入力端子に前記基準電圧源を、該差動増幅器の反転
入力端子に前記電圧比較出力回路の出力端子をそれぞれ
接続し、該差動増幅器の出力端子を前記電圧比較出力回
路の第２の入力端子に接続し、該電圧比較出力回路の第
１の入力端子に被クリップ信号を入力して、該被クリッ
プ信号から、前記基準電圧によって設定されるクリップ
レベルよりも高い部分（または低い部分）の前記電圧比
較出力回路の出力端子に取り出して出力するようにし
た。

〔作用〕

前記差動増幅器は、クリップ動作時にボルテージフォロ
ワとして動作する。即ち、クリップ動作時に入いると、
差動増幅器は、電圧比較出力回路の出力電圧を基準電圧
に急速に近ずけるよう動作する。このように差動増幅器
を用いてクリップレベルに負帰還を施すことにより、ク
リップ特性における直線性は向上する。

また、信号の周波数帯域が狭められないように、本発明
では、被クリップ信号を差動増幅器に通さないような構
成にしている。

ところで、信号レベルがクリップレベルの近傍にある時
の伝達特性における直線性は、該差動増幅器の裸利得が
高ければ高い程に向上する。しかし、一般的に、回路の
安定性を考えると該裸利得を高くすればする程に信号の
周波数帯域を狭めなければならない。本発明では、信号
の周波数帯域を狭めることなく、誤差動増幅器の裸利得
を高く設定してクリップ特性の直線性を向上させること
ができる。

〔実施例〕

以下、本発明の実施例を図面を参照して詳細に説明す
る。

第１図は本発明の一実施例を示す回路図である。

第１図において、第８図及び第11図と同様、１は入力ト
ランジスタ、２はクリップ・トランジスタ、３はバイア
ス用電流源、４は基準電圧源、５は信号入力端子、６は
信号出力端子、７は差動増幅器である。

本実施例と、第11図に示した従来例との違いは、出力電
圧V_OUTを差動増幅器７を介してクリップ・トランジスタ
２のベース電圧に入力して、帰還を施す様にしている点
にある。

即ち、本実施例では、第１図に示す様に、差動増幅器７
の非反転入力端子に基準電圧源４を、反転入力端子にト
ランジスタ1,2の共通エミッタ、即ち、出力端子６をそ
れぞれ接続し、その出力端子をクリップ・トランジスタ
２のベースに接続している。

では、第１図の動作について説明する。

先ず、信号入力端子５に印加される入力電圧V_INがクリ
ップ・トランジスタ２のベースに印加される電圧より高
い場合には、入力トランジスタ１がエミッタフォロワと
して動作するので、入力電圧V_INはそのまま信号出力端
子６に伝達され、従って出力電圧V_OUTは入力電圧V_INに
追従する。このとき出力電圧V_OUTが基準電圧V_Bより高く
なっていると仮定すると、差動増幅器７において、反転
入力端子の方のが非反転入力端子よりも電圧が高くなっ
ており、従って、差動増幅器７の出力端子から出力され
る電圧はより低くなっている。その結果、クリップ・ト
ランジスタ２では、ベース電圧がエミッタ電圧に比べ著
しく低くなり、そのときのトランジスタ２は完全はカッ
トオフ状態となっている。

この様に、非クリップ動作時には、信号入力端子５から
入力された信号は、エミッタフォロワとして動作する入
力トランジスタ１のみを通して信号出力端子６より出力
されるので、信号の周波数帯域の劣化は問題とはなら
ず、信号の周波数帯域が狭められることはない。

次に、入力電圧V_INが徐々に下降したと仮定する。信号
出力端子６から出力される出力電圧V_OUTは、入力電圧V
_INの下降とともに下降する。そして、出力電圧V_OUTが下
降して、基準電圧V_Bよりも低くなった瞬間、差動増幅器
７の非反転端子の電圧が反転端子の電圧より高くなるの
で、差動増幅器７の裸利得が非常に高ければ、今度は、
クリップ・トランジスタ２のベース電圧が著しく上昇す
る。しかし、この上昇はどこまでも続くわけではない。
即ちこの上昇に伴い、クリップ・トランジスタ２はエミ
ッタフォロワとして動作し、クリップ・トランジスタ２
のエミッタ電圧が上昇する。そうすると、そこに接続さ
れている差動増幅器７の反転端子の電圧が上昇し、差動
増幅器７の今まで上昇していた出力電圧を下げる方向に
働く。

即ち、差動増幅器７は、出力電圧V_OUTが基準電圧V_Bより
小さくなると同時に、クリップ・トランジスタ２を能動
状態に引き込み V_OUT(min)≒V_B ……（３）となるように動作するわけである。

この時、差動増幅器７の裸利得が高くなればなるほど、
出力電圧V_OUT(min)はV_Bに近ずくようになり、即ち、こ
の時のV_OUT(min)とV_Bとの間の誤差は差動増幅器７の裸
利得に反比例することになる。従って、差動増幅器７と
して演算増幅器等の裸利得の著しく大きいものを用いる
と、そのクリップ特性は第９図の破線ロに示すような理
想的な折線特性となる。この回路に第10図（Ａ）に示し
た様な入力電圧V_INを入力した場合には、第10図（Ｂ）
の破線ロにて示すような歪みのない出力が得られる。

尚、本実施例においては、信号源のインピーダンスが十
分に低ければ入力トランジスタ１をダイオードや電子管
などの一方向性能動素子にい置き換えることが可能であ
る。クリップ・トランジスタ２についても、差動増幅器
７の出力インピーダンスが十分に低い場合においては同
様の事が言える。

また、第１図に示したクリップ回路は、信号の下限レベ
ルのクリップする回路であるが、この回路のトランジス
タ1,2と電流源３の極性を反転して第２図に示す如き構
成とすれば信号の上限レベルをクリップする回路が得ら
れる。また、第１図と第２図のトランジスタ1,2の差動
対をそれぞれＮチャンネルとＰチャンネルのFETの差動
対に置き換えれば、入力インピーダンスの高いクリップ
回路が得られる。

第１図の差動増幅器７を具体的に、最も簡単な回路構成
で実現したクリップ回路を第３図に示す。

差動増幅器はトランジスタ8,9の差動対と差動対用電流
源10,負荷抵抗11によって構成される。差動増幅器の構
成は、この他にもいろいろと考えられる。例えば、差動
増幅器の安定性を向上させたりするためには、トランジ
スタ8,9のそれぞれのエミッタに直列に抵抗を挿入した
り、それぞれのトランジスタのエミッタに独立した電流
源を配してエミッタ間を抵抗によって接続するなどし
て、増幅器の動作点や裸利得を適当に設定する必要があ
る。

第３図の下限レベルのクリップ回路を上限レベルのクリ
ップ回路に変更した回路を第４図に示す。

第３図と第４図の回路では、それぞれ、差動増幅器の裸
利得は、電流源10の電流の大きさと負荷抵抗11の大きさ
との積に比例する。

次に、簡単な回路構成によってさらに大きな裸利得の得
られる差動増幅器を用いたクリップ回路を第５図に示
す。

第５図に示すクリップ回路では、第３図に示す負荷抵抗
11（受動負荷）を負荷トランジスタ13（能動負荷）に置
き換えている。そうすることによって、トランジスタ13
の高い出力インピーダンスを負荷インピーダンスとして
利用できるので差動増幅器の裸利得が高くなる。

尚、この図のようにトランジスタ12、抵抗14,15を用い
てカレントミラー回路構成とする構成法もあるが、トラ
ンジスタ12を用いずにトランジスタ13のベース電圧のみ
を外部のバイアス回路から供給するだけでもよい。ま
た、抵抗14と15は実用上用いなくてもよい。

ところで、第５図に示す様な回路では、トランジスタ９
が飽和状態になり得る。仮に、第５図に示す回路がIC中
に構成されているとした場合、トランジスタ９が飽和す
ると、寄生PNPトランジスタの導通によって、サブスト
レートと言って、ICのチップ上に電流が流れ込んでしま
って誤動作を起すことがある。また、ディスクリートで
構成した場合においても少数キャリヤの蓄積効果による
クリップ動作の遅れが問題となり得る。

そこで、このトランジスタ９の飽和を防止する為に、飽
和防止用トランジスタ18,19のうち、いずれか一方を用
いるようにする。しかし、ショットキーバリヤダイオー
ド等を併用する等して飽和防止策が施されているのであ
ればこの限りではない。

以上、トランジスタの飽和動作に関する考え方は第３図
や第４図の回路に対しても適用される。

また、第５図に示した如く、能動負荷によって差動増幅
器の裸利得を増大させた場合には、利得の制御が困難に
なるので、必要によっては位相補償用コンデンサ20をト
ランジスタ９のコレクタとベース，エミッタや接地点な
どの適当な箇所との間に並列接続するようにする。

ところで、第５図の回路のトランジタもそのすべてをFE
Tに置き換えることができる。

第６図に第５図のトランジスタをすべてMOSFETに置き換
えて構成してクリップ回路を示す。このクリップ回路は
集積化に適した回路であり、これを用いることにより、
入力インピーダンスの高いクリップ回路をICチップ上の
小さい面積において実現し得る。

第５図と第６図の下限レベルのクリップ回路においても
能動素子の極性を反転しそれに伴なってバイアス電流源
の向きも反転させることによって、上限レベルのクリッ
プ回路が得られることは明らかである。

ところで、信号の広帯域化に伴ない、クリップ動作にお
いて差動増幅器のスルーレートによる遅延が問題となる
こともあり得る。即ち、非クリップ状態からクリップ状
態へ移行する時など、差動増幅器内においてスイッチン
グ動作が行われる場合、差動増幅器が動作するまでの間
に時間がかかり、その為動作に遅れを生じることがあ
る。その様な場合、具体的には、第10図（Ａ）のような
信号が入力された時、その出力信号として第10図（Ｂ）
に一点鎖線で示す様なヒゲを生じた信号を得ることにな
る。そこで、その様なスルーレートによる遅延も補償し
たクリップ回路を第７図に示す。

この回路においては、非クリップ時からクリップ時に移
行する際に、入力信号V_INが、トランジスタ８と９等か
ら成る差動増幅器のスルーレートよりも速く立ち下がっ
た場合、トランジスタ９の飽和防止に用いられているト
ランジスタ21とクリップ・トランジスタ２のダーリント
ン接続によって、出力電圧V_OUTの立ち下がりが押えられ
る。その結果、前述の様なヒゲは生じなくなる。尚、そ
の際、トランジスタ21に流れていたトランジスタ９のコ
レクタ電流は急速に減少するので、該トランジスタ21の
エミッタ電位は上昇して負帰還作用を及ぼすことにな
る。

第７図の場合においても、トランジスタ13による能動負
荷は、抵抗負荷（受動負荷）に置き換えられる。また、
すべてのトランジスタはFETに置き換え可能であり、極
性の反転により上限レベルのクリップ回路を得ることも
できる。

〔発明の効果〕

以上説明した様に、本発明によれば、信号の周波数帯域
を劣化させることなく、直線性の良いクリップ特性を安
定に得ることができる。従って、例えば、100MHz程度の
周波数帯域を有し、かつ0.7V_PPの映像信号に重畳された
0.3V_PPの同期パルスをクリップ回路によって取り除く場
合、従来回路を用いたのでは約0.2V_PPのパルスの残留を
許さなければならなかったが、本発明を用いれば0.1V_PP
以下に押えられる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図乃至第
７図はそれぞれ本発明の他の実施例を示す回路図、第８
図は従来のクリップ回路を示す回路図、第９図はクリッ
プ特性を本発明と第８図の従来例とで比較して示したグ
ラフ、第10図はクリップ回路に入力される入力信号とそ
の出力信号をそれぞれ示した波形図、第11図はクリップ
回路の他の従来例を示す回路図、である。符号の説明１……入力トランジスタ、２……クリップ・トランジス
タ、３……バイアス用電流源、４……基準電圧源、５…
…信号入力端子、６……信号出力端子、７……差動増幅
器

Claims

【特許請求の範囲】

【請求項１】エミッタ（またはソース）同士が互いに接
続された差動対を構成する第１及び第２のトランジスタ
（またはFET）と、エミッタ（またはソース）同士が互
いに接続された差動対を構成する第３及び第４のトラン
ジスタ（またはFET）と、を具備し、前記第２のトラン
ジスタ（またはFET）のエミッタ（またはソース）と前
記第３のトランジスタ（またはFET）のベース（または
ゲート）とを互いに接続し、前記第２のトランジスタ
（またはFET）のベース（またはゲート）と前記第３の
トランジスタ（またはFET）のコレクタ（またはドレイ
ン）とを互いに接続し、前記第４のトランジスタ（また
はFET）のベース（またはゲート）に、基準電圧を出力
する基準電圧源を接続して成るクリップ回路において、前記第１とトランジスタ（またはFET）のベース（また
はゲート）より入力される被クリップ信号から、前記基
準電圧によって設定されるクリップレベルよりも高い部
分（または低い部分）を取り出して、前記第１のトラン
ジスタ（またはFET）のエミッタ（またはソース）より
出力することを特徴とするクリップ回路。