JPS59100619A - 直列接続の少くとも２つの高圧電力電子スイッチを具える回路配置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、直列に接続された少くとも２つの高圧電力ス
イッチと、信号源に接続され、前記のスイッチに対する
制御信号を生ぜしめ、これらスイッチを繰返し遮断せし
める制御装置とを具える回路配置に関するものである。

一般に知られているこのような回路配置においては、１
つのスイッチでは耐えることのできない高電圧が２つ以
上のスイッチに亘って配分されている。この場合、スイ
ッチは可制御素子、例えばスイッチングトランジスタで
あり、これらの素子をほぼ同時に導通および遮断せしめ
る必要がある。

これらｓ子をスイッチ・オンせしめることは、スイッチ
・オン時間が一般に極めて短かい為にそれほど困難なこ
とではない。これに対し、スイッチ・オフ時間は前の導
通時間中に蓄積された電荷キャリアを直ちに除去できな
い為に比較的長く、種種のスイッチのスイッチ・オフ時
間が相異するおそれがあり、この相違は特にスイッチン
グ周波数が高い場合に無視できなくなる。従って、ある
スイッチは他のスイッチが既に遮断されても依然として
導通しているおそれがあり、これにより、使用する回路
に依存して、電圧配分を不均一にするか或いは電流ピー
クを生ぜしめ、従って１つ或いはそれ以上のスイッチが
損傷されるおそれがある。

オランダ国特許第１８８，２１０号（％公昭４６−２５
４４２号）明細書には、１つの高圧電力スイッチを有し
、その制御リード線に遅延素子が設けられて満足にスイ
ッチ・オフされるようにした回路配置が記載されている
。この遅延素子はインダクタを以って構成されており、
電力トランジスタとしたスイッチに対する制御電流はわ
ずかな変化率で上記のインダクタを流れるようにしてい
る。この電流の為に、電荷キャリアはトランジスタが飽
和状態から外れるまでに漏出し、従ってトランジスタが
極めて急速に遮断するも、遮断信号の発生後可成９の時
間を要する。このようなスイッチを高電圧点に直列配置
で接続すると、各スイッチのベースリード線に可調整イ
ンダクタを設けること明らかであり、各別のインダクタ
はトランジスタが同時に非導通となるように調整される
。しかし、この調整処理には時間がかかり、しかも電荷
キャリアの蓄積時間は時とともに変化する為、この調整
処理を繰返す必要がある。

本発明の目的は、スイッチの遮断瞬時を調整する必要の
ない前述した種類の回路配置を提供せんとするにある。

（４） 本発明は、直列に接続された少くとも２つの高圧電力ス
イッチと、信号源に接続され、前記のスイッチに対する
制御信号を生ぜしめ、これらスイッチを繰返し遮断せし
める制御装置とを具える回路配置において、高圧電力ス
イッチをほぼ同時に自動的に遮断せしめる為に、各スイ
ッチに対する制御装置がこれに関連するスイッチの遮断
信号を遅延させる遅延素子を有しており、前記の回路配
置が更に、スイッチ間の接続点に作動中存在する電圧と
基準電圧とを比較し少くとも１つの遅延素子によって生
じる遅延を制御する比較段を具えたことを特徴とする。

本発明は、スイッチの接続点はスイッチ内の電荷キャリ
アの蓄積時間が等しくないことに関する有効な情報を与
える測定点として作用しうるという事実を確かめ、か＼
る認識を基に成したものである。スイッチはトランジス
タを以って構成しうるばかりではなく、同じスイッチ・
オフ信号の影響の下で同時にスイッチ・オフすることの
できない他の可制御スイッチ、例えばゲートターン・オ
フスイッチをも以って構成しうろこと勿論である。

本発明の回路配置においては、前記の比較段を差動増幅
器とし、この差動増幅器の第１入力端子をスイッチ間の
接続点に接続し、第２入力端子を基準電圧の点に接続し
、出力端子を前記の遅延素子に接続（７、この遅延素子
によシ生じる遅延をこれら入力端子における値開の差の
関数として制御するようにすることができる。

また、本発明の回路配置においては、前記の差動増幅器
が第２の出力端子を有しており、この第２の出力端子を
第２の遅延素子に接続し、こ、の第２の遅延素子によっ
て生じる遅延を差動増幅器の入力端子における値開の差
の関数として制御するようにするのが好ましい。このよ
うにすることにより、全遅延時間を少なくすることがで
きる。

本発明による回路配置において１．高圧電力スイッチ間
の接続点を、スイッチの遮断時間中この接続点に存在す
る電圧を制限するスライサに接続することにより回路保
護を達成しつる。

図面につき本発明を説明する。

第１図において、Ｌは、画像表示管（図示せず）内で生
ぜしめられた１つ以上の電子ビームを水平方向に電磁的
に偏向せしめる水平偏向コイルを示す。このコイルＬに
は掃引コンデンサＣを直列に接続する。これによシ得ら
れた回路には、ｎｐｎスイッチングトランジスタＴ１、
ダイオードＤＩおよび帰線コンデンサＯ１の並列回路と
、ｎｐｎスイッチングトランジスタＴ２、ダイオードＤ
２および帰線コンデンサＣ２の並列回路との直列回路を
並列に接続する。トランジスタＴ１のエミッタハトラン
ジスタＴ２のコレクタに接続し、ダイオードＤＩの陽極
はダイオードＤ２の陰極に接続する。

コンデンサＯ１および０２間の接続点はトランジスタＴ
ｌおよび１２間の接続点とダイオードＤ１およびＤ２間
の接続点とに接続する。トランジスタＴｌのコレクタと
、ダイオードＤｌの陰極と、コンデンサＯおよび０１と
の相互接続点にはインダクタＬｌの一端を接続し、トラ
ンジスタＴ２のエミッタと、ダイオードＤ２の陽極と、
コンデン？（ｌと、コイルＬとの相互接続点にはインダ
クタＬ２の一端を接続する。これらインダクタＬ１およ
びＬ２の他端は電圧源ＶＢの各別の端子にそれぞれ接続
する。インダクタＬ２に接続した電圧源ＶＢの負端子は
接坤することができる。

ライン期間の一部分（掃引時間）中は、トランジスタＴ
１とダイオードＤ１とにより、またトランジスタＴ２と
ダイオードＤ２とにょシそれぞれ構成されたスイッチは
導通している。コイルＬにはコンデンサ０の端子間電圧
が与えられ、のこぎ多波水平偏向電流がスイッチを経て
、すなわちまず最初ダイオードを経て、次にトランジス
タを経て流れる。回路の対称性の為に、これらスイッチ
間の接続点Ａにおける電圧は電源電圧の半分、すなわち
１に等しい。・ンデンサ０の端子間の（掃引）電圧の直
流成分はＶＢに等しい。

帰線は、トランジスタＴ１およびＴ２が遮断する瞬時に
開始する。帰線期間中は、上述した回路配置のインダク
タおよびコンデンサが共振回路網全構成する。トランジ
スタＴｌのコレクタＫにお（８） ける電圧は、掃引期間の終了時における値、すなこれに
対応して、トランジスタＴ２のエミッタＥ数的に減少す
る。帰線期間は、上記の双方の電圧がそれぞれ正の最大
値および負の最大値に達したおよびＤ２が導通する瞬時
に終了する。帰線期間がライン期間（掃引および帰線期
間）に比べて短かい場合には、双方の帰線パルスは電圧
ＶＢの多数倍の高い振幅を有する。これら双方の振幅は
、掃引電圧がＶＢであり１個のみのスイッチが設けられ
ている水平偏向回路において生ぜしめられる帰線パルス
の半分に等しい。

スイッチに亘る前述した均一電圧分布は、ＣＩおよびＣ
２が互いに等しい容量を有し、スイッチＴｌ　、Ｄｉお
よびＴ２　、Ｄ２が互いに同時に導通し、同時に遮断す
る場合に当てはまる。しかし一般に、トランジスタにお
ける電荷キャリアの蓄積時間は等しくない為、同じ制御
信号を用いてもトランジスタのスイッチ・オフ瞬時は一
致し々い。第１図においてトランジスタＴｌがトランジ
スタＴ２よシも長い時間導通している場合には、帰線パ
ルスはトランジスタＴ２の両端間よりも遅い瞬時にトラ
ンジスタＴｌの両端間に生じる。従って、第１パルスの
振幅は第２パルスの振幅よりも小さく、第１パルスは第
２パルスよシも早く終了する。

上述した回路配置は、極性を表わすドツトにより第１図
に示すようにインダクタＬ１およびＬ２を互いに磁気的
に結合することにより改善することができる。第２図は
、トランジスタＴ２が遮断する瞬時ｔ□よシも遅い瞬時
ｔ２でトランジスタＴ１が遮断する場合に点Ｋに生じる
パルスを示す。

瞬時ｔ０の前には、偏向電流は素子Ｌ　、　Ｃ、Ｔｌお
よびＴ２を流れる。瞬時ｔ　および１２間では、この電
流は同じ方向で素子Ｌ　、　０　、　ＴｌおよびＣ２を
流れ、点Ｋにおける電圧は、特にコンデンサＣ２によっ
て決まる周波数で余弦関数に応じては導通している為、
点ＡおよびＫにおける電圧はほぼ等しい。瞬時ｔ２後は
、コイルＬを流れる電流はこの瞬時よりも前の共振周波
数よりも高い共振周波数でコンデンサＣ１０］およびＣ
２を流れる。従って、点Ｋにおけるパルスは瞬時ｔ２後
にそれ以前よシも急峻な１頃斜を有し、点Ａは左よりも
高く瞬時ｔ２の直前と同じ値を維持する。点Ｋにおける
電圧がこの値に再び達する瞬時ｔ８には、ダイオードＤ
ｌが導通し、ダイオードＤ２は、インダクタＬ１および
Ｌ２間の結合の為に値−５−に対するパルス変化が点Ｋ
におけるパルス変化と対称的な点Ｅにおけるパルスが上
述した瞬時ｔ８における値と同じ値に達する瞬時ｔ、に
導通ずる。

瞬時ｔ８および１６間では、瞬時ｔ０および１２間と同
じ同調が行なわれる。上述したところから明らかなよう
に、帰線期間中トランジスタＴｌの両端間に存在する電
圧の最大値、すなわち点におよびＡにおける電圧間の差
の最大値は同じ期間中にトランジスタＴ２の両端間に存
在する電圧の最大値よりも低い。トランジスタＴ２がト
ランジスタＴＩよりも長い期間導通している場合には、
上述（１１） したことと逆のことが生じること勿論であり、点轡は無
視することができない。その理由は、電圧■３を１５０
ｖとし、瞬時ｔ□および１８間を１００ナノ秒とし、平
衡状態の帰線パルスを６００ｖとした場合、瞬時ｔ　お
よび１８間で点Ａに１００ｖの電圧が測定されると、こ
のことは、トランジスタＴ１の両端間の帰線パルスが５
００ｖの振幅を有し、トランジスタＴ２の両端間の帰線
パルスが７００ｖの振幅を有するということを意味する
為である。

点Ａを、著しく大きな容量を有するコンデンサにより大
地に対して減結合し、インダクタＬ１およびＬ２を互い
に結合したままに維持すれば、これらの帰線パルスは互
いに等しい振幅を有し、点になる。瞬時ｔ工およびｔｇ
間では、コイルＬおよびコンデンサＣを流れる電流がト
ランジスタＴＩおよび減結合コンデンサをも流れる。こ
の電流はインダクタＬ２から生じる。インダクタＬｌお
よ（１２） びＬ２間の結合係数を１に等しくすると、インダクタＬ
２を流れる電流と同じ強度を有する電流がｔ源ＶＢから
インダクタＬ１を流れる。インダクタＬｌを流れる電流
はトランジスタＴ１をも流れる。従って、瞬時ｔ０の直
後は、瞬時ｔ□の直前にトランジスタＴ１およびＴ２を
流れていた電流の２倍の電流がトランジスタＴ１を流れ
、瞬時ｔ□および１２間でトランジスタＴｌを流れる電
流が増大し続ける。この電流のピークが極めて有害とな
るおそれがある。

上述したところから明らかなように、スイッチは双方共
同時にスイッチ・オフさせる必要がある。

遅延素子Ｄｙ２にそれぞれ供給する。上記の信号はこれ
ら遅延素子ＤｙｌおよびＤｙｚで遅延された後駆動段Ｄ
ｉおよびＤｒ２にそれぞれ供給される。駆動段Ｄｒ１の
出力信号はトランジスタＴ１のベースに対する制御信号
であシ、駆動段Ｄｒ２の出力信号はトランジスタＴ２１
のベースに対する制御信号である。比較段Ｃｐには点Ａ
から生じる情報信号と基ｍＷ圧■、とが供給され、遅延
素子Ｄｙ１およびＤｙ２により与えられる遅延の一方を
この比較段Ｃにより制御する。比較段ＯＴ：ｌは、帰線
期間中点Ａに存在する電圧と電圧ｖｒとの間の差電圧を
増幅する差動増幅器として作用する。電圧Ｖ、は、掃引
期間中点Ａに存在する電圧の値与を有する。

これにより得られる制御ループの作用の為に、トランジ
スタＴｌおよびＴ２の制御信号は、第２図において瞬時
ｔ□およびｔ６間に示すノくルスの撮幅が点Ａでほぼ零
となるように遅延素子ＤｙｌおよびＤＹ２によって遅延
される。このことは、一般に発振器信号のパルスの負に
向かう縁部が等しくない遅延を受け、これによりトラン
ジスタＴｌおよびＴ２がほぼ同時に非導通となり、従っ
て、ダイオードＤｌおよびＤ２も同時に導通するという
ことを意味する。一方のトランジスタに対する遅延およ
び蓄積時間の合計時間は他方のトランジスタに対する同
様な合計時間と等しくなる。

第１図に示す回路配置においては、インダクタＬ１およ
びＬ２が互いに結合されている。上述した制御の為に、
スイッチＴＩ　、ＤｉおよびＴ２　。

Ｄ２は同時にスイッチ・オンおよびスイッチ・オフする
為、この結合は必ずしも必要なことではない。しかし、
非対称に関する測定点として作用する点Ａは減結合させ
ないことが必要である。また、一方の遅延のみではなく
双方の遅延を制御するようにするのがより実際的である
。このようにした場合を第１図に示す。このようにする
ことにより全遅延量を少なくすることができる。更に、
トランジスタＴＩおよびＴ２の制御リード線中の遅延素
子の位置は実際的なものであるにすぎず、遅延素子Ｄｙ
ｌと駆動段り、ｌとを、また遅延素子Ｄｙ　２と駆動段
Ｄ２とを交換することができる。このようにする場合は
、遅延素子Ｄｙ１およびＤｙｚをトランスダククの形態
とし、これらの自己インダクタンスを比較段Ｃにより調
整する場合である。前述したように、比較段Ｏｐは帰線
期間中のみ作動するキード（ｋｅｙｅｄ　）増幅器とし
、この期間中に点Ａに存在する＊、圧とその目標値との
間の差電圧（１５） を測定するようにするも、点Ａにおける電圧の全期間に
亘る平均値も有効な情報である為、比較段Ｏｐを連続的
に作動せしめることができる。この場合、比較段Ｃｐの
増幅率を他の場合よシも大きくする必要がある。同じ絶
対値を有する２つの電源電圧（正電圧および負電圧）が
得られる場合、点Ｅに接続されていない側のインダクタ
Ｌ２の端部を負の電源電圧の点に接続するのが有利であ
る。

この場合点Ａにおける電圧の目標値は電圧ｖｒのように
零である。

第８図の回路は、デジタル的に生じる文字や画像を表示
する画像表示装置に用いる水平偏向回路であり、ライン
周波数（水平走査周波数）は約６４　ＫＨ２である。第
８図において、第１図の素子に対応する素子に第１図と
同じ符号を付した。点Ｅとは反対側のインダクタＬ２の
端部は接地せずにトランジスタＴ８のコレクタに接続し
、このトランジスタのエミッタを接地し、このトランジ
スタのベースにフィールド周波数の信号を供給する。

コレクタがライン周波数に対してコンデンサＣ８（１６
） によ多波結合されたトランジスタＴ８によυ、フィール
ド周波数で変化する電圧源が電圧＋１！ｊｉｖＢと直列
に接続され、フィールドひずみが補正される。

偏向回路には他の既知の素子が設けられているも、仁れ
らの素子は図面を簡単にする為に図示しがい。・このよ
うな素子としてはセンタリング装置がある。

ライン発振器ＯＳＣとしては、同期信号５ｙｎｏおよび
点Ｋから生じる水平帰線パルスが供給されるフィリップ
ス社のＴＤＡ　２５９　Ｂ型の集積回路を用いる。発磁
器Ｏ８Ｃの出力信号は、直列抵抗Ｒ１と４これに並列に
接続されたダイオードＤＢと、この並列回路に一端が接
続され他端が接地されたコンデンサＣ４とを有する回路
網によシひすまされる。

この回路網は、急激に立上るパルス縁部を丸めるも、こ
れに続く立下り縁部はひすまされないように維持する為
のものである。これにより得られたパルスは増ｌｌ＠器
ＡＭＰ　ｌの非反転入力端子と増幅器ＡＭＰ　２の非反
転入力端子とに供給される。これら双方の増幅器はシグ
ネテイツクス社のＬＭ　８９　Ｂ型の集積回路の一部を
構成する。増幅器ＡＭＰ　ｌの反転入力端子はｐｎｐ　
）ランジスタＴ４のコレクタおよびコンデンサ０５に接
続されておシ、増幅器ＡＭＰ　２の反転入力端子はｐｎ
ｐ　）ランジスタＴ５のコレクタおよびコンデンサＣ６
に接続されている。

これら２つの反転入力端子は更に高抵抗値の抵抗を経て
接地され且つ正電圧点（支）接続されている為、制御範
囲を制限する為の予備調整を行なうことができる。増幅
器ＡＭＰ　１の出力信号はｐｎｐ駆動トランジスタＴ６
のベースを制御し、このトランジスタが駆動変成器を経
てトランジスタＴ１に制御信号を供給する。同様に増幅
器ＡＭＰ　２の出力信号はｎｐｎ駆動トランジスタＴ７
のベースを制御し、このトランジスタが駆動変成器を経
てトランジスタＴ２に制御信号を供給する。トランジス
タＴ６およびＴ７に対する給′−１は電流源として作用
するｐｎｐ　）ランジスタＴ８およびＴ９によりそれぞ
れ達成される為、画像表示装置がスイッチ・オンされた
後電圧■３が徐々に増大すると、制御作動が満足に達成
される。

トランジスタＴ４およびＴ５は差動増幅器を構成スル。

トランジスタＴ４のベースは、はぼ等しい値の２つの抵
抗Ｒ２およびＲ８により得られる基準電圧の点（これら
抵抗の相互接続点）に接続されており、抵抗Ｒ２の他端
は電圧■８の点に、抵抗Ｒ８の他端は素子Ｌ２　、Ｔ８
およびＣＢの相互接続点に接続されている。トランジス
タＴ５のベースは、抵抗Ｒ４を経て点Ａに接続されてい
る。

抵抗Ｒ４の値は抵抗Ｒ２またはＲ８の値のほぼ半分であ
る。トランジスタＴ４およびＴ５のエミッタは抵抗Ｒ５
およびＲ６を経て互いに接続されている。作動中、これ
らのトランジスタＴ４およびＴ５は点Ｋに生じる帰線パ
ルスにより抵抗Ｒ７を介して導通させられる。点Ａにお
ける電圧が基準電圧に等しいと、トランジスタＴ４およ
びＴ５のコレクタにおける電圧は双方共例えば４■に等
しい。増幅器ＡＭＰ　１およびＡＭＰ　２はこれらに供
給される４ｖよりも高いパルスの部分を増偏する。従っ
て、トランジスタＴ６およびＴ７に供給されるパルス、
従ってトランジスタＴＩおよびＴ２の制御パルスの前縁
は同時に生じる。トランジスタ（１９） Ｔ１およびＴ２が互いに等しくない蓄積時間を有する場
合には、これらのトランジスタは同時にスイッチ−オフ
されず、従って帰線期間中点Ａにパルスが得られる。

従って、トランジスタＴ４およびＴ５の一方の導通期間
が他方の導通期間より長くなり、コンデンサ０５および
０６の一方が多量の電荷を受ける。

これによシ、一方の増幅器の反転入力端子における電圧
が４ｖを越え、他方の増幅器の反転入力端子における電
圧が４ｖよりも低くなる。従って、トランジスタＴ１お
よびＴ２の制御パルスの遮断縁部が平衡状態の場合に比
べて偏移する。すなわち一方の遮断縁部が早期に生じ、
他方の遮断縁部が遅れて生じる。この状態は数ライン期
間後には既に生じる。最終状態では、点Ａにおける電圧
は値コンデンサａ６およびＣ６の端子間電圧は制御ルー
プの増幅率が高い為に４ｖから可成シずれる。

例えば、一方のコンデンサの端子間電圧は８ｖとなシ、
他方のコンデンサの端子間電圧は５ｖとな（２０） る。

前述したところから明らかなように、トランジスタＴ４
およびＴ５と、これらに関連する素子とを以って比較段
を構成し、回路網Ｒ１、ＤＢ　、０４と、増幅器ムＭＰ
ＩおよびＡＭＰ　２とを以って遅延素子を構成する。抵
抗Ｒ７が点Ｋに接続されず、電圧源■８に接続されると
、比較段は常時作動し、従って点Ａで測定される電圧は
帰線期間中に存在する電圧ではなく、全ライン期間に亘
る電圧の平均値であり、この値は帰線期間中の電圧に比
例する。

この場合、この平均値を基準電圧として作用せしめるこ
とができる。この目的の為には、抵抗Ｒ２およびＲ８を
設けずに、点ＡとトランジスタＴ４のベースとの間に抵
抗を設け、このベースと大地との間にコンデンサを設け
る。インダクタＬ２を省略し、従って点Ｅをトランジス
タＴ８とコンデンサＣＢとの相互接続点に直接接続する
場合には、正に向う帰線パルスが点Ａに存在し、このパ
ルスの振幅は目標値で、点Ｋに存在するパルスの振幅の
半分となる。この場合、比較段に対する基準電圧は半分
の振幅を有する上述したパルスとする必要がある。この
場合、点Ａと比較段との間にピーク整流器を接続し、基
準電５圧を、上述した半分の振幅を有するパルスのピー
ク値に等しくするのがより実際的である。これらのおよ
び同様なあらゆる場合に、基準電圧の選択は、選択する
回路配置によって決定される。

第８図に示す回路配置は更に、２つのダイオードＤ４お
よびＤ５を有するスライサの形態の保護装置を具えてお
り、ダイオードＤ４の陽極とダイオードＤ５の陰極とが
点Ａに接続され、ダイオードＤ４の陰極が電圧源ＶＢの
正端子に接続され、ダイオードＤ５の陽極が素子Ｌ２　
、Ｔ８および０８の相互接続点に接続されている。トラ
ンジスタＴ１およびＴ２の蓄積時間が著しく異なる場合
には、点Ａにおける電圧は、画像表示装置をスイッチ・
オンした際に、すなわち制御ループがまだ作動していな
い際に危険な程高く或いは低くなるおそれがある。ダイ
オードＤ４は、点Ａにおけるこの電圧がｖＢよシも高く
ならないようにし、これによりトランジスタＴ２を保護
するものであり、ダイオードＤ５は、点Ａにおける電圧
がトランジスタＴ８のコレクタに存在する電圧よりも低
くならないようにし、これによ如トランジスタＴｌを保
護するものである。掃引時間中はこれらダイオードＤ４
およびＤ５は遮断する。

上述した回路配置では２つのスイッチを高電圧点に接続
したが、同様な回路配置に８つ以上のスイッチを設ける
ととができること明らかである。

この場合、これらスイッチのうちの１つのスイッチの制
御リード線に固定遅延の遅延素子を設け、残りのスイッ
チの制御リード線に可変遅延の遅延素子を設けることが
できる。これらの遅延は、２つのスイッチの接続点にお
ける電圧をその目標値と比較するように制御される。

本発明による回路配置は、水平偏向回路配置以外の回路
配置に、すなわち可制御スイッチが過度に高い電圧の点
に接続される場合にも用いることができる。

（２８）

【図面の簡単な説明】

第１図は、画像表示装置の水平偏向回路の一部を構成す
る本発明回路配置を示す原理的回路図、第２図は、本発
明回路配置で生じる波形を示す線図、 第８図は、第１図の水平偏向回路の詳細回路図である。 Ｌ・・・水平偏向コイル　　Ｃ・・・掃引コンデンサＴ
ｌ　、Ｔ２・・・スイッチングトランジスタＤ１．Ｄ２
・・・ダイオード ０１．０２・・・帰線コンデンサ ＬＬ、Ｌ２・・・インダクタ　　ｏｓｃ・・・発振器Ｄ
ｙｌ　、　Ｄｙ２、−・・遅延素子　　Ｄｒｌ　、　Ｄ
ｒ２−・・駆動段Ｏｐ・・・比較段。 （２４）

Claims (1)

1. 【特許請求の範囲】 １　直列に接続された少くとも２つの高圧電力スイッチ
   と、信号源に接続され、前記のスイッチに対する制御信
   号を生ぜしめ、これらスイッチを繰返し遮断せしめる制
   御装置とを具える回路配置において、高圧電力スイッチ
   をほぼ同時に自動的に遮断せしめる為に、各スイッチに
   対する制御装置がこれに関連するスイッチの遮断信号を
   遅延させる遅延素子を有しており、前記の回路配置が更
   に、スイッチ間の接続点に作動中存在する電圧と基準電
   圧とを比較し少くとも１つの遅延素子によって１生じる
   遅延を制御する比較段を具えたことを特徴とする直列接
   続の少くとも２つの高圧電力スイッチを具える回路配置
   。 λ　特許請求の範囲ｌ記載の回路配置において、前記の
   比較段を差動増幅器とし、この差動増幅器の第１入力端
   子をスイッチ間の接続点に接続し、第２入力端子を基準
   電圧の点に接続し、出力端子を前記の遅延素子に接続し
   、この遅延素子により生じる遅延をこれら入力端子にお
   ける値開の差の関数として制御するようにしたことを特
   徴とする直列接続の少くとも２つの高圧電力スイッチを
   具える回路配置。 ＆　特許請求の範囲２記載の回路配置において前記の差
   動増幅器が第２の出力端子を有しており、この第２の出
   力端子を第２の遅延素子に接続し、この第２の遅延素子
   によって生じる遅延を差動増幅器の入力端子における値
   開の差の関数として制御するようにしたことを特徴とす
   る直列接続の少くとも２つの高圧電力スイッチを具える
   回路配置。 盃　特許請求の範囲２または８記載の回路配置において
   、前記の差動増幅器が高圧電力スイッチの遮断時間中作
   動し、高圧電力スイッチの導通時間中不作動となるよう
   にしたことを特徴とする直列接続の少くとも２つの高圧
   電カスイッチを具える回路配置。 五　特許請求の範囲ｌ記載の回路配置において、遅延素
   子を、これに関連するスイッチの制御信号の遮断縁部を
   比較段の出力信号の関数として偏移させるパルス縁部偏
   移回路としたことを特徴とする直列接続の少くとも２つ
   の高圧電力スイッチを具える回路配置。 ａ　特許請求の範囲ｌ記載の回路配置において、高圧電
   力スイッチ間の接続点を、スイッチの遮断時間中この接
   続点に存在する電圧を制限するスライサに接続したこと
   を特徴とする直列接続の少くとも２つの高圧電力スイッ
   チを具える回路配置。