JPS62260408A - 分離障壁に結合される信号のタイミングが精密な絶縁増幅器 - Google Patents

分離障壁に結合される信号のタイミングが精密な絶縁増幅器

Info

Publication number
JPS62260408A
JPS62260408A JP62058694A JP5869487A JPS62260408A JP S62260408 A JPS62260408 A JP S62260408A JP 62058694 A JP62058694 A JP 62058694A JP 5869487 A JP5869487 A JP 5869487A JP S62260408 A JPS62260408 A JP S62260408A
Authority
JP
Japan
Prior art keywords
pulse signal
signal
voltage
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62058694A
Other languages
English (en)
Inventor
トーマス・エイ・サマーヴィル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Corp filed Critical Burr Brown Corp
Publication of JPS62260408A publication Critical patent/JPS62260408A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 この発明は絶縁増幅器に、更に詳し７くは、分離＠壁、
特圧低キャパシタンスの容量性分離嗜壁間にパルス信号
の発生時点を非常に正確に結合して従来入手可能である
ものよりも高い入出方間分離電圧を持った、より低費用
、より高帯域幅の絶縁増幅器を製作できるようにするた
めの回路構成及び技術に関係している。
絶坤増幅器は、通常の「計装用増幅器」及び差動増幅器
に関して得られるよりもかなり太きい増幅入出力間の電
気的分離が必要とされる種々の装黄のために開発されて
きた。そのような「絶縁増幅器」は医用電子機器分野に
おいて且つ又、例えば静電放電信号及び電磁パルス信号
のために、増幅器の入力からその出力へのコモンモード
（同相成分）信号の最小限の結合が避けられないような
工業用及び軍事用装看において広く使用されている。一
般に、絶縁増幅器においては原始アナログ入力信号は、
振幅変調、周波数変調、パルス幅変調、衝檄係数変調及
び位相変調を含む種種の方法で変調されている。低置で
１つ高信頼性をもって高周波数、低ひずみ特性を得よう
とする回路設計者は、「分離障壁」すなわち中間伝送媒
質の非直線性及び温間依存性の存在を含む種種の理由の
ために重大な問題点に遭遇する。
例えば、１５００ないし３５００ボルト又はこれ以上と
いう大ぎい過渡的コモンモード電圧に重畳された数ミリ
ボルトという低振幅の入力ＡＣ信号を増幅するために、
ｒ？縁増幅器」が必要とされることがある。
大抵の従来の絶縁増幅器は分離量（辛として磁気変成器
又は光学電子的素子を利用してきた。しかしながら、光
学電子的又は磁気的分離・竜壁を用いた絶縁増幅器の原
価は非常に高い。史に、光学電子的又は磁気的分離障壁
を用いた絶縁増幅器の帯域幅は望ましいものよりも小さ
くなっている。現在の技術水準は譲受人（出願人）のバ
ー・プラウ：／（Ｂａｒｒ−Ｂｒｏｗｎ）Ｉ　８０１０
００光結合形絶縁増！ｌ＠器によって例示されるが、こ
の絶縁増幅器は７５０ボルトの分離電圧、６０キロヘル
ツの帯域幅、及びおよそ３０．ｎｏドルの原価のもので
ある。
高性能の絶縁増幅器はここ数年来需要が増大しているけ
れども、その原価が高いので、大抵の利用者は自己のＰ
縁増幅器回路を製作しているが、これは適当な市販で入
手可能な「既製の」素子を購入するよりも自己の要件に
合った特定の絶樺増幅器を製造干る方が安価であると利
用者が一般に認めているためである。譲受人（出願人）
の市場調査てよれば、約１５００ボルト以上の分離電圧
及び約１キロヘルツより大きい帯域幅を持った高性能絶
縁増幅器が、例えば約ｔｏ、ｏｏドルないし１５．００
ドル以下で経済的に製造され得るとすれば、このような
絶縁増幅器素子に対する市場は大きいものになるであろ
う。しかしながら、今まで、そのようなＰＲ増幅器を供
給することは、大半の混成集積回路供給者がこの目的に
対し強大な努力を払ったにもかかわらず不可能であった
。
約１５００ボルト以上の分離量１圧を持った低原価、高
帯域幅、高信頼性の改自形絶１禄増１隆器に対する溝だ
されていない要求が存在することは明らかである。
最新の技術水準は米国特許第４２９２５９５号（スミス
＝Ｓｍｉｔｈ）及び米国Ｈｈ第３７１４５４０号（ガロ
ウェイ＝　Ｇ１）（ａ）　ｌｏｗａｙ　）によって示さ
れているものと考えられる。米国特許第４２９２５９５
号の絶縁増幅器は絶縁増幅器の分離量等として一対のキ
ャパシタを使用するという考えを導入している。％Ｑ　
Ｗ（Ｊされた回路は非常に初雑であり、高市。
圧分離ｊ滝壁キャパシタは非常に大きく、およそ５０ピ
コフアラドである必要があって、この回路を非実用的な
ものにしている。米国特許第３７１４５４０号に示され
た回路は、大抵の＃ＩＱ増幅器において使用される従来
の光学電子的及び磁気凶変Ｆ１１２器分離啼壁の高原価
及び低連寒を除去するために望まれるよ”５　Ｋ、、容
量性分離障壁と関通して動作することはできない。これ
に関通して、分＃廉萌罠結合された信号は、分離障壁で
完成された、結果として生じるパルスが演算増幅器オフ
セット電圧により衰微させられろようなＲＣ時定数で微
分されるので、トリガ作用が不正確になる。このような
不正確なトリガ作用は不正確な復号化、従って不正確な
アナログ出力信号レベルを生じることになる。前述の文
献は、高分離電圧、高帯域、及び広いダイナミックレン
ジを持った低原価、高倍・碩性の絶縁増幅器を作るため
に技術に通じた者の必要とする指針を与えない。
発明の要約 従って、従来技術の絶縁増幅器を利用可能であるものよ
りも大きい帯域幅及び広いダイナミックレンジを持ち且
つ高い分離電圧ケ持った低原価の絶縁増幅器を提供する
ことがこの発明の目的である。絶縁増幅器に加えられた
アナログ入力信号を再建するために分離障壁に結合され
た信号の直接積分を避けるような絶呻増幅器回路及び技
術を提供することがこの発明の別の目的である。
格別烏好な高周波コモンモード除去を有する絶縁増幅器
を提供することがこの発明の目的である。
零交差検出回路に固有の不正確さを避けるようなＰ→増
幅器巨１路構幌を提供することかこの発明の別の目的で
ある。
容量性、磁気的又は光学的分離障壁でもって有効に動作
する純情増幅器回路を提供することがこの発明の別の目
的である。
一実施例に従って簡単に説明丁４ば、この発明は、アナ
ログ入力信号を受けて一対の分離障壁素子に加えられる
第１の相補的な一対の信号を発生する符号器、この第１
対の相補的信号を微分して第２対の相補的信号を発生す
る微分回路、第２対の相補的信号を受けて増幅された出
力信号を発生する差動増幅器を備えたセンス増幅器、増
幅された出力信号を受ける一対の比較器、及びこの比較
器の出力によって駆動された符号器により生成された信
号を再建することのできるフリップフロップ、を備えて
いる絶、攪増幅器を提供する。復号器はこの結果を受け
て第１対の相補的信号を再建する。この発明の五述の一
実施例ておいては、分離障壁素子は、第１対の相補的信
号の立上り及び立下り縁部の発生時点を正確に示す電圧
スパイクを発生する３ピコフアラドのフリンジキャパシ
タである。符号器は第１対の相補的信号を発生する入力
電圧−１波数彎換器を備えている。再建された信号は位
相！器回格の一組の入力に倶給されるが、この回路は又
用１の電子−周波数変換器と同じである第２の電圧−周
波数変換器の出力を受ける。位相検出器の出力はアナロ
グ制御信号を発生する遅れ／進みフィルタ回路によって
積分される。
アナログ制＠電圧は第２電圧−周波数変換器の出力周波
数を制御して、アナログ制＠電圧がアナログ入力信号填
圧を適当に整合させると位相同期ループを発生する。絶
嘩増幅器は１５００ボルトより大きい分離電圧及び約７
０キロヘルツの帯域幅を与える。この回路は分離障等の
ための磁気的素子で又は分離障壁のための光学電子的素
子で有効に動ｌ／ｆ：する。この発明の一実施例におい
ては、一対のキャパシタが情報のための分離簀壁として
機能し、且つトロイド形変成器が同時に電力のための分
！４障轢として機能する。
発明の４９明 今度は図１について述べると、絶礫増幅器１には符号Ｓ
２があって、これの入力３にはアナログ入カポ圧Ｖｉが
加えられる。符号器２は出力導体４上に符号化出力Ｆｉ
を発生する。この符号化出力Ｆｉは差＠駆動器ｐ１路５
０入力に加えられ、この駆＠器回路は導体６上に信号Ｆ
ｉの複製Ｆを発生し且つ又導体７上にそれの論理的相補
性信号Ｆを発生する。
導体６及び７は、それぞれ約３ピコフアラドの低キャパ
シタンスｃＢを持つように整合させられている分離・礒
辞−）キ゛−ヤ計バＳシタ８及び９の一方の端子に七打
それ裳続されている。分雉＠啼キャパシタの第２端子は
それぞれ導体１０及び１１に接続されている。Ｆの微分
である信号Ｐは導体１０上に現れ、且つＦの微分である
信号ｐは導体１１上に現れる。導体１０及び１１は差動
増幅器１２０入力に接続され、そしてこの増幅器の出力
は導体１３上に信号Ｔを発生する。信号ＴはＰの復製で
ある。導体１３は比較器１４の正入力に接続され、そし
てそれの負入力は導体１５により正のしきい電圧ｖｔｈ
＋に接続されている。
導体１３は又比較器１６の負入力に接続され、且つそれ
の正入力は導体１７によって狛のしきい電圧Ｖｔｈ−の
導体に接続されている。比較器１４及び１６の出力は導
体１８及び１９によってそれぞれＲＳフリップフロップ
２０のＳ入力及びＲ入力に接続されている。フリップフ
ロップ２０のＱ出力は導体２１によって復号器２３の一
つの入力に接続されている。復号器２３のもう一つの入
力は導体２２によってフリップフロップのＱ出力に接続
されている。Ｆ及びＦの再建されたものである信号Ｒ，
ｔびＲはそれぞれ導体２１及び２２上に現れる。復号器
２３の出力は導体２４上にＶｉのアナログ複製である信
号Ｖｏを発生する。
Ｆ、　Ｅ、　Ｐ、　Ｐ、　Ｔ及びＲの波形は図３に示さ
れている。Ｐ及びＰ波形はそれぞれＦ及びＦの前縁部に
精密に対応する前縁部を持っているのが見られる。Ｐ及
びＰ波形は両方共、Ｆ又はｐの次の遷移の発生よりもず
っと前に急速に零に復帰する。
図３０Ｔ波形において、符号１３Ａはｖｔｔ＋＋ｔきい
値レベルを示し且つ符号１３ＢはＶｔｈ−Ｌきい値レベ
ルを示しており、これらのレベルにおいて比較器１６及
び１４はそれぞれ切り換わってフリップフロップ２０を
セットしたリリセノトしたりして、それぞれＦ及びｐ波
形のわずかに遅延した極めて精密な複製であるＲ及びＲ
波形を「再建」する。　　　　′ この発明によれば、分離障壁キャパシタ８及び９は、こ
の出願と同日付けで出願されたウォールタ・ピー−”ｆ
イネル（Ｗａｉｔｅｒ　Ｂ、　Ｍｅｉｎｅｌ　）発明の
同時出願係属中の米国特許出願「混成集積回路高電圧絶
縁増幅器用パッケージ及びその製造方法（ＰＡＣＫＡＧ
ＥＳ　ＦＯＲＨＹＢＲＩＤ　ＩＮＴＥＧＲＡＴＥＤ　Ｃ
ＩＲＣＵＩＴＨＩＧＨＶＯＬＴＡＧＥ　　ｌ５ＯＬＡＴ
ＩＯＮ　Ａ？ｖｌＰＬＩＦＩＥＲ８ＡＮＤＭＥＴ）ｉｏ
Ｄ　ＯＦ　ＭＡ−ＮＴＪＦＡＣＴＵＲＥ　）　Ｊ　（コ
レハコＩ’）出願に援用する）に記載された３ピコフア
ラドのフリンジキャパシタでよい。
この発明の現在の採択実施例によれば、符号器は電圧−
周波数変換器であって、これの回路構成は譲受人（出願
人）の市販している混成集積回路電子−周波数変換器、
パー・ブラウン（Ｂｕｒｒ　−Ｂｒｏｗｎ）モデルＶＦ
Ｃ３２０におけるものと類似又は同一でよく、二つの分
離キャパシタを駆動するために差動、駆動器回路と組み
合わされている。
この回路を使用すれば、局部発振器として同じ電圧−周
波数変換器（ＶＦＣ）を用いた位相同期ループ回路によ
り復号器２３を実現するのに好都合である。
今度は図２について述べると、この発明の前述の現在の
採択実現例が示されており、これにおいては「入力ＶＦ
ＣＪ２Ａは差動部＃Ｊ器を含んでおり、導体６及び７上
に信号Ｆ及び卜を発生する。
センス増幅器１．２Ａは図１の差動増幅器１２、比較器
１４及び１６、並びにＲＳフリップフロップ２０を含ん
でいて、導体２１及び２２上にＲ及びＲを発生する。Ｒ
及びＲは位相同期ループ（ＰＬＬ）回路２３Ａに供給さ
れるが、この回路は差動信号Ｒ及び丘を入力として受け
る位相検出器２５を備えている。位相検出器２５はＲ及
び負の位相をそれぞれ導体３１及び３２に現れる一対の
差動信号Ｑ及びＱの位相と比較する。
位相噴出器２５は「アップ信号」を表す導体２６上００
信号を発生し、且つ又「ダウン信号」を表丁導体２７上
の信号りを発生する。導体２６及び２７は遅れ／進みフ
ィルタ２８に供給され、このフィルタはＵ及びＤを積分
して、Ｖｉの基準化された複製であるアナログ信号ｖＦ
を導体２９上に発生する。導体２９は、入力ＶＦ’Ｃ２
Ａと同じである出力ＶＦＣ３０の制（財）入力又はアナ
ログ入力に加えられる。ＶＦＣ３０の出力は導体３１及
び３２に接続されている。導体２９上のｖＦ倍信号低域
フィルタ３３の入力に加えられ、このフィルタの出力は
導体２４上にフィルタされた出力信号Ｖ。
を発生する。
図１の絶縁増幅器の且つスス２の採択実施例の基本的動
作は、アナログ入力信号Ｖｉのディジタル形式のものが
符号器２又は入力ＶＦＣ２Ａによって発生され、これに
より、分離障壁キャパシタ８及び９の左側端子に加えら
れる差動入力信号Ｆ及びｐが発生されることである。し
かしながら、、、従来技術のものとは反対に、信号Ｆ及
びＦはこの全持続時間の間分雌障壁キャパシタには結合
されず、アナログ入力信号を再建するために積分される
。その代わりに、信号ＦｇＬびｌ”　＋７）過度変化；
（対応−「る時点が本質上分離障壁キャパシタ３及び９
に結合される時点である。微分された「スパイク」信号
Ｐ及びＰは常に同じしきい値レベルにおいて比較器１４
及び１６により精密に検出されて、Ｆ及びｐの遷移の発
生に精密に対応する時点においてフリップフロップをセ
ント又はリセツトする。
従って、信号Ｒ及びＲはそれぞれＦ及びＦの非常に精密
ではあるがわずかに（約１０ナノ秒だけ）遅延した複製
（レプリカ）である。
図２の実施例において、出力ＶＦＣ３０が入力ＶＦＣ２
Ａと同じであるために、ｖＦがＶｉＫ等しいときにはＱ
及びｄの周波数はＦ及びＦの周波数と同一になる。
位相同期ループ２３Ａの基本的動作は図７Ａ及び７Ｂを
参照すれば理解することができる。まず図７人に言及す
ると、位相検出器２５はＱがＲに遅れているときには導
体２６上にアップ信号Ｕを発生する。０波形の幅はＲ及
びＱの両前縁部間の遅延の持続時間に等しい。この状態
が発生したならば、０信号は遅れ／進みフィルム２８に
よって積分されて、そのような持続時間に比例してｖＦ
を増大させる。次に、このためにＱ及びＱの周波数が増
大してＱ及びＲ間の遅延量が減小するｃＱ及びＲが精密
に同相である場合にはＵ及びＤは両方共零であり、ｖＦ
は不変のままである。従ってｖＦはＶｉに等しい。
反対の状態が存在する場合、すなわち、ＱがＲより進ん
でいる場合には、位相検出器２５は導体２７上に信号す
を発生する。図７Ｂに示されたように、Ｄの持続時間は
ＱがＲより進んでいる量に等しい。これはその持続時間
に比例してｖＦを減小させ、出力ＶＦＣ３０の周波数を
減小させるので、Ｑの周波数は減小してＲの周波数に整
合することになる。
低減フィルタ３３０目的は、導体２９上のＡＣリプルの
量を減少させて、導体２４上の出力信号かアナログ入力
信号Ｖｉの精密な、リプルのない複製になるようにする
ことである。
このように、位相同期ループ回路２３ＡはＱ及びＲの周
波数を等しくなるようにして、ＶｏをＶｉに等しくなる
よ５に強制する。従って、絶縁増幅器ｌの過渡応答にお
けろ安定性は専らＶＦＣ伝達関数、位相検出器利得、及
びループフィルタ特性によって決定されろ。
図４は差動駆動器５の詳細な回路概略図を示している。
この構成及び動作は技術に通じた者によって容易に理解
されるであろうから、この図はここでは単に出願人の現
在採択した最良のこの発明の実施方法を示すものとして
開示されている。しかしながら、ダイオード接続のトラ
ンジスタ５６はベース及びコレクタが導体６に接続され
且つエミッタが接地に接続されていることに注意せよ。
ダイオード５７はペース及びコレクタが接地に接続され
且つエミッタが導体６に接続されて〜・る。
同様に、クランプ用ダイオード５８のアノードは導体７
に接続され且つそのエミッタは接地に接続されている。
クランプ用ダイオード５９のアノードは接地に接続され
且つそのエミッタは導体７に接続されている。
これらのクランプ用ダイオードはＦ及びＦの遷移を約士
、０．７ボルトに制限する。例えば、静電放電又は電磁
パルスに応答して、極めて大きい過渡電圧がＶｉ　に重
畳された場合には、クランプ用ダイオード５６〜５９が
そのようなパルスの起こりそうな持続時間の間非常に大
きい電流を接地に分流させて、Ｆ及びＦの大きい偏位を
防止することができる。
次に図５について述べると、差動増幅器１２及びＲＳフ
リップフロップ加を含むセンス増幅器１２への詳細な概
略的回路図が出願人の現在採択した最良のこの発明の実
施方法を開示するために示されている。この回路はごぐ
普通のＥＣＬ（エミッタ結合形論理回路）差動増幅器及
び普通のＩ（Ｓフリップフロシブを備えている。この回
路構成はごく普通のものであるので、詳細には説明され
ない。
しかしながら、クランプ用ダイオード６０及び６１はそ
れぞれアノード及びカソードが導体１０に接続されてい
る。ダイオード６００カソード及びダイオード６１のア
ノードは接地に接続されている。
同様に、クランプ用ダイオード６２のアノード及びクラ
ンプ用ダイオード６３のカソードは導体１１に接続され
ている。ダイオード６２のカソード及びダイオード６３
のアノードは接地に接続されている。低抵抗値の抵抗４
２Ａは導体１０と接地との間に接続されている。それと
精密に整合した抵抗４２Ｂは導体１１と接地との間に接
続されている。抵抗４２Ａ及び４２Ｂはそれぞれ分離障
壁キャパシタ８及び９と共働して前述のＦ及びＦの微分
を行い、それぞれ微分された信号Ｐ及び訃を発生する。
この発明の現在の実施例では、これら二つの微分回路の
時定数はわずか約９ナノ秒である。従って、信号Ｐ及び
Ｐは、図３の波形に示されたように、Ｆ及びＦの次の遷
移よりずっと前に非常に迅速に零に復帰する。それゆえ
、Ｐ及びＰの後縁部の遷移時点は、比較器１４及び１６
が図３におけるＴ波形のしきい値点１３Ａ及び１３Ｂを
検出する時点に影響を及ぼさない。Ｐ及びト並びＫＴの
非常に高速の後縁部遷移は約１．５メガヘルツまでの非
常に高い周波数動作を可能にし、これにより約７０キロ
ヘルツのアナログ信号帯域幅を与える。
図５におけるクランプ用ダイオード６０〜６３０目的は
クランプ用ダイオード５６〜５９０機能、すなわち大き
い誘起過渡状態の期１間中Ｐ及びＰの遷移の振幅を制限
するという機能と同じである。
位相検出器２５０ＥＣＬ実現の構成図が図６に示されて
いる。Ｒ入力は符号２１Ａで示されているが、これは、
技術に通じた者が容易に認識するように、ＥＣＬ回路構
成の特徴であるＲ及びＲの相補性入力を実際上表してい
ることを示している。
Ｑ導体３１ＡはＥＣＬ回路実現におけるＱ及びＱ導体を
実際上表している。ＥＣＬＯＲゲート３４は、ＲＳフリ
ップフロップ３５のＲ入力とＯＲ／ＮＯＲゲート３６の
一つの入力とに加えられる論理的補数出力を発生し、こ
のＯＲ／ＮＯＲゲートの論理的補数出力はＮＯＲゲート
３４０入力に接続されている。フリップフロップ３５の
Ｑ出力はＯＲ／Ｎ　ＯＲゲート３６の一つの入力とＮＯ
Ｒゲート４１の一つの入力とに接続されている。ＮＯＲ
ゲート３４の出力は又ＮＯＲゲー）４１の一入力に接続
されている。ＮＯＲゲート４１の出力はＯＲ／　Ｎ　Ｏ
Ｒゲート３６の一入力と、ＯＲ／ＮＯＲゲート３９の一
入力と、且つ又両フリップフロップ３５及び３８０セツ
ト入力とに接続されている。
ＮＯＲゲート３７の出力はフリップフロップ３８のＲ入
力と、ＮＯＲゲート４１の一入力と、ＯＲ／ＮＯＲゲー
ト３９の一入力とに接続されている。
Ｏｒｔ／ＮＯＲゲート３９の反転出力はＮ　ＯＲゲート
３７の一入力に接続されている。ＯＴＬ　／　Ｎ　ＯＲ
ゲート３７の非反転出力は導体２６上の０信号を発生す
る。ＯＲ／ＮＯＲゲート３９の反転出力は導体４０上の
６信号を発生する。技術に通じた者は確認することがで
きるが、図６の回路は図７Ａ及び７８に示された波形を
発生する。
図８は図６に示された位相検出器の現在採択された実現
例の洋細な回路概略図を示している。技術に通じた者は
図８に示された回路の動作及び構成を容易に理解するこ
とができるので、この図はここでは単に出願人の現在採
択した最良のこの発明の実施方法を開示するために示さ
れている。
図９には遅れ／進みフィルタ２８の簡単化された回路概
略図が示されている。Ｕ導体２６は抵抗４３によって演
算増幅器４６の反転入力、帰還コンデンサ４７の一方の
端子、及び抵抗４５の一方の端子に結合されている。抵
抗４５の他方の端子及びコンデンサ４７の他方の端子は
共にコンデンサ４８の一方の端子に接続され、そしてコ
ンデンサ４８の他方の端子は演算増１調器４６の出力に
導体２９により接続されて−・ろ。Ｄ導体２７は抵抗４
４によって演算増幅器４６の非反転入力と抵抗４９及び
コンデンサ５０の一方の端子とに接続されている。抵抗
４９及びコンデンサ５０の他方の端子はコンデンサ５１
の一方の端子に接続され、そしてコンデンサ５１の他方
の端子は接地に接続されている。出願人の最良の実現方
式の遅れ／進みフィルタ２８は図１１に示されている。
低域フィルタ３３は図１０の簡単化された概略図に示さ
れたように実現することができ、この図においてはｖＦ
導体２９が抵抗５２によって抵抗５３の一方の端子とコ
ンデンサ３３Ａの一方の端子とに接続され、且つこのコ
ンデンサの他方の端子が出力導体２４に接続されている
。抵抗５３の他方の端子は演算増幅器５４の非反転入力
に接続され、且つそれの反転入力は導体２４に接続され
ている。演算増幅器５４の非反転入力はコンデンサ５５
の一方の端子に接続され、このコンデンサの他方の端子
は接地に接続されている。図１０に示された低域フィル
タ３３を実現する出願人の最良の方式は図１２に示され
ている。
このように、この発明の前述の実施例はこの発明の目的
を満たて低原価の、信頓性のある絶縁増幅器を与える。
フリンジキャパシタ分′Ｒ鐘壁結合法の使用により従来
技術の磁気的及び光学電子的分離障壁結合法の持つ高原
価及び低帯域幅が避けられる。従来の符号器、例えば、
入力アナログ信号を再建するために出力が積分されなけ
ればならない電圧−ｉ繋係数変換器、と関連した低帯域
幅が避けられる。しかしながら、前述の回路部Ｗ、は、
電子−周波数符号器以外の形式の符号器については減小
したシステム帯域幅においてではあるが有効に機能する
ことに注意するべきである。
同時出願係属中のマイネル（Ｍｅｉｎｅｌ　）の米国特
許出願に示されたように、分離障壁キャパシタ８及び９
を得るために３ピコフアラドのフリンジキャパシタを使
用すると、２０ミル（約０．５１ｍｍ）の金属化部間隔
に対しては１５００ボルト、２５ミル（約０．６４　ｍ
ｙｓ　）の金属化部間隔に対しては３５００ボルトの分
離電圧が発生される。フリンジ結合キャパシタの小さい
物理的寸法は絶縁増幅器の原価を、大きい分離障壁キャ
パシタンス値が使用された場合に必要とされるような原
価に比べて相当に低減させろ。
既述の回路は従来の陥彎増幅器よりも構成部品及び処理
工程のばらつき並びに＃壁結合の非直線性にはるかに感
じない。この発明の？縁増幅器の確度は種種の構成部品
の絶対確度によりも入力ＶＦＣ及び出力ＶＦＣの整合て
より多く依存する。
位相同期ループ検出器回路部のトラッキングフィルタ性
は、衝撃係数変調式符号器に関する場合よりも、より広
い帯域幅、より速い安定化、及びより小さいリプルを可
能にする。この発明の上記の諸利点は、最適の雑音特性
を達成するために入力ＶＦＣと出力ＶＦＣとに対してか
なり高価な、低ジツタのＶＦＣ回路を使用しなければな
らないという事実にもかかわらず得られる。低リプル及
び低ひずみを達罐するためには高速の位相噴出器回路が
必要とされろ。
これまで幾つかの特定の実施例についてこの発明を説明
してきたが、技術に通じた者はこの発明の真の精神及び
範囲から外れることなく既述の実施例に対して種種の変
更を行うことができるであろう。例えば、その他の数多
くの符号器及び窃号器回路を利用することができよう。
位相同期ループ回路は技術に通じた者によって他の種種
の方法で実現され得よう。種種のフィルタリング回路を
利用することができよう。必要とされる確ザ及び帯域＠
を与えるようにＲ／Ｌ時定数を十分に短くして、分離Ｉ
＃管を与えるために分離変成器を使用することができる
。
【図面の簡単な説明】
図１はこの発明の絶縁増幅器の構成図である。 図２は復号器として位相同期ループを利用したこの発明
の絶縁増幅器の構成図である。 図３は図１及び図２の＄２増幅器によって発生される波
形を示す線図である。 図４は図１の差動駆動器回路部の概略的回路図である。 図１５は図２の構成図に示されたセンス増幅器の概略的
回路図である。 図６は図２に含まれた位相検出器の論理図である。 図７Ａ及び図７Ｂは図６に示された位相検出器回路の動
作を説明するのに有効な波形の線図である。 図８は図６に示された位相検出器の概略的回路図である
。 図９は図２の構成図における遅れ／進みフィルタの簡単
化された回路概略図である。 図１０は図２の構成図における低域フィルタの簡単化さ
れた回路図である。 図１１は図９の遅れ／進みフィルタの詳細な概略的回路
図である。 図１２は図１Ｏの低域フィルタの詳細な概略的回路図で
ある。 これらの図面において、１は絶縁増幅器、２は符号器、
５は差動駆動器回路、８．９は分離障壁キャパシタ、１
２は差動増幅器、１４．１６は比較器、加はＲＳフリソ
プフゴップ、２３は復号器、２Ａは入力ＶＦＣ，１２Ａ
はセンス増幅器、２３　Ａは位相同期ループ回路、２５
は位相検出器、２８は遅れ／進みフィルタ、３０は出力
ＶＦＣ１３３は低域フィルタを示す。 （外５名） ”ＣＣ

Claims (11)

    【特許請求の範囲】
  1. （１）（ａ）アナログ入力信号を符号化して第１パルス
    信号を発生し、その際これのある縁部の発生時点がアナ
    ログ入力信号のレベルを精密に表すようにするための符
    号化手段、 （ｂ）第１端子上の第１パルス信号を受け、これの一部
    分を第２端子に結合して、第１端子と第２端子との間に
    高い電気的分離を与えるための分離障壁手段、 （ｃ）第１パルス信号をこれが分離障壁手段に結合され
    たときに微分して、第１パルス信号の前記のある縁部の
    発生時点を精密に表すある縁部を持った第２パルス信号
    を発生するための微分手段、（ｄ）第２パルス信号の前
    記のある縁部を検出するための検出手段、及びこの検出
    手段に応答して、第１パルス信号の再建された複製であ
    る第３パルス信号であって、これの縁部の発生時点がア
    ナログ入力信号のレベルを精密に表している前記の第３
    パルス信号を発生することのできる第３パルス信号発生
    手段、並びに （ｅ）第３パルス信号を復号化して、アナログ入力電圧
    のレベルを精密に表したレベルを持ったアナログ出力信
    号を発生することのできる復号化手段、 を備えている絶縁増幅器。
  2. （２）符号化手段が、第１パルス信号を発生し且つ又こ
    れの論理的補数である第４パルス信号を発生する差動出
    力段を備えており、且つ、分離障壁手段が、第１端子と
    第２端子との間に接続された第１キャパシタ及びこれに
    精密に整合した第２キャパシタからなっていて、第２キ
    ャパシタが第３端子と第４端子との間に接続され、第３
    端子が第４パルス信号を受け、第２キャパシタが第４パ
    ルス信号の一部分を第４端子に結合し且つ第３端子と第
    ４端子との間に高い電気的分離を与えている、特許請求
    の範囲第１項に記載の絶縁増幅器。
  3. （３）微分手段が第１及び第２のキャパシタを備え且つ
    又第１及び第２の抵抗を備えていて、第１抵抗が第２端
    子と基準電圧導体との間に接続され、第２抵抗が第４端
    子と別の基準電圧導体との間に接続され、第２キャパシ
    タを通して第４端子に結合された第４パルス信号の一部
    分が第５パルス信号を形成している、特許請求の範囲第
    ２項に記載の絶縁増幅器。
  4. （４）検出手段が、第２端子及び第４端子にそれぞれ接
    続された一対の入力と第１及び第２の比較器に接続され
    た出力とを備えた差動増幅器を含んでいて、第１及び第
    ２の比較器がそれぞれ、相対的に正及び負の基準しきい
    電圧に接続された基準入力を持っており、且つ、第３パ
    ルス信号発生手段がフリップフロップを備えていてこれ
    の入力が第１及び第２の比較器の出力に接続されており
    、このフリップフロップの一つの出力が第３信号を発生
    し、且つこのフリップフロップのもう一つの出力が、第
    ３パルス信号の論理的補数である第６パルス信号を発生
    する、特許請求の範囲第３項に記載の絶縁増幅器。
  5. （５）符号化手段が第１の電圧−周波数変換器からなっ
    ている、特許請求の範囲第１項に記載の絶縁増幅器。
  6. （６）復号化手段が、第２の電圧−周波数変換器、位相
    検出器、及び遅れ／進みフィルタを備えていて、位相検
    出器が第３パルス信号及び第６パルス信号をそれぞれ受
    ける第１対の入力端子を備え、位相検出器が又第２電圧
    −周波数変換器の相補性出力信号を受ける第２対の入力
    を備えており、位相検出器が第３パルス信号と第２電圧
    −周波数変換器の出力との間の相対的な遅れ又は進みを
    表す出力信号を発生し、遅れ／進みフィルタが位相検出
    器によって発生された遅れ／進み出力信号を動作上積分
    してアナログ制御電圧を発生し、遅れ／進みフィルタの
    出力がこのアナログ制御電圧を第２電圧−周波数変換器
    の制御入力に加え、アナログ制御電圧が第２電圧−周波
    数変換器の出力周波数を制御してアナログ制御電圧がア
    ナログ入力に対して所定の関係を達成したときに位相同
    期ループが生成されるようにする、特許請求の範囲第５
    項に記載の絶縁増幅器。
  7. （７）アナログ制御電圧を受けてフィルタされたアナロ
    グ出力電圧を発生する低域フィルタを更に備えている、
    特許請求の範囲第６項に記載の絶縁増幅器。
  8. （８）第１及び第２のキャパシタがそれぞれ約３ピコフ
    ァラドのキャパシタンスを持っている、特許請求の範囲
    第２項に記載の絶縁増幅器。
  9. （９）微分手段が第２及び第４の端子上に、第１及び第
    ４のパルス信号の連続したパルス間の間隔に比べて非常
    に短い電圧スパイクを発生する、特許請求の範囲第９項
    に記載の絶縁増幅器。
  10. （１０）第１及び第４パルス信号のスパイクが実質上こ
    の第１パルス信号又はこの第４パルス信号の次の縁部の
    発生によって零の基準レベルへ減衰し、これにより各ス
    パイクの同じ相対的レベルが第１及び第２の比較器によ
    って検出され、これにより第１及び第２の比較器が第１
    パルス信号の前記のある縁部の発生時点に精密に対応す
    る時点で非常に精密に切り換えられる、特許請求の範囲
    第９項に記載の絶縁増幅器。
  11. （１１）（ａ）アナログ入力信号を符号化して、ある縁
    部の発生時点がアナログ入力信号のレベルを精密に表し
    ている第１パルス信号を発生し、且つこの第１パルス信
    号の論理的補数である第２パルス信号を発生する段階、 （ｂ）第１及び第２のパルス信号のそれぞれの一部分を
    分離障壁に結合する段階、 （ｃ）第１及び第２のパルス信号をこれらが分離障壁に
    結合されたときに微分して、第１パルス信号の前記のあ
    る縁部の発生時点に精密に対応するある縁部をそれぞれ
    備えた微分された第３及び第４のパルス信号を発生する
    段階、 （ｄ）第３及び第４のパルス信号を増幅して差動信号を
    発生する段階、 （ｅ）差動信号の相対的な正及び負の偏位を検出する第
    １及び第２の比較器の入力に差動信号を加えて、第１パ
    ルス信号の前縁部及び後縁部に精密に対応する時点で第
    １及び第２の比較器を切り換える段階、 （ｆ）第１及び第２の比較器の出力に応答してフリップ
    フロップをセットしたりリセットしたりして第１及び第
    ２のパルス信号の再建された複製を発生する段階、並び
    に （ｇ）精密に再建された複製を復号化して、アナログ入
    力電圧に対して精密な所定の関係を保持しているアナロ
    グ出力電圧を発生する段階、を含んでいる、絶縁増幅器
    を動作させる方法。
JP62058694A 1986-04-28 1987-03-13 分離障壁に結合される信号のタイミングが精密な絶縁増幅器 Pending JPS62260408A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US856763 1986-04-28
US06/856,763 US4748419A (en) 1986-04-28 1986-04-28 Isolation amplifier with precise timing of signals coupled across isolation barrier

Publications (1)

Publication Number Publication Date
JPS62260408A true JPS62260408A (ja) 1987-11-12

Family

ID=25324448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62058694A Pending JPS62260408A (ja) 1986-04-28 1987-03-13 分離障壁に結合される信号のタイミングが精密な絶縁増幅器

Country Status (6)

Country Link
US (1) US4748419A (ja)
JP (1) JPS62260408A (ja)
KR (1) KR870010685A (ja)
DE (1) DE3713821C2 (ja)
FR (1) FR2598049B1 (ja)
GB (2) GB2189956B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638135A (ja) * 1992-07-15 1994-02-10 Nec Corp パルス検出回路
JPH06283662A (ja) * 1992-12-03 1994-10-07 Linear Technol Corp リードフレームキャパシタ及びそれを用いた容量結合型アイソレータ回路

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952849A (en) * 1997-02-21 1999-09-14 Analog Devices, Inc. Logic isolator with high transient immunity
US6873065B2 (en) * 1997-10-23 2005-03-29 Analog Devices, Inc. Non-optical signal isolator
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US6389063B1 (en) 1997-10-31 2002-05-14 Hitachi, Ltd. Signal transmission apparatus using an isolator, modem, and information processor
US6169801B1 (en) 1998-03-16 2001-01-02 Midcom, Inc. Digital isolation apparatus and method
US6262600B1 (en) 2000-02-14 2001-07-17 Analog Devices, Inc. Isolator for transmitting logic signals across an isolation barrier
AU2001237048A1 (en) * 2000-02-17 2001-08-27 Analog Devices, Inc. Isolation system with analog communication across an isolation barrier
US6806751B2 (en) * 2002-09-12 2004-10-19 Foundry Networks, Inc. Loop filter for a phase-locked loop and method for switching
DE10262239B4 (de) * 2002-09-18 2011-04-28 Infineon Technologies Ag Digitales Signalübertragungsverfahren
SI21435A (sl) * 2003-01-06 2004-08-31 Vinko Kunc Izolacijski vmesnik s kapacitivno bariero in postopek prenosa signala s pomočjo takega izolacijskega vmesnika
EP2302850A1 (en) 2003-04-30 2011-03-30 Analog Devices, Inc. Signal isolators using micro-transformers
US8049573B2 (en) * 2004-06-03 2011-11-01 Silicon Laboratories Inc. Bidirectional multiplexed RF isolator
US8441325B2 (en) * 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
US7902627B2 (en) * 2004-06-03 2011-03-08 Silicon Laboratories Inc. Capacitive isolation circuitry with improved common mode detector
US7447492B2 (en) 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
US8169108B2 (en) 2004-06-03 2012-05-01 Silicon Laboratories Inc. Capacitive isolator
US7821428B2 (en) * 2004-06-03 2010-10-26 Silicon Laboratories Inc. MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link
US7737871B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. MCU with integrated voltage isolator to provide a galvanic isolation between input and output
US7460604B2 (en) 2004-06-03 2008-12-02 Silicon Laboratories Inc. RF isolator for isolating voltage sensing and gate drivers
US7577223B2 (en) * 2004-06-03 2009-08-18 Silicon Laboratories Inc. Multiplexed RF isolator circuit
US8198951B2 (en) * 2004-06-03 2012-06-12 Silicon Laboratories Inc. Capacitive isolation circuitry
US7302247B2 (en) * 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US7738568B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. Multiplexed RF isolator
US7535262B2 (en) * 2004-10-19 2009-05-19 International Rectifier Corporation High voltage level shifting by capacitive coupling
DE602006020778D1 (de) * 2006-01-03 2011-04-28 Nxp Bv System und verfahren zur seriellen datenkommunikation
US7514844B2 (en) * 2006-01-23 2009-04-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic data coupling system and method
US7586392B2 (en) * 2006-01-23 2009-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Dual path acoustic data coupling system and method
US7719305B2 (en) * 2006-07-06 2010-05-18 Analog Devices, Inc. Signal isolator using micro-transformers
US7368957B2 (en) * 2006-07-21 2008-05-06 Picor Corporation Capacitively coupled floating gate driver
US7701731B2 (en) 2007-02-13 2010-04-20 Akros Silicon Inc. Signal communication across an isolation barrier
US7864546B2 (en) * 2007-02-13 2011-01-04 Akros Silicon Inc. DC-DC converter with communication across an isolation pathway
US7923710B2 (en) 2007-03-08 2011-04-12 Akros Silicon Inc. Digital isolator with communication across an isolation barrier
US20080181316A1 (en) * 2007-01-25 2008-07-31 Philip John Crawley Partitioned Signal and Power Transfer Across an Isolation Barrier
US20100054001A1 (en) * 2008-08-26 2010-03-04 Kenneth Dyer AC/DC Converter with Power Factor Correction
EP2278714B1 (en) 2009-07-02 2015-09-16 Nxp B.V. Power stage
US8451032B2 (en) 2010-12-22 2013-05-28 Silicon Laboratories Inc. Capacitive isolator with schmitt trigger
JP5333619B2 (ja) * 2011-03-30 2013-11-06 株式会社デンソー 電圧検出装置および結合回路
US8558344B2 (en) 2011-09-06 2013-10-15 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
US8497700B2 (en) 2011-10-21 2013-07-30 Samsung Electro-Mechanics Systems and methods for propagating digital data across an isolation barrier
JP5549692B2 (ja) 2012-02-10 2014-07-16 株式会社デンソー 論理信号絶縁伝送回路
US8787502B2 (en) * 2012-04-24 2014-07-22 Nxp B.V. Capacitive isolated voltage domains
US8818265B2 (en) 2012-04-24 2014-08-26 Nxp B.V. Interface for communication between voltage domains
US8571093B1 (en) 2012-04-24 2013-10-29 Nxp B.V. Communication interface for galvanic isolation
US8867592B2 (en) 2012-05-09 2014-10-21 Nxp B.V. Capacitive isolated voltage domains
US9007141B2 (en) 2012-05-23 2015-04-14 Nxp B.V. Interface for communication between voltage domains
US8975914B2 (en) * 2012-09-04 2015-03-10 Silicon Laboratories Inc. Isolation receiver
US8680690B1 (en) 2012-12-07 2014-03-25 Nxp B.V. Bond wire arrangement for efficient signal transmission
US8786393B1 (en) 2013-02-05 2014-07-22 Analog Devices, Inc. Step up or step down micro-transformer with tight magnetic coupling
US9293997B2 (en) 2013-03-14 2016-03-22 Analog Devices Global Isolated error amplifier for isolated power supplies
US9467060B2 (en) 2013-04-03 2016-10-11 Nxp B.V. Capacitive level shifter devices, methods and systems
US8896377B1 (en) 2013-05-29 2014-11-25 Nxp B.V. Apparatus for common mode suppression
US10270630B2 (en) 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9660848B2 (en) 2014-09-15 2017-05-23 Analog Devices Global Methods and structures to generate on/off keyed carrier signals for signal isolators
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9998301B2 (en) 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
US10290608B2 (en) 2016-09-13 2019-05-14 Allegro Microsystems, Llc Signal isolator having bidirectional diagnostic signal exchange
DE102017109638A1 (de) * 2017-05-04 2018-11-08 Olympus Winter & Ibe Gmbh Generator für die Abgabe hochfrequenten Wechselstroms an ein Medizininstrument
US11228466B2 (en) * 2019-07-30 2022-01-18 Allegro Microsystems, Llc Digital capacitive isolator
US11115244B2 (en) 2019-09-17 2021-09-07 Allegro Microsystems, Llc Signal isolator with three state data transmission

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3537022A (en) * 1968-01-10 1970-10-27 Hewlett Packard Co Signal translating circuit
US3597696A (en) * 1969-09-11 1971-08-03 Vapor Corp Stable high-gain solid state dc amplifier
DE2009733A1 (de) * 1970-03-03 1971-09-16 Siemens Ag Medizinische Gerategruppe
US3714540A (en) * 1970-11-10 1973-01-30 Oxy Metal Finishing Corp Isolation and transforming circuit
DE2331638A1 (de) * 1973-06-22 1975-01-16 Interatom Zerhackerverstaerker
US4155352A (en) * 1977-06-09 1979-05-22 Temple University Nystagmus processor for EEG machines
US4292595A (en) * 1979-11-13 1981-09-29 Burr-Brown Research Corporation Capacitance coupled isolation amplifier and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638135A (ja) * 1992-07-15 1994-02-10 Nec Corp パルス検出回路
JPH06283662A (ja) * 1992-12-03 1994-10-07 Linear Technol Corp リードフレームキャパシタ及びそれを用いた容量結合型アイソレータ回路

Also Published As

Publication number Publication date
FR2598049B1 (fr) 1994-05-13
GB8920789D0 (en) 1989-11-01
US4748419A (en) 1988-05-31
GB2189956A (en) 1987-11-04
GB2189956B (en) 1990-09-26
DE3713821A1 (de) 1987-10-29
DE3713821C2 (de) 1998-07-09
FR2598049A1 (fr) 1987-10-30
KR870010685A (ko) 1987-11-30
GB2222044A (en) 1990-02-21
GB8709989D0 (en) 1987-06-03

Similar Documents

Publication Publication Date Title
JPS62260408A (ja) 分離障壁に結合される信号のタイミングが精密な絶縁増幅器
US4835486A (en) Isolation amplifier with precise timing of signals coupled across isolation barrier
US5252865A (en) Integrating phase detector
JPH01500868A (ja) 直角信号発生器
US5200716A (en) Cut-off frequency automatic adjusting filter
KR880002499B1 (ko) 선형 전파 정류기 회로
US4395703A (en) Precision digital random data generator
US5760653A (en) Phase-locked loop for clock recovery
US4642489A (en) Sampled data amplitude linear phase detector
US4280100A (en) Time modulation pulse averaging demodulator
US3946253A (en) Pulse train generator
JPS6223224A (ja) デイジタル中継器用直流再生回路
JP2890537B2 (ja) 位相同期発振器
JPH08237077A (ja) ９０゜移相器
JPH043370A (ja) 位相同期用半導体集積回路
JP3196949B2 (ja) データ信号位相比較回路
US3435354A (en) Pulse type demodulator system for angle modulated signals utilizing the characteristics of a tunnel diode for forming the pulse train
JP2573172B2 (ja) 電圧制御発振器
JP2711343B2 (ja) パイロット信号除去回路
JPS5822346Y2 (ja) 位相同期発振器
EP0585557A1 (en) Non-linear burst mode data receiver
JPS5933921A (ja) 移相回路
JP2602484Y2 (ja) Ｆｍステレオ復調用ｐｌｌ回路
JPH0411409A (ja) データ遅延回路
JPS6226607B2 (ja)