JPH02174315A - アナログスイッチ回路及び楽音信号発生回路 - Google Patents
アナログスイッチ回路及び楽音信号発生回路Info
- Publication number
- JPH02174315A JPH02174315A JP63329667A JP32966788A JPH02174315A JP H02174315 A JPH02174315 A JP H02174315A JP 63329667 A JP63329667 A JP 63329667A JP 32966788 A JP32966788 A JP 32966788A JP H02174315 A JPH02174315 A JP H02174315A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- analog switch
- circuit
- vth
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 abstract 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁ゲート型トランジスタで構成され、特に
低電圧で使用されるアナログスイッチに関する。
低電圧で使用されるアナログスイッチに関する。
［従来の技術〕
従来の絶縁ゲート型トランジスタで構成されたトランス
ミッションゲートのアナログスイッチはそのトランジス
タ（以下Ｔｒ）のしきい！ｆｆｌ圧（以下ｖｔｈ）は、
第２図に示す様に、他のロジックに一般に使われるトラ
ンジスタと同一の物が使用されていた。また、ゲート信
号もＶｔｒの４倍以上の電圧が加えられていた。
ミッションゲートのアナログスイッチはそのトランジス
タ（以下Ｔｒ）のしきい！ｆｆｌ圧（以下ｖｔｈ）は、
第２図に示す様に、他のロジックに一般に使われるトラ
ンジスタと同一の物が使用されていた。また、ゲート信
号もＶｔｒの４倍以上の電圧が加えられていた。
ところが従来のトランスミッションゲートのアナログス
イッチの１１．２のトランジスタのＶｔｈが０．６Ｖ程
度のであり、７のＶＤＤｌが１．５Ｖぐらいに低い場合
において、トランスミッションの入力電位が、０．７ｖ
ぐらいの時、１１．２のトランジスタにかかる実効ゲー
トバイアス５２．５３はそれぞれ、０．２Ｖ、０．ＩＶ
と小すイタめ、アナログスイッチの抵抗値は、急激に増
加してしまう。このアナログスイッチか第３図の様なＲ
−２Ｒのデジタルアナログ変換回路（以上り／Ａ回路）
等に使イ〕れた場合、直列抵抗値が変化し、抵抗比か変
わるため、出力電圧が異常になってしまう。また第４図
の様に、アンプの入力信号のＯＮ、ＯＦＦを制御する所
に使イ〕れた場合には、アンプのゲインが変化してしま
う。第５図に、電源電圧が１，５Ｖの時に、人力電位が
変化した時の、アナログスイッチの抵抗性の変化を示す
。抵抗値の急激な変化を防ぐために、トランジスタのサ
イズを大きくし抵抗を下げるとすれば、３０倍以上のサ
イズが必要となり、大きくなってしまい、集積回路（以
上ＩＣ）のチップサイズが大きくなり、コスト高になっ
てしまう。等の間；吊点があった。
イッチの１１．２のトランジスタのＶｔｈが０．６Ｖ程
度のであり、７のＶＤＤｌが１．５Ｖぐらいに低い場合
において、トランスミッションの入力電位が、０．７ｖ
ぐらいの時、１１．２のトランジスタにかかる実効ゲー
トバイアス５２．５３はそれぞれ、０．２Ｖ、０．ＩＶ
と小すイタめ、アナログスイッチの抵抗値は、急激に増
加してしまう。このアナログスイッチか第３図の様なＲ
−２Ｒのデジタルアナログ変換回路（以上り／Ａ回路）
等に使イ〕れた場合、直列抵抗値が変化し、抵抗比か変
わるため、出力電圧が異常になってしまう。また第４図
の様に、アンプの入力信号のＯＮ、ＯＦＦを制御する所
に使イ〕れた場合には、アンプのゲインが変化してしま
う。第５図に、電源電圧が１，５Ｖの時に、人力電位が
変化した時の、アナログスイッチの抵抗性の変化を示す
。抵抗値の急激な変化を防ぐために、トランジスタのサ
イズを大きくし抵抗を下げるとすれば、３０倍以上のサ
イズが必要となり、大きくなってしまい、集積回路（以
上ＩＣ）のチップサイズが大きくなり、コスト高になっ
てしまう。等の間；吊点があった。
以上の様な問題点を解決するために、本発明の低電圧ア
ナログスイッチ回路は、以下の事を特徴とする。
ナログスイッチ回路は、以下の事を特徴とする。
少なくとも絶縁ゲート型トランジスタにより構成される
、トランスミッションゲート、前記トランスミッション
ゲートのゲート信号となる第１の電源系、トランスミッ
ションゲートの人力電位となる第２の電源系、第２の電
源電圧は、第１の電源電圧よりも低く、第１の電源電圧
は、他のロジックに使用される一般のｖｔｈの１．５〜
３倍程度の低電圧により構成されるアナログスイッチ回
路において、トランスミッションゲートの片側トランジ
スタのｖｔｈを低くする。
、トランスミッションゲート、前記トランスミッション
ゲートのゲート信号となる第１の電源系、トランスミッ
ションゲートの人力電位となる第２の電源系、第２の電
源電圧は、第１の電源電圧よりも低く、第１の電源電圧
は、他のロジックに使用される一般のｖｔｈの１．５〜
３倍程度の低電圧により構成されるアナログスイッチ回
路において、トランスミッションゲートの片側トランジ
スタのｖｔｈを低くする。
第１図に本発明のアナログスイッチ回路の一例を示す。
２は絶縁ゲート型ＮｃｈＴｒ （以下Ｍ。
５ＮｃｈＴｒ）１は絶縁ゲート型ＰｃｈＴｒ （以下Ｍ
ｏ５ＰｃｈＴｒ）であり、この例の場合Ｐ型基板を使用
しているため、電源電位は、ＧＮＤに対してプラス方向
の複数電源構成が可能である。
ｏ５ＰｃｈＴｒ）であり、この例の場合Ｐ型基板を使用
しているため、電源電位は、ＧＮＤに対してプラス方向
の複数電源構成が可能である。
ここで７のＶＤＤｌは１．５■、８のＶｏｏ２は１、’
２Ｖ、９の電位は、０〜１．２Ｖの間で変化する様にな
っている。この様な電源構成の場合、１のＰｃｈＴｒ側
のみ、ｖｔｈを低くする。３．４のトランジスタのｖｔ
ｈは、通常のロジックで使用されるものと同一で、Ｐｃ
ｈＳＮｃｈともに０．５Ｖである。１のＰｃｈＴｒのｖ
ｔｈは、０．１５Ｖ程度に低くすれば良い。もしも、２
のＮｃｈＴｒまでｖｔｈをドげてしまうと、両方の、ｖ
ｔｈが低いため、Ｔ「か完全にオフしないので、（Ｔｒ
はｖｔｈが低く過ぎるとオフしきれず電流リークを起こ
す。また温度上！ｒ１するとｖｔｈが低丁するためリー
クが大きくなる。）スイッチの役１１を果たさない。こ
こで、Ｐｃｈ側たけに入れた理由は、トランスミッショ
ンのゲートに入る信号が、”Ｄ１１１系の信号なので、
トランスミッションのＰｃｈＴｒをオフさせる時、ＶＤ
Ｔ）１の電位がゲートに加わる。したがって実効ゲート
電位は、マイナス０．４５Ｖ （ＰｃｈＶｔｈＯ，１５
Ｖ＋０゜３ Ｖ （ＶＩＨｌｌＶｌ）Ｄ２） ）となり
、ＰｃｈＴｒは、完全にオフするからである。
２Ｖ、９の電位は、０〜１．２Ｖの間で変化する様にな
っている。この様な電源構成の場合、１のＰｃｈＴｒ側
のみ、ｖｔｈを低くする。３．４のトランジスタのｖｔ
ｈは、通常のロジックで使用されるものと同一で、Ｐｃ
ｈＳＮｃｈともに０．５Ｖである。１のＰｃｈＴｒのｖ
ｔｈは、０．１５Ｖ程度に低くすれば良い。もしも、２
のＮｃｈＴｒまでｖｔｈをドげてしまうと、両方の、ｖ
ｔｈが低いため、Ｔ「か完全にオフしないので、（Ｔｒ
はｖｔｈが低く過ぎるとオフしきれず電流リークを起こ
す。また温度上！ｒ１するとｖｔｈが低丁するためリー
クが大きくなる。）スイッチの役１１を果たさない。こ
こで、Ｐｃｈ側たけに入れた理由は、トランスミッショ
ンのゲートに入る信号が、”Ｄ１１１系の信号なので、
トランスミッションのＰｃｈＴｒをオフさせる時、ＶＤ
Ｔ）１の電位がゲートに加わる。したがって実効ゲート
電位は、マイナス０．４５Ｖ （ＰｃｈＶｔｈＯ，１５
Ｖ＋０゜３ Ｖ （ＶＩＨｌｌＶｌ）Ｄ２） ）となり
、ＰｃｈＴｒは、完全にオフするからである。
第６図に上記実施例を使用した、Ｄ／Ａ回路の構成例を
示している。この回路は、楽音発生回路の一部分で、４
０はデジタルエンベローブ発生回路であり、４６に０．
３Ｖ〜１．２Ｖの間でエンベロープ波形を発生する。４
６の次段は、音色発生回路である。４６のエンベロープ
電位を入力とし、４１の音色波形データ発生回路のデー
タにより、エンベロープの加わった音色を５０に出力す
る回路である。この回路のＶ。Ｄは１．５Ｖ以上である
。４５のＤ／Ａ回路のラダー抵抗性は１００にΩ程度、
アナログスイッチの抵抗は、ラダー抵抗から無視できる
くらい小さくしなければならない、最大でも２にΩぐら
いにしなければならない。
示している。この回路は、楽音発生回路の一部分で、４
０はデジタルエンベローブ発生回路であり、４６に０．
３Ｖ〜１．２Ｖの間でエンベロープ波形を発生する。４
６の次段は、音色発生回路である。４６のエンベロープ
電位を入力とし、４１の音色波形データ発生回路のデー
タにより、エンベロープの加わった音色を５０に出力す
る回路である。この回路のＶ。Ｄは１．５Ｖ以上である
。４５のＤ／Ａ回路のラダー抵抗性は１００にΩ程度、
アナログスイッチの抵抗は、ラダー抵抗から無視できる
くらい小さくしなければならない、最大でも２にΩぐら
いにしなければならない。
したがってそこからアナログスイッチのＴｒサイズが決
定されるが、第５図のグラフに示す様に、ｖｔｈを低く
していないものは、最大５０ ＫΩにも達する為、出力
に歪んだ音が出てしまう。ところがＴｒが同一サイズで
もＰｃｈＴｒのｖｔｈを下げただけで最大で１．５にΩ
程度になってしまう。もし、ｖｔｈを下げずにＴｒサイ
ズを大きくして、同レベルにするとしたら、３２倍以上
のサイズｕｐが必要になる。３２倍も大きくした、アナ
ログスイッチが５ヶ以上もできたら、相当な面積を要し
、チップサイズがざい増大してしまっていた訳である。
定されるが、第５図のグラフに示す様に、ｖｔｈを低く
していないものは、最大５０ ＫΩにも達する為、出力
に歪んだ音が出てしまう。ところがＴｒが同一サイズで
もＰｃｈＴｒのｖｔｈを下げただけで最大で１．５にΩ
程度になってしまう。もし、ｖｔｈを下げずにＴｒサイ
ズを大きくして、同レベルにするとしたら、３２倍以上
のサイズｕｐが必要になる。３２倍も大きくした、アナ
ログスイッチが５ヶ以上もできたら、相当な面積を要し
、チップサイズがざい増大してしまっていた訳である。
またＮｃｈＴｒの方のｖｔｈを下げていないのは、上記
説明の通りアンログスイッチ、オフ時のリークを防ぐも
のである。
説明の通りアンログスイッチ、オフ時のリークを防ぐも
のである。
上記具体例は、はんの−例であり、使用基板がＮ型基板
の時、ＮｃｈＴｒ側のみのｖｔｈを低くしたとしても、
本発明を逸脱しない。もちろん、電源電圧、ｖｔｈ電圧
値が違ったとしても、本発明を逸脱しない。
の時、ＮｃｈＴｒ側のみのｖｔｈを低くしたとしても、
本発明を逸脱しない。もちろん、電源電圧、ｖｔｈ電圧
値が違ったとしても、本発明を逸脱しない。
以上述べた通り、本発明の低電圧アンログスイッチ回路
を使用すれば、ｖｔｈの２〜３倍程度の低電圧でも、抵
抗値の急激な変化を起こさないで動作するアナログスイ
ッチを提供するｊＪｌができる。
を使用すれば、ｖｔｈの２〜３倍程度の低電圧でも、抵
抗値の急激な変化を起こさないで動作するアナログスイ
ッチを提供するｊＪｌができる。
また、Ｔｒサイズををｕｐする必要がないので、ＩＣの
チップサイズを小さくする！ｊ「が可能である。
チップサイズを小さくする！ｊ「が可能である。
したがってＩＣのコストを下げる事が可能である。
第１図は本発明の構成を特徴とする低電圧アナログスイ
ッチ回路の実施例を表わす図。 第２図は従来の（ｈ成のアナログスイッチ回路を表わす
図。 第３図は従来の（１が成のＤ／Ａ回路を表わす図。 第４図は従来の増幅回路にアンログスイッチをつけた時
の回路を表わす図。 第５図は■。ｏ＝１．５Ｖの時の従来のアナログスイッ
チの抵抗値を表わす図。 第６図は本発明の構成の低電圧アナログスイッチを楽音
発生回路に使用した時の実施例を表わす図。 １ ・ ・ φ ２．４ ・ ３１ ・ ５ ・ ・ ・ ６ ・ ・ ・ 訃・・ ９ ・ ・ ・ ｖｔｈを低くしたＰ ｃ ｈ Ｔ ｒ 通常のｖｔｈのＮｃ ｈＴ ｒ 通常のｖｔｈのＰｃｈＴｒ ロジック回路 Ｄ／Ａ回路 ＶＤＤｌよりも低い電位の電源 Ｄ／Ａ回路の出力（アナログスイッ チの人力） アナログスイッチの出力 通常のｖｔｈのＰｃｈＴｒ 従来のアナログスイッチ 通常のｖｔｈのＮｃｈＴｒ Ｒ−２ＲのＤ／Ａ回路 レギュレータ回路あるいは、他の Ｄ／Ａ回路 ２０の出力でＶｌ、Ｄｌより低い電位 出力 従来のアナログスイッチ オペアンプのアナログスイッチ オペアンプ 人力信号 抵抗 抵抗値〔ＫΩ〕 入力電圧〔Ｖ〕 アナログスイッチの抵抗値曲線 実効ゲートバイアスが充分ある時の 抵抗値 ４２・・・レギュレータ回路 １０ ・ １１ ・ １５ ・ １６ ・ １７ ・ ２０ ・ １９ ・ ２］ ・ ２２ ・ ２３ ・ ２４ ・ ２５争 ２６ 俸 ３０ ・ ３１ ・ ３２ ・ ３３ ・ ４３ 停 ・ ・ ４４ ・ ４５・ ４６φ ４７ ・ ５０ ・ ｖＤＤｌよりも低い電位のレギュレー タ出力 Ｖｏｏ２系のインバータ Ｒ−２ＲのＤ／Ａ回路 ボルテージフォロア回路 ＶＤＤｌ系のインバータ 楽音発生回路の出力 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）第１図 第２図 第３図 第４図
ッチ回路の実施例を表わす図。 第２図は従来の（ｈ成のアナログスイッチ回路を表わす
図。 第３図は従来の（１が成のＤ／Ａ回路を表わす図。 第４図は従来の増幅回路にアンログスイッチをつけた時
の回路を表わす図。 第５図は■。ｏ＝１．５Ｖの時の従来のアナログスイッ
チの抵抗値を表わす図。 第６図は本発明の構成の低電圧アナログスイッチを楽音
発生回路に使用した時の実施例を表わす図。 １ ・ ・ φ ２．４ ・ ３１ ・ ５ ・ ・ ・ ６ ・ ・ ・ 訃・・ ９ ・ ・ ・ ｖｔｈを低くしたＰ ｃ ｈ Ｔ ｒ 通常のｖｔｈのＮｃ ｈＴ ｒ 通常のｖｔｈのＰｃｈＴｒ ロジック回路 Ｄ／Ａ回路 ＶＤＤｌよりも低い電位の電源 Ｄ／Ａ回路の出力（アナログスイッ チの人力） アナログスイッチの出力 通常のｖｔｈのＰｃｈＴｒ 従来のアナログスイッチ 通常のｖｔｈのＮｃｈＴｒ Ｒ−２ＲのＤ／Ａ回路 レギュレータ回路あるいは、他の Ｄ／Ａ回路 ２０の出力でＶｌ、Ｄｌより低い電位 出力 従来のアナログスイッチ オペアンプのアナログスイッチ オペアンプ 人力信号 抵抗 抵抗値〔ＫΩ〕 入力電圧〔Ｖ〕 アナログスイッチの抵抗値曲線 実効ゲートバイアスが充分ある時の 抵抗値 ４２・・・レギュレータ回路 １０ ・ １１ ・ １５ ・ １６ ・ １７ ・ ２０ ・ １９ ・ ２］ ・ ２２ ・ ２３ ・ ２４ ・ ２５争 ２６ 俸 ３０ ・ ３１ ・ ３２ ・ ３３ ・ ４３ 停 ・ ・ ４４ ・ ４５・ ４６φ ４７ ・ ５０ ・ ｖＤＤｌよりも低い電位のレギュレー タ出力 Ｖｏｏ２系のインバータ Ｒ−２ＲのＤ／Ａ回路 ボルテージフォロア回路 ＶＤＤｌ系のインバータ 楽音発生回路の出力 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）第１図 第２図 第３図 第４図
Claims (1)
- 少なくとも絶縁ゲート型トランジスタにより構成される
、トランスミッションゲート、前記トランスミッション
ゲートのゲート信号となる第１の電源系、トランスミッ
ションゲートの入力電位となる第２の電源系、第２の電
源電圧は、第１の電源電圧よりも低く、第１の電源電圧
は、他のロジックに使用される一般のしきい値電圧の１
．５〜３倍程度の低電圧により構成される低電圧アナロ
グスイッチ回路において、トランスミッションゲートの
片側トランジスタのしきい値電圧を低くしたことを特徴
とする低電圧アナログスイッチ回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329667A JP2797354B2 (ja) | 1988-12-27 | 1988-12-27 | アナログスイッチ回路及び楽音信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329667A JP2797354B2 (ja) | 1988-12-27 | 1988-12-27 | アナログスイッチ回路及び楽音信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02174315A true JPH02174315A (ja) | 1990-07-05 |
| JP2797354B2 JP2797354B2 (ja) | 1998-09-17 |
Family
ID=18223917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63329667A Expired - Fee Related JP2797354B2 (ja) | 1988-12-27 | 1988-12-27 | アナログスイッチ回路及び楽音信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797354B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2220209A1 (es) * | 2003-04-25 | 2004-12-01 | Universidad De Sevilla | Metodo para conmutar interruptores bajo condiciones de baja tension de alimentacion e interruptor para la puesta en practica del mismo. |
| JP2016189539A (ja) * | 2015-03-30 | 2016-11-04 | ラピスセミコンダクタ株式会社 | Ｒ−２ｒラダー抵抗回路、ラダー抵抗型ｄ／ａ変換回路、及び半導体装置 |
| JP2019096375A (ja) * | 2017-11-20 | 2019-06-20 | ローム株式会社 | 半導体装置 |
-
1988
- 1988-12-27 JP JP63329667A patent/JP2797354B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2220209A1 (es) * | 2003-04-25 | 2004-12-01 | Universidad De Sevilla | Metodo para conmutar interruptores bajo condiciones de baja tension de alimentacion e interruptor para la puesta en practica del mismo. |
| JP2016189539A (ja) * | 2015-03-30 | 2016-11-04 | ラピスセミコンダクタ株式会社 | Ｒ−２ｒラダー抵抗回路、ラダー抵抗型ｄ／ａ変換回路、及び半導体装置 |
| JP2019096375A (ja) * | 2017-11-20 | 2019-06-20 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2797354B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001251B1 (ko) | 전압 제어회로 | |
| CA2043610A1 (en) | Drive circuit comprising a subsidiary drive circuit | |
| KR970017598A (ko) | 반도체 장치 및 그 제어 회로 | |
| KR960704393A (ko) | 하이 스윙 인터페이스 단(high swing interface stage) | |
| EP0341740A2 (en) | Complementary output circuit for logic circuit | |
| EP0090662A2 (en) | Boosting circuit | |
| KR900003834B1 (ko) | 반도체 집적회로 | |
| KR890013769A (ko) | 중간전위생성회로 | |
| JPH02174315A (ja) | アナログスイッチ回路及び楽音信号発生回路 | |
| US5416368A (en) | Level conversion output circuit with reduced power consumption | |
| JPH04269011A (ja) | レベルシフト回路 | |
| JPH0685497B2 (ja) | 半導体集積回路 | |
| JPS5795726A (en) | Voltage level shift circuit | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| KR100268948B1 (ko) | 트랜스미션 게이트 회로 | |
| JPH0234022A (ja) | パルス出力回路 | |
| JPS62125713A (ja) | 半導体集積回路 | |
| JPH06260927A (ja) | 相補型電界効果トランジスタ論理回路 | |
| JPH0613872A (ja) | Ｃｍｏｓバッファ回路 | |
| JP2002100978A (ja) | 両極性レベルシフト回路 | |
| JPH04104509A (ja) | 出力回路 | |
| JPH0286213A (ja) | アナログスイッチ回路 | |
| KR20000017654A (ko) | 반도체 집적회로 | |
| CN117665368A (zh) | 高压信号检测电路 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |