JP2797354B2 - アナログスイッチ回路及び楽音信号発生回路 - Google Patents
アナログスイッチ回路及び楽音信号発生回路Info
- Publication number
- JP2797354B2 JP2797354B2 JP63329667A JP32966788A JP2797354B2 JP 2797354 B2 JP2797354 B2 JP 2797354B2 JP 63329667 A JP63329667 A JP 63329667A JP 32966788 A JP32966788 A JP 32966788A JP 2797354 B2 JP2797354 B2 JP 2797354B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- transistor
- circuit
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁ゲート型トランジスタで構成され、特
に低電圧で使用されるアナログスイッチに関する。
に低電圧で使用されるアナログスイッチに関する。
従来の絶縁ゲート型トランジスタで構成されたトラン
スミッションゲートのアナログスイッチはそのトランジ
スタ（以下Tr）のしきい値電圧（以下Vth）は、第２図
に示す様に、他のロジックに一般に使われるトランジス
タと同一の物が使用されていた。また、ゲート信号もVt
hの４倍以上の電圧が加えられていた。
スミッションゲートのアナログスイッチはそのトランジ
スタ（以下Tr）のしきい値電圧（以下Vth）は、第２図
に示す様に、他のロジックに一般に使われるトランジス
タと同一の物が使用されていた。また、ゲート信号もVt
hの４倍以上の電圧が加えられていた。
ところが従来のトランスミッションゲートのアナログ
スイッチの11、２のトランジスタのVthが0.6V程度であ
り、７のVDD１が1.5Vぐらいに低い場合において、トラ
ンスミッションの入力電位が、0.7Vぐらいの時、11、２
のトランジスタにかかる実効ゲートバイアス52、53はそ
れぞれ、0.2V、0.1Vと小さいためアナログスイッチの抵
抗値は、急激に増加してしまう。このアナログスイッチ
が第３図の様なＲ−2Rのデジタルアナログ変換回路（以
下D/A回路）等に使われた場合、直列抵抗値が変化し、
抵抗比が変わるため、出力電圧が異常になってしまう。
また第４図の様に、アンプの入力信号のON、OFFを制御
する所に使われた場合には、アンプのゲインが変化して
しまう。第５図に、電源電圧が1.5Vの時に、入力電位が
変化した時の、アナログスイッチの抵抗値の変化を示
す。抵抗値の急激な変化を防ぐために、トランジスタの
サイズを大きくし抵抗を下げるとすれば、30倍以上のサ
イズが必要となり、大きくなってしまい、集積回路（以
下IC）のチップサイズが大きくなり、コスト高になって
しまう。等の問題点があった。
スイッチの11、２のトランジスタのVthが0.6V程度であ
り、７のVDD１が1.5Vぐらいに低い場合において、トラ
ンスミッションの入力電位が、0.7Vぐらいの時、11、２
のトランジスタにかかる実効ゲートバイアス52、53はそ
れぞれ、0.2V、0.1Vと小さいためアナログスイッチの抵
抗値は、急激に増加してしまう。このアナログスイッチ
が第３図の様なＲ−2Rのデジタルアナログ変換回路（以
下D/A回路）等に使われた場合、直列抵抗値が変化し、
抵抗比が変わるため、出力電圧が異常になってしまう。
また第４図の様に、アンプの入力信号のON、OFFを制御
する所に使われた場合には、アンプのゲインが変化して
しまう。第５図に、電源電圧が1.5Vの時に、入力電位が
変化した時の、アナログスイッチの抵抗値の変化を示
す。抵抗値の急激な変化を防ぐために、トランジスタの
サイズを大きくし抵抗を下げるとすれば、30倍以上のサ
イズが必要となり、大きくなってしまい、集積回路（以
下IC）のチップサイズが大きくなり、コスト高になって
しまう。等の問題点があった。
以上の様な問題点を解決するために、本発明の低電圧
アナログスイッチ回路は、以下の事を特徴とする。
アナログスイッチ回路は、以下の事を特徴とする。
第１に、相補型絶縁ゲート型トランジスタにより構成
されるトランスミッションゲートと、前記相補型ゲート
絶縁型トランジスタのゲート制御信号を出力する第１の
電位出力手段と、前記トランスミッションゲートの入力
電圧を出力する第２の電位出力手段とを備え、 前記第２の電位出力手段からの入力電圧は前記第１の
電位出力手段から出力されるゲート制御信号の電圧より
低く、前記ゲート制御信号の電圧は前記第１の電位出力
手段を構成するトランジスタのしきい値電圧の1.5〜３
倍の電圧であるアナログスイッチ回路において、 前記ゲート制御信号のGNDではない電位により非導通
制御される前記トランスミッションゲートの第１導電型
絶縁ゲート型トランジスタのしきい値電圧は、前記トラ
ンスミッションゲートの第２導電型絶縁ゲート型トラン
ジスタのしきい値電圧より低くすることを特徴とする。
されるトランスミッションゲートと、前記相補型ゲート
絶縁型トランジスタのゲート制御信号を出力する第１の
電位出力手段と、前記トランスミッションゲートの入力
電圧を出力する第２の電位出力手段とを備え、 前記第２の電位出力手段からの入力電圧は前記第１の
電位出力手段から出力されるゲート制御信号の電圧より
低く、前記ゲート制御信号の電圧は前記第１の電位出力
手段を構成するトランジスタのしきい値電圧の1.5〜３
倍の電圧であるアナログスイッチ回路において、 前記ゲート制御信号のGNDではない電位により非導通
制御される前記トランスミッションゲートの第１導電型
絶縁ゲート型トランジスタのしきい値電圧は、前記トラ
ンスミッションゲートの第２導電型絶縁ゲート型トラン
ジスタのしきい値電圧より低くすることを特徴とする。
第２に、相補型絶縁ゲート型トランジスタにより構成
されるトランスミッションゲートと、前記相補型ゲート
絶縁型トランジスタのゲート制御信号を出力する音色波
形データ発生回路と、前記トランスミッションゲートの
入力電圧としてのエンベロープ波形電圧を出力するエン
ベロープ発生回路とを備え、 前記エンベロープ発生回路から出力されるエンベロー
プ波形電圧は前記音色波形データ発生手段から出力され
るゲート制御電圧より低く、前記ゲート制御信号の電圧
は前記音色波形データ発生手段を構成するトランジスタ
のしきい値電圧の1.5〜３倍の電圧である楽音信号発生
回路において、 前記ゲート制御信号のGNDではない電位により非導通
制御される前記トランスミッションゲートの第１導電型
絶縁ゲート型トランジスタのしきい値電圧は、前記トラ
ンスミッションゲートの第２導電型絶縁ゲート型トラン
ジスタのしきい値電圧より低くすることを特徴とする。
されるトランスミッションゲートと、前記相補型ゲート
絶縁型トランジスタのゲート制御信号を出力する音色波
形データ発生回路と、前記トランスミッションゲートの
入力電圧としてのエンベロープ波形電圧を出力するエン
ベロープ発生回路とを備え、 前記エンベロープ発生回路から出力されるエンベロー
プ波形電圧は前記音色波形データ発生手段から出力され
るゲート制御電圧より低く、前記ゲート制御信号の電圧
は前記音色波形データ発生手段を構成するトランジスタ
のしきい値電圧の1.5〜３倍の電圧である楽音信号発生
回路において、 前記ゲート制御信号のGNDではない電位により非導通
制御される前記トランスミッションゲートの第１導電型
絶縁ゲート型トランジスタのしきい値電圧は、前記トラ
ンスミッションゲートの第２導電型絶縁ゲート型トラン
ジスタのしきい値電圧より低くすることを特徴とする。
第１図に本発明のアナログスイッチ回路の一例を示
す。２は絶縁ゲート型NchTh（以下MosNchTr）１は絶縁
ゲート型PchTr（以下MosPchTr）であり、この例の場合
Ｐ型基板を使用しているため、電源電位は、GNDに対し
てプラス方向の複数電源構成が可能である。
す。２は絶縁ゲート型NchTh（以下MosNchTr）１は絶縁
ゲート型PchTr（以下MosPchTr）であり、この例の場合
Ｐ型基板を使用しているため、電源電位は、GNDに対し
てプラス方向の複数電源構成が可能である。
ここで７のVDD１は1.5V、８のVDD２は1.2V、９の電位
は、０〜1.2Vの間で変化する様になっている。この様な
電源構成の場合、１のPchTr側のみ、Vthを低くする。
２、３、４のトランジスタのVthは、通常のロジックで
使用されるものと同一で、Pch、Nchともに0.5Vである。
したがってVDD１はロジック回路のしきい値電圧の1.5〜
３倍の範囲のうちの３倍となっている。１のPchTrのVth
は、0.15V程度に低くすれば良い。もしも、２のNchTrま
でVthを下げてしまうと、両方の、Vthが低いため、Trが
完全にオフしないので、（TrはVthが低く過ぎるとオフ
しきれず電流リークを起こす。また温度上昇するとVth
が低下するためリークが大きくなる。）スイッチの役目
を果たさない。ここで、Pch側だけに入れた理由は、ト
ランスミッションのゲートに入る信号が、VDD１系の信
号なので、トランスミッションのPchTrをオフさせる
時、VDD１の電位がゲートに加わる。したがって実効ゲ
ート電位は、マイナス0.15V＝0.3V−0.15V＝（VDD１−V
DD２）−PchVthとなり、PchTrは、完全にオフするから
である。
は、０〜1.2Vの間で変化する様になっている。この様な
電源構成の場合、１のPchTr側のみ、Vthを低くする。
２、３、４のトランジスタのVthは、通常のロジックで
使用されるものと同一で、Pch、Nchともに0.5Vである。
したがってVDD１はロジック回路のしきい値電圧の1.5〜
３倍の範囲のうちの３倍となっている。１のPchTrのVth
は、0.15V程度に低くすれば良い。もしも、２のNchTrま
でVthを下げてしまうと、両方の、Vthが低いため、Trが
完全にオフしないので、（TrはVthが低く過ぎるとオフ
しきれず電流リークを起こす。また温度上昇するとVth
が低下するためリークが大きくなる。）スイッチの役目
を果たさない。ここで、Pch側だけに入れた理由は、ト
ランスミッションのゲートに入る信号が、VDD１系の信
号なので、トランスミッションのPchTrをオフさせる
時、VDD１の電位がゲートに加わる。したがって実効ゲ
ート電位は、マイナス0.15V＝0.3V−0.15V＝（VDD１−V
DD２）−PchVthとなり、PchTrは、完全にオフするから
である。
第６図に上記実施例を使用した、D/A回路の構成例を
示している。この回路は、楽音発生回路の一部分で、40
はデジタルエンベロープ発生回路であり、46に0.3V〜1.
2Vの間でエンベロープ波形を発生する。46の次段は、音
色発生回路である。46のエンベロープ電位を入力とし、
41の音色波形データ発生回路のデータにより、エンベロ
ープの加わった音色を50に出力する回路である。この回
路のVDDは1.5V以上である。45のD/A回路のラダー抵抗値
は100KΩ程度、アナログスイッチの抵抗は、ラダー抵抗
から無視できるくらい小さくしなければならない、最大
でも2KΩぐらいにしなければならない。したがってそこ
からアナログスイッチのTrサイズが決定されるが、第５
図のグラフに示す様に、Vthを低くしていないものは、
最大50KΩにも達する為、出力に歪んだ音が出てしま
う。ところがTrが同一サイズでもPchTrのVthを下げただ
けで最大で1.5KΩ程度になってしまう。もし、Vthを下
げずにTrサイズを大きくして、同レベルにするとした
ら、32倍以上のサイズupが必要になる。32倍も大きくし
た、アナログスイッチが５ケ以上もできたら、相当な面
積を要し、チップサイズが増大してしまっていた訳であ
る。またNchTrの方のVthを下げていないのは、上記説明
の通りアンログスイッチ、オフ時のリークを防ぐもので
ある。
示している。この回路は、楽音発生回路の一部分で、40
はデジタルエンベロープ発生回路であり、46に0.3V〜1.
2Vの間でエンベロープ波形を発生する。46の次段は、音
色発生回路である。46のエンベロープ電位を入力とし、
41の音色波形データ発生回路のデータにより、エンベロ
ープの加わった音色を50に出力する回路である。この回
路のVDDは1.5V以上である。45のD/A回路のラダー抵抗値
は100KΩ程度、アナログスイッチの抵抗は、ラダー抵抗
から無視できるくらい小さくしなければならない、最大
でも2KΩぐらいにしなければならない。したがってそこ
からアナログスイッチのTrサイズが決定されるが、第５
図のグラフに示す様に、Vthを低くしていないものは、
最大50KΩにも達する為、出力に歪んだ音が出てしま
う。ところがTrが同一サイズでもPchTrのVthを下げただ
けで最大で1.5KΩ程度になってしまう。もし、Vthを下
げずにTrサイズを大きくして、同レベルにするとした
ら、32倍以上のサイズupが必要になる。32倍も大きくし
た、アナログスイッチが５ケ以上もできたら、相当な面
積を要し、チップサイズが増大してしまっていた訳であ
る。またNchTrの方のVthを下げていないのは、上記説明
の通りアンログスイッチ、オフ時のリークを防ぐもので
ある。
上記具体例は、ほんの一例であり、使用基板がＮ型基
板の時、NchTr側のみのVthを低くしたとしても、本発明
を逸脱しない。もちろん、電源電圧、Vth電圧値が違っ
たとしても、本発明を逸脱しない。
板の時、NchTr側のみのVthを低くしたとしても、本発明
を逸脱しない。もちろん、電源電圧、Vth電圧値が違っ
たとしても、本発明を逸脱しない。
以上述べた通り、本発明の低電圧アナログスイッチ回
路を使用すれば、Vthの２〜３倍程度の低電圧でも、抵
抗値の急激な変化を起こさないで動作するアナログスイ
ッチを提供する事ができる。また、Trサイズををupする
必要がないので、ICのチップサイズを小さくする事が可
能である。したがってICのコストを下げる事が可能であ
る。
路を使用すれば、Vthの２〜３倍程度の低電圧でも、抵
抗値の急激な変化を起こさないで動作するアナログスイ
ッチを提供する事ができる。また、Trサイズををupする
必要がないので、ICのチップサイズを小さくする事が可
能である。したがってICのコストを下げる事が可能であ
る。
第１図は本発明の構成を特徴とする低電圧アナログスイ
ッチ回路の実施例を表わす図。 第２図は従来の構成のアナログスイッチ回路を表わす
図。 第３図は従来の構成のD/A回路を表わす図。 第４図は従来の増幅回路にアナログスイッチをつけた時
の回路を表わす図。 第５図はVDD１＝1.5Vの時の従来のアナログスイッチの
抵抗値を表わす図。 第６図は本発明の構成の低電圧アナログスイッチを楽音
発生回路に使用した時の実施例を表わす図。 １……Vthを低くしたPchTr ２、４……通常のVthのNchTr ３……通常のVthのPchTr ５……ロジック回路 ６……D/A回路 ８……VDD１よりも低い電位の電源 ９……D/A回路の出力（アナログスイッチの入力） 10……アナログスイッチの出力 11……通常のVthのPchTr 15……従来のアナログスイッチ 16……通常のVthのNchTr 17……Ｒ−2RのD/A回路 20……レギュレータ回路あるいは、他のD/A回路 19……20の出力でVDD１より低い電位 21……出力 22……従来のアナログスイッチ 23……オペアンプのアナログスイッチ 24……オペアンプ 25……入力信号 26……抵抗 30……抵抗値〔ＫΩ〕 31……入力電圧〔Ｖ〕 32……アナログスイッチの抵抗値曲線 33……実効ゲートバイアスが充分ある時の抵抗値 42……レギュレータ回路 43……VDD１よりも低い電位のレギュレータ出力 44……VDD２系のインバータ 45……Ｒ−2RのD/A回路 46……ボルテージフォロア回路 47……VDD１系のインバータ 50……楽音発生回路の出力
ッチ回路の実施例を表わす図。 第２図は従来の構成のアナログスイッチ回路を表わす
図。 第３図は従来の構成のD/A回路を表わす図。 第４図は従来の増幅回路にアナログスイッチをつけた時
の回路を表わす図。 第５図はVDD１＝1.5Vの時の従来のアナログスイッチの
抵抗値を表わす図。 第６図は本発明の構成の低電圧アナログスイッチを楽音
発生回路に使用した時の実施例を表わす図。 １……Vthを低くしたPchTr ２、４……通常のVthのNchTr ３……通常のVthのPchTr ５……ロジック回路 ６……D/A回路 ８……VDD１よりも低い電位の電源 ９……D/A回路の出力（アナログスイッチの入力） 10……アナログスイッチの出力 11……通常のVthのPchTr 15……従来のアナログスイッチ 16……通常のVthのNchTr 17……Ｒ−2RのD/A回路 20……レギュレータ回路あるいは、他のD/A回路 19……20の出力でVDD１より低い電位 21……出力 22……従来のアナログスイッチ 23……オペアンプのアナログスイッチ 24……オペアンプ 25……入力信号 26……抵抗 30……抵抗値〔ＫΩ〕 31……入力電圧〔Ｖ〕 32……アナログスイッチの抵抗値曲線 33……実効ゲートバイアスが充分ある時の抵抗値 42……レギュレータ回路 43……VDD１よりも低い電位のレギュレータ出力 44……VDD２系のインバータ 45……Ｒ−2RのD/A回路 46……ボルテージフォロア回路 47……VDD１系のインバータ 50……楽音発生回路の出力
Claims (2)
- 【請求項１】相補型絶縁ゲート型トランジスタにより構
成されるトランスミッションゲートと、前記相補型ゲー
ト絶縁型トランジスタのゲート制御信号を出力する第１
の電位出力手段と、前記トランスミッションゲートの入
力電圧を出力する第２の電位出力手段とを備え、 前記第２の電位出力手段からの入力電圧は前記第１の電
位出力手段から出力されるゲート制御信号の電圧より低
く、前記ゲート制御信号の電圧は前記第１の電位出力手
段を構成するトランジスタのしきい値電圧の1.5〜３倍
の電圧であるアナログスイッチ回路において、 前記ゲート制御信号のGNDではない電位により非導通制
御される前記トランスミッションゲートの第１導電型絶
縁ゲート型トランジスタのしきい値電圧は、前記トラン
スミッションゲートの第２導電型絶縁ゲート型トランジ
スタのしきい値電圧より低くすることを特徴とするアナ
ログスイッチ回路。 - 【請求項２】相補型絶縁ゲート型トランジスタにより構
成されるトランスミッションゲートと、前記相補型ゲー
ト絶縁型トランジスタのゲート制御信号を出力する音色
波形データ発生回路と、前記トランスミッションゲート
の入力電圧としてのエンベロープ波形電圧を出力するエ
ンベロープ発生回路とを備え、 前記エンベロープ発生回路から出力されるエンベロープ
波形電圧は前記音色波形データ発生手段から出力される
ゲート制御電圧より低く、前記ゲート制御信号の電圧は
前記音色波形データ発生手段を構成するトランジスタの
しきい値電圧の1.5〜３倍の電圧である楽音信号発生回
路において、 前記ゲート制御信号のGNDではない電位により非導通制
御される前記トランスミッションゲートの第１導電型絶
縁ゲート型トランジスタのしきい値電圧は、前記トラン
スミッションゲートの第２導電型絶縁ゲート型トランジ
スタのしきい値電圧より低くすることを特徴とする楽音
信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329667A JP2797354B2 (ja) | 1988-12-27 | 1988-12-27 | アナログスイッチ回路及び楽音信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329667A JP2797354B2 (ja) | 1988-12-27 | 1988-12-27 | アナログスイッチ回路及び楽音信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02174315A JPH02174315A (ja) | 1990-07-05 |
| JP2797354B2 true JP2797354B2 (ja) | 1998-09-17 |
Family
ID=18223917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63329667A Expired - Fee Related JP2797354B2 (ja) | 1988-12-27 | 1988-12-27 | アナログスイッチ回路及び楽音信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797354B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2220209B1 (es) * | 2003-04-25 | 2006-01-16 | Universidad De Sevilla | Metodo para conmutar interruptores bajo condiciones de baja tension de alimentacion e interruptor para la puesta en practica del mismo. |
| JP6767732B2 (ja) * | 2015-03-30 | 2020-10-14 | ラピスセミコンダクタ株式会社 | Ｒ−２ｒラダー抵抗回路、ラダー抵抗型ｄ／ａ変換回路、及び半導体装置 |
| JP7262202B2 (ja) * | 2017-11-20 | 2023-04-21 | ローム株式会社 | 半導体装置 |
-
1988
- 1988-12-27 JP JP63329667A patent/JP2797354B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02174315A (ja) | 1990-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019729A (en) | TTL to CMOS buffer circuit | |
| KR970024174A (ko) | 반도체 집적회로(Semiconductor Integrated Circuit Having Reduced Current Leakage and High Speed) | |
| KR960003375B1 (ko) | 반도체 집적회로 장치의 출력회로 | |
| KR960701510A (ko) | 차동전력 공급기를 사용한 집적회로 동작방법(integrated circuit oper-ating from different power supplies) | |
| CA2043610A1 (en) | Drive circuit comprising a subsidiary drive circuit | |
| KR850006277A (ko) | 입력버퍼 및 임계 전압 증가방법 | |
| US5334885A (en) | Automatic control of buffer speed | |
| US5467044A (en) | CMOS input circuit with improved supply voltage rejection | |
| EP0090662B1 (en) | Boosting circuit | |
| KR860003712A (ko) | 논리게이트 회로 | |
| KR900003834B1 (ko) | 반도체 집적회로 | |
| JP2797354B2 (ja) | アナログスイッチ回路及び楽音信号発生回路 | |
| JPH04239809A (ja) | 振幅制限回路 | |
| US4571509A (en) | Output circuit having decreased interference between output terminals | |
| US5691944A (en) | Non-volatile semiconductor memory device | |
| US4701634A (en) | Integrated circuit for the emission of a voltage which alternates between positive and negative voltage levels | |
| US3873978A (en) | Keyboard circuit | |
| US4952826A (en) | Signal input circuit utilizing flip-flop circuit | |
| JPH04137916A (ja) | ディジタル・アナログ変換回路 | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| KR100390080B1 (ko) | 3가지 상이한 전위를 갖는 출력 신호를 발생시키기 위한디코더 | |
| JPH07105719B2 (ja) | ディジタル・アナログ変換回路 | |
| KR0147469B1 (ko) | 출력 노이즈 감소회로 | |
| JP2000077534A (ja) | 半導体集積回路 | |
| JPS6339200A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |