JP3571920B2 - Ｆｍ変調回路 - Google Patents
Ｆｍ変調回路 Download PDFInfo
- Publication number
- JP3571920B2 JP3571920B2 JP17298298A JP17298298A JP3571920B2 JP 3571920 B2 JP3571920 B2 JP 3571920B2 JP 17298298 A JP17298298 A JP 17298298A JP 17298298 A JP17298298 A JP 17298298A JP 3571920 B2 JP3571920 B2 JP 3571920B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- modulation
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、ＦＭ変調回路（周波数変調回路）に係り、特に被変調波搬送信号発生用のＶＣＯ（電圧制御発振回路）に対して変調信号入力を供給してＦＭ変調を行うＦＭ変調回路に関するもので、例えばＶＴＲ（ビデオテープレコーダ）用ＵＨＦ帯ＲＦ（高周波）モジュレータのＰＬＬ（位相同期ループ）制御式ＦＭ変調回路に使用されるものである。
【０００２】
【従来の技術】
例えばＶＴＲに内蔵されるＲＦモジュレータは、ＶＴＲテープから再生された音声信号および映像信号をＴＶ（テレビジョン）受像機のチューナ入力用のＴＶ信号に変換する。
【０００３】
このＲＦモジュレータは、ＴＶ信号の音声サブキャリア信号を発生させ、音声信号により上記音声サブキャリア信号をＦＭ変調した後に所定のＲＦ信号に変換する。同時に、映像信号により映像キャリア信号をＡＭ変調し、このＡＭ変調された映像信号と前記ＦＭ変調された音声信号を含むＲＦ信号を合成して前記ＴＶ信号を生成して出力する。
【０００４】
ここで、例えばＰＡＬ方式のＴＶ信号に対応するＵＨＦ帯ＲＦモジュレータにおいては、前記音声サブキャリア信号は５．５ＭＨｚ、映像キャリア信号の周波数は５９１．２５ＭＨｚ、前記ＦＭ変調された音声信号を含むＲＦ信号の中心周波数は５９６．７５ＭＨｚである。
【０００５】
上記したように音声サブキャリア信号をＦＭ変調するために、音声サブキャリア信号発生用のＶＣＯをループ内に含むＰＬＬ制御式ＦＭ変調回路が用いられている。
【０００６】
図８は、従来のＶＴＲ用ＵＨＦ帯ＲＦモジュレータで用いられているＰＬＬ制御式ＦＭ変調回路を示しており、集積回路化されている。
図８において、８０は被変調波搬送信号である音声サブキャリア信号を発生してＦＭ変調を行うためのＶＣＯ、９１は上記ＶＣＯ８０の出力信号を分周する分周回路、９２は上記分周回路９１の出力信号と基準周波数信号（基準信号）との位相を比較し、位相差に対応した出力を生成する位相比較回路、９３は上記位相比較回路９２の比較出力に応じて電圧を生成するためのチャージポンプ回路、 ９４は上記チャージポンプ回路９３の出力電圧の低域成分を抽出して前記ＶＣＯ８０の制御電圧を出力するためのループフィルタである。
【０００７】
図９は、図８中のループフィルタ９４の周波数とループゲインとの関係の一例を示している。
ここで、自然周波数は、通常は１０Ｈｚであり、音声信号の周波数帯域（２０Ｈｚ〜）に対して十分に低い。
【０００８】
そして、図８のＰＬＬ制御式ＦＭ変調回路においては、ＶＣＯ８０の発振回路部８１に非安定マルチバイブレータ回路を用いており、この発振回路部８１の発振周波数の中心は、その充放電用キャパシタの充放電動作の極性反転電圧値を決定するための基準電圧入力Ｖｏｓｃ と、上記充放電用キャパシタの充放電電流の大きさ（充放電速度、発振周期）を決定するためのループフィルタ９４の出力電圧Ｖｐｌｌ により固定される。
【０００９】
この場合、ＶＣＯ内部では、音声信号入力電圧Ｖｉｎを可変利得増幅回路８２で増幅した後に、ループフィルタ９４の出力電圧Ｖｐｌｌ を電圧加算回路８３で加算し、この加算電圧を電圧電流変換回路８４で電流Ｉｏｓｃ に変換し、この変換電流Ｉｏｓｃ により発振回路部８１の充放電用キャパシタの充放電電流の大きさを制御することによってＶＣＯ出力信号のＦＭ変調を行っている。
【００１０】
この場合、発振回路部８１の発振周波数Ｆは、変換電流Ｉｏｓｃ 、充放電用キャパシタの容量値Ｃｏｓｃ 、基準電圧入力Ｖｏｓｃ の３要素に依存して決まるものであり、比例定数をｋで表わすと、
Ｆ＝ｋ・Ｉｏｓｃ ／（Ｃｏｓｃ ・Ｖｏｓｃ ） …（１）
である。ここで、可変利得増幅回路８２の利得をｂ、電圧電流変換回路８４の変換利得をａで表わすと、電流加算出力Ｉｏｓｃ は
Ｉｏｓｃ ＝ａ・（Ｖｐｌｌ ＋ｂ・Ｖｉｎ） …（２）
である。
【００１１】
また、音声信号入力電圧Ｖｉｎと発振周波数Ｆとの変換感度である変調感度βは、前式（１）から充放電用キャパシタの容量値Ｃｏｓｃ に依存することが分かる。
β＝ｄＦ／ｄＶｉｎ＝ｋ・ａ・ｂ／（Ｃｏｓｃ ・Ｖｏｓｃ ） …（３）
ところで、一般に、集積回路内部の充放電用キャパシタの容量値Ｃｏｓｃ は、製造上のばらつき幅が大きく、一定値にはできない。そこで、前記変調感度βを一定にするために、音声信号入力経路に変調感度補正回路として前記可変利得増幅回路８２およびその利得を充放電用キャパシタの容量値Ｃｏｓｃ のばらつきに応じた利得ｂに制御するための利得調整回路８５を付加しておき、充放電用キャパシタの容量値Ｃｏｓｃ のばらつきをループフィルタ９４の出力電圧Ｖｐｌｌ などにより検出して上記利得調整回路８５の利得ｂが次式を満たすように調整している。
【００１２】
ｂ＝Ｖｏｓｃ ・β／（ｋ・ａ） …（４）
しかし、前記可変利得増幅回路８２は、固定利得型の増幅回路と比べて構成が複雑であり、内部トランジスタから発生する雑音（いわゆる１／ｆ雑音）の量が大きくなり、この大きな雑音が音声信号入力電圧Ｖｉｎに重畳し、変調出力の信号対雑音比（Ｓ／Ｎ）が低下するなどの変調特性上の不利が生じる。
【００１３】
【発明が解決しようとする課題】
上記したように従来のＰＬＬ制御式ＦＭ変調回路は、ＶＣＯの発振周波数を決定する充放電用キャパシタの容量値のばらつきにより変動する変調感度を一定に保つために構成が複雑な変調感度補正回路を必要とし、しかも、変調感度補正回路から発生する雑音量が大きいので、Ｓ／Ｎが低下するという問題があった。
【００１４】
本発明は上記の問題点を解決すべくなされたもので、発振回路部の発振周波数を決定する充放電用キャパシタの容量値のばらつきが存在しても変調感度が影響を受けなくなり、構成が簡単で雑音発生量が小さなＦＭ変調回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明のＦＭ変調回路は、制御信号入力ノードと、変調信号入力ノードと、充放電用キャパシタを内蔵し、前記制御信号入力ノードから入力する発振中心周波数を一定にするための制御信号により前記充放電用キャパシタの充放電電流の大きさが制御され、前記変調信号入力ノードから入力する変調信号により前記充放電用キャパシタの充放電動作の極性反転電圧値が制御される発振回路部とを具備することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明の第１の実施の形態に係るＶＴＲ用ＵＨＦ帯ＲＦモジュレータで用いられる集積回路化されたＰＬＬ制御式ＦＭ変調回路のブロック構成を示している。
【００１７】
図１のＰＬＬ制御式ＦＭ変調回路において、１０は音声サブキャリア信号発生・ＦＭ変調用のＶＣＯ、１１は上記ＶＣＯ１１の出力信号と基準周波数の基準信号との位相差に対応した制御電圧を生成するための制御電圧生成回路である。
【００１８】
上記制御電圧生成回路１１は、前記ＶＣＯ１０の出力信号を分周する分周回路１２と、上記分周回路１２の出力信号と基準周波数の基準信号との位相を比較し、位相差に対応した出力を生成する位相比較回路１３と、上記位相比較回路１３の比較出力に応じて電圧を生成するためのチャージポンプ回路１４と、上記チャージポンプ回路１４の出力電圧の低域成分を抽出して前記ＶＣＯ１０の制御電圧を出力するためのループフィルタ１５を有する。このループフィルタ１５のループゲイン特性は、例えば図９を参照して前述した従来例と同様の特性である。
【００１９】
前記ＶＣＯ１０は、発振回路部１６として例えばエミッタ結合非安定マルチバイブレータ回路を用いており、その充放電用キャパシタの充放電動作の極性反転電圧値を決定するための電圧入力Ｖｏｓｃ と、上記充放電用キャパシタの充放電電流の大きさ（充放電速度、発振周期）を決定するためのループフィルタ１５の出力電圧Ｖｐｌｌ により発振周波数Ｆの中心ｆｏが固定される。
【００２０】
この場合、ＶＣＯ内部では、ループフィルタ１５の出力電圧Ｖｐｌｌ を電圧電流変換回路１７で電流Ｉｏｓｃ に変換し、この変換電流Ｉｏｓｃ により充放電用キャパシタの充放電電流の大きさを決定する。
【００２１】
また、音声信号入力電圧Ｖｉｎを固定利得型の増幅回路１８で増幅し、電圧加算回路１９で基準電圧入力Ｖｏと加算し、この加算電圧出力Ｖｏｓｃ により前記充放電用キャパシタの充放電動作の極性反転電圧値を制御することによってＶＣＯ出力信号のＦＭ変調を行っている。
【００２２】
この場合、発振回路部１６の発振周波数Ｆは、ループフィルタ出力の変換電流Ｉｏｓｃ 、充放電用キャパシタの容量値Ｃｏｓｃ 、音声信号入力電圧Ｖｉｎを含む電圧Ｖｏｓｃ の３要素に依存して決まるものであり、比例定数をｋで表わすと、
Ｆ＝ｋ・Ｉｏｓｃ ／（Ｃｏｓｃ ・Ｖｏｓｃ ） …（５）
である。ここで、電圧電流変換回路１７の変換利得をａで表わすと、ループフィルタ出力変換電流Ｉｏｓｃ は
Ｉｏｓｃ ＝ａ・Ｖｐｌｌ …（６）
である。また、固定利得型の増幅回路１８の利得をｂで表わすと、
Ｖｏｓｃ ＝Ｖｏ＋ｂ・Ｖｉｎ …（７）
である。
【００２３】
Ｆ＝（ｋ・ａ・Ｖｐｌｌ ）／｛（Ｖｉｎ＋Ｖｏ／ｂ）／Ｃｏｓｃ ・ｂ｝ …（８）
したがって、音声信号入力電圧Ｖｉｎと発振周波数Ｆとの変換感度である変調感度βは、
である。
【００２４】
ここで、Ｖｉｎ《（Ｖｏ／ｂ）であり、発振周波数Ｆが中心周波数ｆｏになるＰＬＬループの同期安定点では、Ｖｐｌｌ ＝ｆｏ・Ｃｏｓｃ ・Ｖｏ／（ｋ・ａ）
であるので、ほぼ
β＝−ｂ・ｆｏ／Ｖｏ
の関係が成立し、常に一定値になる。 …（１０）
＜第１実施例＞
図２は、図１中の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯ１０の第１実施例を示しており、集積回路化されている。
【００２５】
図２において、１０ａは制御信号入力ノード、１０ｂは変調信号入力ノード、２０はエミッタ結合非安定マルチバイブレータ回路が用いられた発振回路部である。
【００２６】
２１は前記制御信号入力ノード１０ａから入力する前記ループフィルタ（図１中の１５）の出力電圧Ｖｐｌｌ （発振回路部の発振中心周波数を一定にするための制御信号）を電流Ｉｐｌｌ に変換する第１の電圧電流変換回路である。
【００２７】
２２は前記変調信号入力ノード１０ｂから入力する音声信号入力電圧Ｖｉｎを一定の利得で増幅し、電流Ｉｓ に変換する第２の電圧電流変換回路である。
２３は基準電流Ｉ２ を生成する基準電流生成回路であり、本例では、前記基準電流Ｉ２ と前記第２の電圧電流変換回路２２の変換電流Ｉｓ とを加算する電流加算回路を含む。
【００２８】
前記エミッタ結合非安定マルチバイブレータ回路２０は、前記第１の電圧電流変換回路２１の変換電流Ｉpll により前記充放電用のキャパシタＣ1 の充放電電流値（充放電速度、発振周期）が制御され、前記基準電流生成回路２３に含まれる電流加算回路による加算電流Ｉv ＝（Ｉｏ＋Ｉs ）により充放電用のキャパシタＣ1 の充放電動作の極性反転電圧値が制御される。
【００２９】
つまり、制御信号入力ノード１０ａから入力する電圧Ｖｐｌｌ によって非安定マルチバイブレータ回路２０の発振中心周波数ｆｏを一定にするための制御が行われ、音声信号入力電圧Ｖｉｎによって非安定マルチバイブレータ回路２０の発振周波数のＦＭ変調が行われる。
【００３０】
前記非安定マルチバイブレータ回路２０の構成は、前記変換電流Ｉｐｌｌ が入力する第１のノード２０ａと、前記第１のノード２０ａから変換電流Ｉｐｌｌ がコレクタに入力し、コレクタ・ベース同士が接続され、エミッタが接地ノードに接続されたＮＰＮトランジスタＱ１８およびこれにカレントミラー接続された２個のＮＰＮトランジスタＱ１５、Ｑ１７（それぞれ前記変換電流Ｉｐｌｌ と同等の大きさの電流Ｉｏｓｃ が流れる）からなる第１のカレントミラー回路ＣＭ１ と、前記加算電流Ｉｖ を流出する第２のノード２０ｂと、前記第２のノード２０ｂにエミッタ共通接続ノードが接続された差動対をなす２個のＮＰＮトランジスタＱ１０、Ｑ１１と、電源電位（ＶＣＣ）ノードと前記差動対トランジスタＱ１０、Ｑ１１の各コレクタとの間にそれぞれ接続された２個の電流電圧変換抵抗Ｒ６ 、Ｒ７ と、前記差動対トランジスタＱ１０、Ｑ１１の各コレクタにそれぞれ対応して各ベースが接続された充放電スイッチ用の２個のＮＰＮトランジスタＱ１４、Ｑ１６と、前記充放電スイッチ用の２個のＮＰＮトランジスタＱ１４、Ｑ１６の各エミッタ間に接続された充放電用のキャパシタＣ１ と、前記充放電スイッチ用の２個のＮＰＮトランジスタＱ１４、 Ｑ１６の各コレクタとＶＣＣノードとの間にそれぞれ接続された２個の負荷抵抗Ｒ１０、Ｒ１１と、前記充放電スイッチ用の２個のＮＰＮトランジスタＱ１４、Ｑ１６の各コレクタの信号がそれぞれ対応して入力し、それぞれの出力信号が対応して前記差動対トランジスタＱ１０、Ｑ１１の各ベースに入力する２個のエミッタホロワ回路 ＥＦ１ 、ＥＦ２ とを有する。
【００３１】
前記第１の電圧電流変換回路２１の構成は、前記制御信号入力ノード１０ａの入力電圧Ｖｐｌｌ がベースに入力し、コレクタがＶＣＣノードに接続されたＮＰＮトランジスタＱ１９と、このＮＰＮトランジスタＱ１９のエミッタと前記非安定マルチバイブレータ回路２０の第１のノード２０ａとの間に接続された抵抗Ｒ１２とを有する。
【００３２】
前記第２の電圧電流変換回路２２の構成は、エミッタがＶＣＣノードに接続され、ベース・コレクタ同士が接続され、電流２・Ｉ１ が流れる第１のＰＮＰトランジスタＱ１ およびこれにカレントミラー接続された第２のＰＮＰトランジスタ Ｑ２ 、第３のＰＮＰトランジスタＱ３ からなる第２のカレントミラー回路ＣＭ２ と、前記第１のＰＮＰトランジスタＱ１ のコレクタと接地ノードとの間に接続された負荷抵抗Ｒ１ と、前記第２ＰＮＰトランジスタＱ２ のコレクタと接地ノードとの間に接続された負荷抵抗Ｒ２ と、前記第３のＰＮトＰランジスタＱ３ のコレクタに一端側が接続された抵抗Ｒ３ と、この抵抗Ｒ３ の他端側と接地ノードとの間にエミッタ・コレクタ間が接続され、ベースが前記第２ＰＮＰトランジスタ Ｑ２ のコレクタに接続された第４のＰＮＰトランジスタＱ４ と、前記第３のＰＮＰトランジスタＱ３ のコレクタに一端側が接続された抵抗Ｒ４ と、この抵抗Ｒ４ の他端側にエミッタが接続され、ベースに前記音声信号入力電圧Ｖｉｎが入力する第５のＰＮＰトランジスタＱ５ と、この第５のＰＮＰトランジスタＱ５ のコレクタにコレクタ・ベース同士が接続され、エミッタが接地ノードに接続された入力側ＮＰＮトランジスタＱ６ およびこれにカレントミラー接続された出力側ＮＰＮトランジスタＱ７ からなる第３のカレントミラー回路ＣＭ３ とを有する。
【００３３】
前記基準電流生成回路２３の構成は、ＶＣＣノードに一端側が接続された抵抗 Ｒ５ と、この抵抗Ｒ５ の他端側にコレクタ・ベース同士が接続され、エミッタが接地ノードに接続された入力側ＮＰＮトランジスタＱ８ およびこれにカレントミラー接続された出力側ＮＰＮトランジスタＱ９ からなる第４のカレントミラー回路ＣＭ４ とを有する。そして、前記第３のカレントミラー回路ＣＭ３ の出力側ＮＰＮトランジスタのコレクタＱ７ と前記第４のカレントミラー回路ＣＭ４ の出力側ＮＰＮトランジスタＱ９ のコレクタとが共通に接続されてなり、この共通接続ノードが前記非安定マルチバイブレータ回路２０の第２のノード２０ｂに接続されている。
【００３４】
次に、図２の回路の動作を説明する。なお、説明を簡易化するため、トランジスタは、電流増幅率が無限大、ベース電流が零の理想素子とする。
第２の電圧電流変換回路２２において、トランジスタＱ１ および抵抗Ｒ１ により生成される基準電流を２・Ｉ１ 、電源電圧をＶｃｃ、ダイオード（ベース・コレクタが短絡されたトランジスタ）の順方向電圧をＶｆ で表わすと、
２・Ｉ１ ＝（Ｖｃｃ−Ｖｆ ）／Ｒ１ …（１１）
となる。
【００３５】
トランジスタＱ１ 、Ｑ２ 、Ｑ３ からなる第２のカレントミラー回路ＣＭ２ により、入力電流と出力電流が１：１で折り返され、トランジスタＱ２ のコレクタ電流Ｉｃ２、Ｑ３ のコレクタ電流Ｉｃ３はそれぞれ前記基準電流２・Ｉ１ と同じ値になる。
【００３６】
そして、トランジスタＱ４ 、Ｑ５ および抵抗Ｒ３ 、Ｒ４ からなる差動増幅回路は、トランジスタＱ４ のベース電圧Ｖｂ４とトランジスタＱ５ のベース電圧Ｖｂ５との差電圧をトランジスタＱ４ 、Ｑ５ の各エミッタ電流の増減に変換し、トランジスタＱ５ のコレクタ電流Ｉｃ５は、
Ｉｃ５＝（Ｉｃ３／２）＋（Ｖｂ４−Ｖｂ５）／（Ｒ３ ＋Ｒ４ ） …（１２）
として出力する。ここで、トランジスタＱ４ 、Ｑ５ のエミッタ等価抵抗は抵抗Ｒ３ 、Ｒ４ の値よりも小さいので、無視している。
【００３７】
前記トランジスタＱ４ のベースには、固定の比較参照電圧Ｖｒｅｆ
Ｖｒｅｆ ＝Ｒ２ ×Ｉｃ２ …（１３）
が印加されており、前記トランジスタＱ５ のベースには、音声信号入力電圧Ｖｉｎが印加されている。
【００３８】
ここで、音声信号入力電圧Ｖｉｎは、信号入力時にはＶｒｅｆ の値を中心に上下に変化する信号であり、平均値がＶｒｅｆ となるように入力される。したがって、
Ｉｃ５＝（Ｉｃ３／２）＋（Ｖｒｅｆ −Ｖｉｎ）／（Ｒ３ ＋Ｒ４ ） …（１４）
となる。
【００３９】
Ｖｉｎ−Ｖｒｅｆ ＝ΔＶｉｎ で表わすと、
となる。
【００４０】
トランジスタＱ６ 、Ｑ７ からなる第３のカレントミラー回路ＣＭ３ は、前記トランジスタＱ５ のコレクタ電流Ｉｃ５が入力し、入力電流Ｉｃ５（＝トランジスタＱ６ のコレクタ電流Ｉｃ６）と出力電流（＝トランジスタＱ７ のコレクタ電流Ｉｃ７）を１：１で折り返えすので、
となる。
【００４１】
即ち、上式（１６）から、音声信号入力電圧Ｖｉｎの変化につれてトランジスタＱ７ のコレクタ電流Ｉｃ７（第２の電圧電流変換回路２２の出力電流Ｉｓ ）が増減することか分かる。
【００４２】
一方、基準電流生成回路２３において、抵抗Ｒ５ およびトランジスタＱ８ 、Ｑ９ からなる第４のカレントミラー回路ＣＭ４ により、トランジスタＱ９ のコレクタ電流Ｉｃ９として生成される基準電流Ｉ２ は、
Ｉ２ ＝（Ｖｃｃ−Ｖｆ ）／Ｒ５ …（２０）
となる。
【００４３】
さらに、前記第２の電圧電流変換回路２２の出力電流Ｉｓ と基準電流生成回路２３で生成された基準電流Ｉ２ が加算されて加算電流Ｉｖ ＝（Ｉ２ ＋Ｉｓ ）となる。この場合、Ｉ２ の値（変動値）とＩｓ の値（固定値）との比率が発振回路部２０における音声サブキャリア信号のＦＭ変調に必要な変動幅となるように各素子定数が適切に設定されている。
【００４４】
一方、前記第１の電圧電流変換回路２１において、発振回路部２０の発振中心周波数ｆｏを一定にするための制御信号電圧である入力電圧Ｖｐｌｌ は、トランジスタＱ１９および抵抗Ｒ１２によってトランジスタのＱ１９のコレクタ電流Ｉｐｌｌ は、
Ｉｐｌｌ ＝（Ｖｐｌｌ −２・Ｖｆ ）／Ｒ１２ …（２１）
に変換される。
【００４５】
図３および図４は、図２の音声サブキャリア信号発生・ＦＭ変調用の発振回路部２０における発振出力信号ＶＣ１の電圧波形および充放電用キャパシタＣ１ の両端の電圧ＶＥ１、ＶＥ２の周期的に変化する波形（充放電波形）をシミュレーションした結果を示している。
【００４６】
即ち、発振回路部２０において、電流加算回路２４による加算電流Ｉｖ ＝（Ｉ２ ＋Ｉｓ ）が抵抗Ｒ６ およびＲ７ で電圧変換された充放電極性反転電圧Ｖｏｓｃ により、非安定マルチバイブレータ回路の充放電用キャパシタＣ１ の充放電動作の極性反転電圧値が制御される。この場合、前記抵抗Ｒ６ およびＲ７ がそれぞれ等しい値Ｒｃ であると、
Ｖｏｓｃ ＝Ｒｃ ×Ｉｖ …（２２）
である。
【００４７】
また、第１の電圧電流変換回路２１のトランジスタのＱ１９のコレクタ電流Ｉｃ１９ が充放電用キャパシタＣ１ の充放電電流値（充放電速度、発振周期）を制御するための制御電流Ｉｐｌｌ として入力する。
【００４８】
したがって、充放電用キャパシタＣ１ の両端の電圧ＶＥ１、ＶＥ２が急激に変化するタイミングで充放電極性反転電圧Ｖｏｓｃ の値だけ変化するとともに、差動対トランジスタＱ１４、Ｑ１６のスイッチング動作により充放電の方向が反転する。充放電中は、充放電用キャパシタＣ１ の一端の電圧は一定に保持され、キャパシタＣ１ の他端の電圧は（Ｉｏｓｃ ／Ｃｏｓｃ ）の傾きで変化する。
【００４９】
これにより、非安定マルチバイブレータ回路２０は、充放電用キャパシタＣ１ の充放電により発振動作し、発振出力信号ＶＣ１は方形波で取り出される。この場合、発振周波数Ｆは、制御電流Ｉｐｌｌ （＝Ｉｏｓｃ ）の値に比例し、充放電極性反転電圧Ｖｏｓｃ および充放電用キャパシタＣ１ の容量値Ｃｏｓｃ に反比例して変化し、
Ｆ＝Ｉｏｓｃ ／（４・Ｖｏｓｃ ・Ｃｏｓｃ ） …（２３）
となる。ここで、例えばＩｏｓｃ ＝１００μＡ、Ｖｏｓｃ ＝０．７Ｖ、Ｃｏｓｃ ＝ ６．５ｐＦの場合には、Ｆ＝５．５ＭＨｚである。
【００５０】
上式（２３）のうち、変数はＩｏｓｃ およびＶｏｓｃ のみである。
ここで、第１の電圧電流変換回路２１の変換利得をａで表わすと、
Ｉｏｓｃ ＝ａ・Ｖｐｌｌ …（６）
である。また、第２の電圧電流変換回路２２の利得をｂで表わすと、
Ｖｏｓｃ ＝Ｖｏ＋ｂ・Ｖｉｎ …（７）
である。
【００５１】
Ｉｏｓｃ は前式（６）に示したようにＶｐｌｌ のみにより変化を受け、Ｖｏｓｃ は前式（７）に示したようにＶｉｎのみにより変化を受ける。
したがって、Ｉｏｓｃ 、Ｖｐｌｌ はそれぞれ一次の関数となり、オフセット量と比例定数ａ、ｂを用いて、
Ｉｏｓｃ ＝Ｉｏ＋ａ・Ｖｐｌｌ …（２４）
Ｖｏｓｃ ＝Ｖｏ＋ｂ・ΔＶｉｎ …（２５）
ｋ＝１／４
とおくと、前式（２３）は簡略化でき、
となる。
【００５２】
ここで、
Ｉｏ＝２・Ｖｆ ／Ｒ１２ …（２７）
ａ＝１／Ｒ１２ …（２８）
Ｖｏ＝Ｒｃ ・（Ｉ１ ＋Ｉ２ ） …（２９）
ｂ＝−Ｒｃ ／（Ｒ３ ＋Ｒ４ ） …（３０）
である。
【００５３】
次に、発振周波数Ｆが所望の値Ｆｏである時の変調信号入力電圧Ｖｉｎの変化ΔＶｉｎに対する発振周波数Ｆの変化率（つまり、変調感度β）を求める。
この変調感度βは、発振周波数ＦをΔＶｉｎで微分すればよく、
となる。このとき、発振周波数Ｆが所望の値ｆｏになっているので、
ｆｏ＝ｋ・（Ｉｏ＋ａ・Ｖｐｌｌ ）／｛Ｃｏｓｃ ・（Ｖｏ＋ｂ・ΔＶｉｎ）｝
より、Ｖｐｌｌ は
Ｖｐｌｌ ＝［｛ｆｏ・Ｃｏｓｃ ・（Ｖｏ＋ｂ・ΔＶｉｎ）／ｋ｝−Ｉｏ］／ａ
であるので、
β＝−ｆｏ・ｂ／（Ｖｏ＋ｂ・ΔＶｉｎ） …（３２）
となる。ここで、Ｖｏ》ｂ・ΔＶｉｎであるので、
β＝−ｆｏ・ｂ／Ｖｏ …（３３）
となる。
【００５４】
上式（３３）のうち、ｆｏはシステムで設定された発振周波数Ｆの中心周波数であって固定値であり、ｂは集積回路内の抵抗相対比のみで決まる一定値である。
【００５５】
したがって、
となり、やはり、集積回路内の抵抗相対比と定数の積であり、一定値である。
【００５６】
したがって、前式（３３）のβは、式中のｆｏは固定値、ｂやＶｏは一定値であるので、常に一定値である。
＜第２実施例＞
図５は、図１中の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯ１０の第２実施例を示しており、集積回路化されている。
【００５７】
図５に示す回路は、図２に示した第１実施例の回路と比べて、基準電流Ｉ２ と第２の電圧電流変換回路２２の変換電流Ｉｓ とを加算して電圧に変換する電流加算・電圧変換回路５１と、非安定マルチバイブレータ回路５０の一部（前記電流加算・電圧変換回路５１に接続され、充放電用のキャパシタＣ１ の充放電動作の極性反転電圧値を生成する回路部分）が異なり、その他は同一であるので図２中と同一符号を付してその説明を省略する。
【００５８】
図５中の電流加算・電圧変換回路５１は、図２中に示した基準電流生成回路２３の第４のカレントミラー回路ＣＭ４ の出力側ＮＰＮトランジスタＱ９ のコレクタとＶＣＣノードとの間に変調入力電圧生成用抵抗Ｒ１３およびローパスフィルタ用のキャパシタＣ２ が並列に接続されており、前記第２の電圧電流変換回路２２の第３のカレントミラー回路ＣＭ３ の出力側ＮＰＮトランジスタＱ７ のコレクタと上記変調入力電圧生成用抵抗Ｒ１３の一端との間に基準電圧生成用抵抗Ｒ１４が接続されてなる。
【００５９】
図５中の基準電流生成回路５２は、図２中に示した基準電流生成回路２３と比べて、第２の電圧電流変換回路２２の第３のカレントミラー回路ＣＭ３ の出力側ＮＰＮトランジスタＱ８ のコレクタと基準電流生成回路２３の第４のカレントミラー回路ＣＭ４ の出力側ＮＰＮトランジスタＱ９ のコレクタとが分離されている点が異なる。
【００６０】
また、図５中の非安定マルチバイブレータ回路５０は、図２中に示した非安定マルチバイブレータ回路２０と比べて、ＶＣＣノードと前記差動対トランジスタＱ１０、Ｑ１１の各コレクタにそれぞれ一端が接続された２個の電流電圧変換抵抗Ｒ１５、Ｒ１６の各他端との間にＮＰＮトランジスタＱ２１のコレクタ・エミッタ間が挿入接続され、このＮＰＮトランジスタＱ２１のコレクタ・ベースが接続されている点、前記差動対トランジスタＱ１０、Ｑ１１のエミッタ共通接続ノードと接地ノードとの間に、ＮＰＮトランジスタＱ２３およびＱ２４の各コレクタ・エミッタ間が並列に挿入接続され、この２個のＮＰＮトランジスタＱ２３およびＱ２４の各ベースが基準電流生成回路５２の第４のカレントミラー回路ＣＭ４ の各トランジスタのベースに共通接続されている点、前記２個の電流電圧変換抵抗Ｒ１５、Ｒ１６の各両端間にそれぞれ対応してＮＰＮトランジスタＱ２０およびＱ２２のコレクタ・エミッタ間が並列に追加接続され、この２個のＮＰＮトランジスタＱ２０およびＱ２２の各ベースが電流加算・電圧変換回路５１における変調入力電圧生成用抵抗Ｒ１３・基準電圧生成用抵抗Ｒ１４の相互接続ノードに接続されている点が異なる。
【００６１】
図６および図７は、図５の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯにおける発振出力信号ＶＣ１の電圧波形および充放電用のキャパシタＣｏｓｃ の両端の電圧ＶＥ１、ＶＥ２の周期的に変化する波形（充放電波形）をシミュレーションした結果を示している。
【００６２】
図５中のエミッタ結合非安定マルチバイブレータ回路５０の動作は、図２中に示したエミッタ結合非安定マルチバイブレータ回路２０の動作と比べて、前記電流加算・電圧変換回路５１で発生した変調入力電圧生成用抵抗Ｒ１３の電圧ＶＲ１３ と基準電圧生成用抵抗Ｒ１４の電圧ＶＲ１４ とが加算（合成）された電圧Ｖｏｓｃ （変調信号入力電圧Ｖｉｎにより微小に変化する）により、前記差動対トランジスタ Ｑ１０、Ｑ１１の各コレクタに接続された２個の電流電圧変換抵抗Ｒ１５、Ｒ１６の両端間にそれぞれ対応して並列接続されているトランジスタＱ２０およびＱ２２のコレクタ電流が増減制御され、結果として、前記差動対トランジスタＱ１０、Ｑ１１の各コレクタ電圧が増減制御される点が異なり、その他は同じであるのでその詳細な説明は省略する。
【００６３】
この場合、充放電スイッチ用の２個のＮＰＮトランジスタＱ１４、Ｑ１６の各ベース電圧は、高レベル電圧の時と低レベル電圧の時との電圧差が前記Ｖｏｓｃ に相当する。即ち、高レベル電圧時のベース電圧ＶＨ は、
ＶＨ ＝Ｖｃｃ−Ｖｆ …（３４）
であり、低レベル電圧時には前記トランジスタＱ２０およびＱ２２のいずれか一方がオン状態になり、このオン状態のトランジスタのベース電圧ＶＬ は、
ＶＬ ＝Ｖｃｃ−Ｒ１３・（Ｉｃ７＋Ｉｃ９）−Ｒ１４・Ｉｃ７−Ｖｆ …（３５）
である。したがって、
である。
【００６４】
ここで、Ｉｃ７、Ｉｃ９は、図２の回路と同様に、
Ｉｃ７＝Ｉ１ −ΔＶｉｎ／（Ｒ３＋Ｒ４）
Ｉｃ９＝（Ｖｃｃ−Ｖｆ ）／Ｒ５
であるので、
となる。
【００６５】
上式は、
（Ｒ１３＋Ｒ１４）・Ｉ１ ＋Ｒ１４・（Ｖｃｃ−Ｖｆ ）／Ｒ５ ＝Ｖｏ
−（Ｒ１３＋Ｒ１４）／（Ｒ３＋Ｒ４）＝ｂ
とおくと、
Ｖｏｓｃ ＝Ｖｏ＋ｂ・ΔＶｉｎ …（３８）
と簡略化でき、発振周波数Ｆは、第１実施例と同様に、
Ｆ＝ｋ・（Ｉｏ＋ａ・Ｖｐｌｌ ＋ｂ・ΔＶｉｎ）／（Ｃｏｓｃ ・Ｖｏ）…（３９）
となり、変調感度βに関する考察も第１実施例と同様である。
【００６６】
上記第２実施例において、前記キャパシタＣ２ はそれに並列接続されている抵抗Ｒ１３とともにローパスフィルタを形成しており、このローパスフィルタの遮断周波数ｆｃは、
ｆｃ＝１／（２π・Ｒ１３・Ｃ２ ） …（４０）
であり、Ｖｏｓｃ に含まれるノイズ成分のうちでｆｃより高い周波数帯域の成分を低減する作用を有する。
【００６７】
したがって、第２実施例によれば、第１実施例よりもＳ／Ｎ特性の改善が可能になる。
なお、第２実施例において、音声サブキャリア信号発生・ＦＭ変調用のＶＣＯ１０において、前記ローパスフィルタ用のキャパシタＣ２ の接続位置を変更してもよい。
【００６８】
また、前記ローパスフィルタの遮断周波数ｆｃが変調信号の周波数帯域よりも低い場合には、変調信号の周波数帯でキャパシタＣ２ のインピーダンスを零とみなせるので、変調感度βは、前記実施例中の値のＲ１４／（Ｒ１３＋Ｒ１４）倍になる。この場合でも、Ｖｏｓｃ を表わす式中の係数ｂが一定値倍となるだけであり、特性上の性質は同じである。
【００６９】
また、前記各実施例の音声サブキャリア信号発生用のＶＣＯは、基準電流生成回路２３により基準電流Ｉ２ を生成して利用しているが、この基準電流Ｉ２ およびそれを生成するための基準電流生成回路２３は必ずしも必要ではない。
【００７０】
また、本発明において、前記各実施例の発振回路部２０、５０は、エミッタ結合非安定マルチバイブレータ回路に限らず、電流入力あるいは電圧入力に比例した発振周波数を発生し得る回路であればよい。
【００７１】
【発明の効果】
上述したように本発明によれば、発振回路部の発振周波数を決定する充放電用キャパシタの容量値のばらつきが存在しても変調感度が影響を受けなくなり、構成が簡単で雑音発生量が小さなＦＭ変調回路を提供することができる。
【００７２】
従って、本発明のＦＭ変調回路は、ＲＦモジューレータに限らず、ＲＦモジュール、ＲＦ機器、ＶＴＲ機器、放送機器、通信機器など多様な分野に適用可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＰＬＬ制御式ＦＭ変調回路を示すブロック図。
【図２】図１中の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯの第１実施例を示す回路図。
【図３】図２の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯにおける発振出力信号ＶＣ１の電圧波形をシミュレーションした結果を示す図。
【図４】図２の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯにおける充放電用のキャパシタＣｏｓｃ の両端の電圧ＶＥ１、ＶＥ２の周期的に変化する波形（充放電波形）をシミュレーションした結果を示す図。
【図５】図１中の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯの第２実施例を示す回路図。
【図６】図５の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯにおける発振出力信号ＶＣ１の電圧波形をシミュレーションした結果を示す図。
【図７】図５の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯにおける充放電用のキャパシタＣｏｓｃ の両端の電圧ＶＥ１、ＶＥ２の周期的に変化する波形（充放電波形）をシミュレーションした結果を示す図。
【図８】従来のＰＬＬ制御式ＦＭ変調回路を示すブロック図。
【図９】図８中のループフィルタの周波数とループゲインとの関係の一例を示す特性図。
【符号の説明】
１０ａ…制御信号入力ノード、
１０ｂ…変調信号入力ノード、
２０…発振回路部（エミッタ結合非安定マルチバイブレータ回路）、
２１…第１の電圧電流変換回路、
２２…第２の電圧電流変換回路、
２３…基準電流生成回路、
Ｃｏｓｃ …充放電用キャパシタ、
Ｖｐｌｌ …ループフィルタの出力電圧。
【発明の属する技術分野】
本発明は、ＦＭ変調回路（周波数変調回路）に係り、特に被変調波搬送信号発生用のＶＣＯ（電圧制御発振回路）に対して変調信号入力を供給してＦＭ変調を行うＦＭ変調回路に関するもので、例えばＶＴＲ（ビデオテープレコーダ）用ＵＨＦ帯ＲＦ（高周波）モジュレータのＰＬＬ（位相同期ループ）制御式ＦＭ変調回路に使用されるものである。
【０００２】
【従来の技術】
例えばＶＴＲに内蔵されるＲＦモジュレータは、ＶＴＲテープから再生された音声信号および映像信号をＴＶ（テレビジョン）受像機のチューナ入力用のＴＶ信号に変換する。
【０００３】
このＲＦモジュレータは、ＴＶ信号の音声サブキャリア信号を発生させ、音声信号により上記音声サブキャリア信号をＦＭ変調した後に所定のＲＦ信号に変換する。同時に、映像信号により映像キャリア信号をＡＭ変調し、このＡＭ変調された映像信号と前記ＦＭ変調された音声信号を含むＲＦ信号を合成して前記ＴＶ信号を生成して出力する。
【０００４】
ここで、例えばＰＡＬ方式のＴＶ信号に対応するＵＨＦ帯ＲＦモジュレータにおいては、前記音声サブキャリア信号は５．５ＭＨｚ、映像キャリア信号の周波数は５９１．２５ＭＨｚ、前記ＦＭ変調された音声信号を含むＲＦ信号の中心周波数は５９６．７５ＭＨｚである。
【０００５】
上記したように音声サブキャリア信号をＦＭ変調するために、音声サブキャリア信号発生用のＶＣＯをループ内に含むＰＬＬ制御式ＦＭ変調回路が用いられている。
【０００６】
図８は、従来のＶＴＲ用ＵＨＦ帯ＲＦモジュレータで用いられているＰＬＬ制御式ＦＭ変調回路を示しており、集積回路化されている。
図８において、８０は被変調波搬送信号である音声サブキャリア信号を発生してＦＭ変調を行うためのＶＣＯ、９１は上記ＶＣＯ８０の出力信号を分周する分周回路、９２は上記分周回路９１の出力信号と基準周波数信号（基準信号）との位相を比較し、位相差に対応した出力を生成する位相比較回路、９３は上記位相比較回路９２の比較出力に応じて電圧を生成するためのチャージポンプ回路、 ９４は上記チャージポンプ回路９３の出力電圧の低域成分を抽出して前記ＶＣＯ８０の制御電圧を出力するためのループフィルタである。
【０００７】
図９は、図８中のループフィルタ９４の周波数とループゲインとの関係の一例を示している。
ここで、自然周波数は、通常は１０Ｈｚであり、音声信号の周波数帯域（２０Ｈｚ〜）に対して十分に低い。
【０００８】
そして、図８のＰＬＬ制御式ＦＭ変調回路においては、ＶＣＯ８０の発振回路部８１に非安定マルチバイブレータ回路を用いており、この発振回路部８１の発振周波数の中心は、その充放電用キャパシタの充放電動作の極性反転電圧値を決定するための基準電圧入力Ｖｏｓｃ と、上記充放電用キャパシタの充放電電流の大きさ（充放電速度、発振周期）を決定するためのループフィルタ９４の出力電圧Ｖｐｌｌ により固定される。
【０００９】
この場合、ＶＣＯ内部では、音声信号入力電圧Ｖｉｎを可変利得増幅回路８２で増幅した後に、ループフィルタ９４の出力電圧Ｖｐｌｌ を電圧加算回路８３で加算し、この加算電圧を電圧電流変換回路８４で電流Ｉｏｓｃ に変換し、この変換電流Ｉｏｓｃ により発振回路部８１の充放電用キャパシタの充放電電流の大きさを制御することによってＶＣＯ出力信号のＦＭ変調を行っている。
【００１０】
この場合、発振回路部８１の発振周波数Ｆは、変換電流Ｉｏｓｃ 、充放電用キャパシタの容量値Ｃｏｓｃ 、基準電圧入力Ｖｏｓｃ の３要素に依存して決まるものであり、比例定数をｋで表わすと、
Ｆ＝ｋ・Ｉｏｓｃ ／（Ｃｏｓｃ ・Ｖｏｓｃ ） …（１）
である。ここで、可変利得増幅回路８２の利得をｂ、電圧電流変換回路８４の変換利得をａで表わすと、電流加算出力Ｉｏｓｃ は
Ｉｏｓｃ ＝ａ・（Ｖｐｌｌ ＋ｂ・Ｖｉｎ） …（２）
である。
【００１１】
また、音声信号入力電圧Ｖｉｎと発振周波数Ｆとの変換感度である変調感度βは、前式（１）から充放電用キャパシタの容量値Ｃｏｓｃ に依存することが分かる。
β＝ｄＦ／ｄＶｉｎ＝ｋ・ａ・ｂ／（Ｃｏｓｃ ・Ｖｏｓｃ ） …（３）
ところで、一般に、集積回路内部の充放電用キャパシタの容量値Ｃｏｓｃ は、製造上のばらつき幅が大きく、一定値にはできない。そこで、前記変調感度βを一定にするために、音声信号入力経路に変調感度補正回路として前記可変利得増幅回路８２およびその利得を充放電用キャパシタの容量値Ｃｏｓｃ のばらつきに応じた利得ｂに制御するための利得調整回路８５を付加しておき、充放電用キャパシタの容量値Ｃｏｓｃ のばらつきをループフィルタ９４の出力電圧Ｖｐｌｌ などにより検出して上記利得調整回路８５の利得ｂが次式を満たすように調整している。
【００１２】
ｂ＝Ｖｏｓｃ ・β／（ｋ・ａ） …（４）
しかし、前記可変利得増幅回路８２は、固定利得型の増幅回路と比べて構成が複雑であり、内部トランジスタから発生する雑音（いわゆる１／ｆ雑音）の量が大きくなり、この大きな雑音が音声信号入力電圧Ｖｉｎに重畳し、変調出力の信号対雑音比（Ｓ／Ｎ）が低下するなどの変調特性上の不利が生じる。
【００１３】
【発明が解決しようとする課題】
上記したように従来のＰＬＬ制御式ＦＭ変調回路は、ＶＣＯの発振周波数を決定する充放電用キャパシタの容量値のばらつきにより変動する変調感度を一定に保つために構成が複雑な変調感度補正回路を必要とし、しかも、変調感度補正回路から発生する雑音量が大きいので、Ｓ／Ｎが低下するという問題があった。
【００１４】
本発明は上記の問題点を解決すべくなされたもので、発振回路部の発振周波数を決定する充放電用キャパシタの容量値のばらつきが存在しても変調感度が影響を受けなくなり、構成が簡単で雑音発生量が小さなＦＭ変調回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明のＦＭ変調回路は、制御信号入力ノードと、変調信号入力ノードと、充放電用キャパシタを内蔵し、前記制御信号入力ノードから入力する発振中心周波数を一定にするための制御信号により前記充放電用キャパシタの充放電電流の大きさが制御され、前記変調信号入力ノードから入力する変調信号により前記充放電用キャパシタの充放電動作の極性反転電圧値が制御される発振回路部とを具備することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明の第１の実施の形態に係るＶＴＲ用ＵＨＦ帯ＲＦモジュレータで用いられる集積回路化されたＰＬＬ制御式ＦＭ変調回路のブロック構成を示している。
【００１７】
図１のＰＬＬ制御式ＦＭ変調回路において、１０は音声サブキャリア信号発生・ＦＭ変調用のＶＣＯ、１１は上記ＶＣＯ１１の出力信号と基準周波数の基準信号との位相差に対応した制御電圧を生成するための制御電圧生成回路である。
【００１８】
上記制御電圧生成回路１１は、前記ＶＣＯ１０の出力信号を分周する分周回路１２と、上記分周回路１２の出力信号と基準周波数の基準信号との位相を比較し、位相差に対応した出力を生成する位相比較回路１３と、上記位相比較回路１３の比較出力に応じて電圧を生成するためのチャージポンプ回路１４と、上記チャージポンプ回路１４の出力電圧の低域成分を抽出して前記ＶＣＯ１０の制御電圧を出力するためのループフィルタ１５を有する。このループフィルタ１５のループゲイン特性は、例えば図９を参照して前述した従来例と同様の特性である。
【００１９】
前記ＶＣＯ１０は、発振回路部１６として例えばエミッタ結合非安定マルチバイブレータ回路を用いており、その充放電用キャパシタの充放電動作の極性反転電圧値を決定するための電圧入力Ｖｏｓｃ と、上記充放電用キャパシタの充放電電流の大きさ（充放電速度、発振周期）を決定するためのループフィルタ１５の出力電圧Ｖｐｌｌ により発振周波数Ｆの中心ｆｏが固定される。
【００２０】
この場合、ＶＣＯ内部では、ループフィルタ１５の出力電圧Ｖｐｌｌ を電圧電流変換回路１７で電流Ｉｏｓｃ に変換し、この変換電流Ｉｏｓｃ により充放電用キャパシタの充放電電流の大きさを決定する。
【００２１】
また、音声信号入力電圧Ｖｉｎを固定利得型の増幅回路１８で増幅し、電圧加算回路１９で基準電圧入力Ｖｏと加算し、この加算電圧出力Ｖｏｓｃ により前記充放電用キャパシタの充放電動作の極性反転電圧値を制御することによってＶＣＯ出力信号のＦＭ変調を行っている。
【００２２】
この場合、発振回路部１６の発振周波数Ｆは、ループフィルタ出力の変換電流Ｉｏｓｃ 、充放電用キャパシタの容量値Ｃｏｓｃ 、音声信号入力電圧Ｖｉｎを含む電圧Ｖｏｓｃ の３要素に依存して決まるものであり、比例定数をｋで表わすと、
Ｆ＝ｋ・Ｉｏｓｃ ／（Ｃｏｓｃ ・Ｖｏｓｃ ） …（５）
である。ここで、電圧電流変換回路１７の変換利得をａで表わすと、ループフィルタ出力変換電流Ｉｏｓｃ は
Ｉｏｓｃ ＝ａ・Ｖｐｌｌ …（６）
である。また、固定利得型の増幅回路１８の利得をｂで表わすと、
Ｖｏｓｃ ＝Ｖｏ＋ｂ・Ｖｉｎ …（７）
である。
【００２３】
Ｆ＝（ｋ・ａ・Ｖｐｌｌ ）／｛（Ｖｉｎ＋Ｖｏ／ｂ）／Ｃｏｓｃ ・ｂ｝ …（８）
したがって、音声信号入力電圧Ｖｉｎと発振周波数Ｆとの変換感度である変調感度βは、
【００２４】
ここで、Ｖｉｎ《（Ｖｏ／ｂ）であり、発振周波数Ｆが中心周波数ｆｏになるＰＬＬループの同期安定点では、Ｖｐｌｌ ＝ｆｏ・Ｃｏｓｃ ・Ｖｏ／（ｋ・ａ）
であるので、ほぼ
β＝−ｂ・ｆｏ／Ｖｏ
の関係が成立し、常に一定値になる。 …（１０）
＜第１実施例＞
図２は、図１中の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯ１０の第１実施例を示しており、集積回路化されている。
【００２５】
図２において、１０ａは制御信号入力ノード、１０ｂは変調信号入力ノード、２０はエミッタ結合非安定マルチバイブレータ回路が用いられた発振回路部である。
【００２６】
２１は前記制御信号入力ノード１０ａから入力する前記ループフィルタ（図１中の１５）の出力電圧Ｖｐｌｌ （発振回路部の発振中心周波数を一定にするための制御信号）を電流Ｉｐｌｌ に変換する第１の電圧電流変換回路である。
【００２７】
２２は前記変調信号入力ノード１０ｂから入力する音声信号入力電圧Ｖｉｎを一定の利得で増幅し、電流Ｉｓ に変換する第２の電圧電流変換回路である。
２３は基準電流Ｉ２ を生成する基準電流生成回路であり、本例では、前記基準電流Ｉ２ と前記第２の電圧電流変換回路２２の変換電流Ｉｓ とを加算する電流加算回路を含む。
【００２８】
前記エミッタ結合非安定マルチバイブレータ回路２０は、前記第１の電圧電流変換回路２１の変換電流Ｉpll により前記充放電用のキャパシタＣ1 の充放電電流値（充放電速度、発振周期）が制御され、前記基準電流生成回路２３に含まれる電流加算回路による加算電流Ｉv ＝（Ｉｏ＋Ｉs ）により充放電用のキャパシタＣ1 の充放電動作の極性反転電圧値が制御される。
【００２９】
つまり、制御信号入力ノード１０ａから入力する電圧Ｖｐｌｌ によって非安定マルチバイブレータ回路２０の発振中心周波数ｆｏを一定にするための制御が行われ、音声信号入力電圧Ｖｉｎによって非安定マルチバイブレータ回路２０の発振周波数のＦＭ変調が行われる。
【００３０】
前記非安定マルチバイブレータ回路２０の構成は、前記変換電流Ｉｐｌｌ が入力する第１のノード２０ａと、前記第１のノード２０ａから変換電流Ｉｐｌｌ がコレクタに入力し、コレクタ・ベース同士が接続され、エミッタが接地ノードに接続されたＮＰＮトランジスタＱ１８およびこれにカレントミラー接続された２個のＮＰＮトランジスタＱ１５、Ｑ１７（それぞれ前記変換電流Ｉｐｌｌ と同等の大きさの電流Ｉｏｓｃ が流れる）からなる第１のカレントミラー回路ＣＭ１ と、前記加算電流Ｉｖ を流出する第２のノード２０ｂと、前記第２のノード２０ｂにエミッタ共通接続ノードが接続された差動対をなす２個のＮＰＮトランジスタＱ１０、Ｑ１１と、電源電位（ＶＣＣ）ノードと前記差動対トランジスタＱ１０、Ｑ１１の各コレクタとの間にそれぞれ接続された２個の電流電圧変換抵抗Ｒ６ 、Ｒ７ と、前記差動対トランジスタＱ１０、Ｑ１１の各コレクタにそれぞれ対応して各ベースが接続された充放電スイッチ用の２個のＮＰＮトランジスタＱ１４、Ｑ１６と、前記充放電スイッチ用の２個のＮＰＮトランジスタＱ１４、Ｑ１６の各エミッタ間に接続された充放電用のキャパシタＣ１ と、前記充放電スイッチ用の２個のＮＰＮトランジスタＱ１４、 Ｑ１６の各コレクタとＶＣＣノードとの間にそれぞれ接続された２個の負荷抵抗Ｒ１０、Ｒ１１と、前記充放電スイッチ用の２個のＮＰＮトランジスタＱ１４、Ｑ１６の各コレクタの信号がそれぞれ対応して入力し、それぞれの出力信号が対応して前記差動対トランジスタＱ１０、Ｑ１１の各ベースに入力する２個のエミッタホロワ回路 ＥＦ１ 、ＥＦ２ とを有する。
【００３１】
前記第１の電圧電流変換回路２１の構成は、前記制御信号入力ノード１０ａの入力電圧Ｖｐｌｌ がベースに入力し、コレクタがＶＣＣノードに接続されたＮＰＮトランジスタＱ１９と、このＮＰＮトランジスタＱ１９のエミッタと前記非安定マルチバイブレータ回路２０の第１のノード２０ａとの間に接続された抵抗Ｒ１２とを有する。
【００３２】
前記第２の電圧電流変換回路２２の構成は、エミッタがＶＣＣノードに接続され、ベース・コレクタ同士が接続され、電流２・Ｉ１ が流れる第１のＰＮＰトランジスタＱ１ およびこれにカレントミラー接続された第２のＰＮＰトランジスタ Ｑ２ 、第３のＰＮＰトランジスタＱ３ からなる第２のカレントミラー回路ＣＭ２ と、前記第１のＰＮＰトランジスタＱ１ のコレクタと接地ノードとの間に接続された負荷抵抗Ｒ１ と、前記第２ＰＮＰトランジスタＱ２ のコレクタと接地ノードとの間に接続された負荷抵抗Ｒ２ と、前記第３のＰＮトＰランジスタＱ３ のコレクタに一端側が接続された抵抗Ｒ３ と、この抵抗Ｒ３ の他端側と接地ノードとの間にエミッタ・コレクタ間が接続され、ベースが前記第２ＰＮＰトランジスタ Ｑ２ のコレクタに接続された第４のＰＮＰトランジスタＱ４ と、前記第３のＰＮＰトランジスタＱ３ のコレクタに一端側が接続された抵抗Ｒ４ と、この抵抗Ｒ４ の他端側にエミッタが接続され、ベースに前記音声信号入力電圧Ｖｉｎが入力する第５のＰＮＰトランジスタＱ５ と、この第５のＰＮＰトランジスタＱ５ のコレクタにコレクタ・ベース同士が接続され、エミッタが接地ノードに接続された入力側ＮＰＮトランジスタＱ６ およびこれにカレントミラー接続された出力側ＮＰＮトランジスタＱ７ からなる第３のカレントミラー回路ＣＭ３ とを有する。
【００３３】
前記基準電流生成回路２３の構成は、ＶＣＣノードに一端側が接続された抵抗 Ｒ５ と、この抵抗Ｒ５ の他端側にコレクタ・ベース同士が接続され、エミッタが接地ノードに接続された入力側ＮＰＮトランジスタＱ８ およびこれにカレントミラー接続された出力側ＮＰＮトランジスタＱ９ からなる第４のカレントミラー回路ＣＭ４ とを有する。そして、前記第３のカレントミラー回路ＣＭ３ の出力側ＮＰＮトランジスタのコレクタＱ７ と前記第４のカレントミラー回路ＣＭ４ の出力側ＮＰＮトランジスタＱ９ のコレクタとが共通に接続されてなり、この共通接続ノードが前記非安定マルチバイブレータ回路２０の第２のノード２０ｂに接続されている。
【００３４】
次に、図２の回路の動作を説明する。なお、説明を簡易化するため、トランジスタは、電流増幅率が無限大、ベース電流が零の理想素子とする。
第２の電圧電流変換回路２２において、トランジスタＱ１ および抵抗Ｒ１ により生成される基準電流を２・Ｉ１ 、電源電圧をＶｃｃ、ダイオード（ベース・コレクタが短絡されたトランジスタ）の順方向電圧をＶｆ で表わすと、
２・Ｉ１ ＝（Ｖｃｃ−Ｖｆ ）／Ｒ１ …（１１）
となる。
【００３５】
トランジスタＱ１ 、Ｑ２ 、Ｑ３ からなる第２のカレントミラー回路ＣＭ２ により、入力電流と出力電流が１：１で折り返され、トランジスタＱ２ のコレクタ電流Ｉｃ２、Ｑ３ のコレクタ電流Ｉｃ３はそれぞれ前記基準電流２・Ｉ１ と同じ値になる。
【００３６】
そして、トランジスタＱ４ 、Ｑ５ および抵抗Ｒ３ 、Ｒ４ からなる差動増幅回路は、トランジスタＱ４ のベース電圧Ｖｂ４とトランジスタＱ５ のベース電圧Ｖｂ５との差電圧をトランジスタＱ４ 、Ｑ５ の各エミッタ電流の増減に変換し、トランジスタＱ５ のコレクタ電流Ｉｃ５は、
Ｉｃ５＝（Ｉｃ３／２）＋（Ｖｂ４−Ｖｂ５）／（Ｒ３ ＋Ｒ４ ） …（１２）
として出力する。ここで、トランジスタＱ４ 、Ｑ５ のエミッタ等価抵抗は抵抗Ｒ３ 、Ｒ４ の値よりも小さいので、無視している。
【００３７】
前記トランジスタＱ４ のベースには、固定の比較参照電圧Ｖｒｅｆ
Ｖｒｅｆ ＝Ｒ２ ×Ｉｃ２ …（１３）
が印加されており、前記トランジスタＱ５ のベースには、音声信号入力電圧Ｖｉｎが印加されている。
【００３８】
ここで、音声信号入力電圧Ｖｉｎは、信号入力時にはＶｒｅｆ の値を中心に上下に変化する信号であり、平均値がＶｒｅｆ となるように入力される。したがって、
Ｉｃ５＝（Ｉｃ３／２）＋（Ｖｒｅｆ −Ｖｉｎ）／（Ｒ３ ＋Ｒ４ ） …（１４）
となる。
【００３９】
Ｖｉｎ−Ｖｒｅｆ ＝ΔＶｉｎ で表わすと、
【００４０】
トランジスタＱ６ 、Ｑ７ からなる第３のカレントミラー回路ＣＭ３ は、前記トランジスタＱ５ のコレクタ電流Ｉｃ５が入力し、入力電流Ｉｃ５（＝トランジスタＱ６ のコレクタ電流Ｉｃ６）と出力電流（＝トランジスタＱ７ のコレクタ電流Ｉｃ７）を１：１で折り返えすので、
【００４１】
即ち、上式（１６）から、音声信号入力電圧Ｖｉｎの変化につれてトランジスタＱ７ のコレクタ電流Ｉｃ７（第２の電圧電流変換回路２２の出力電流Ｉｓ ）が増減することか分かる。
【００４２】
一方、基準電流生成回路２３において、抵抗Ｒ５ およびトランジスタＱ８ 、Ｑ９ からなる第４のカレントミラー回路ＣＭ４ により、トランジスタＱ９ のコレクタ電流Ｉｃ９として生成される基準電流Ｉ２ は、
Ｉ２ ＝（Ｖｃｃ−Ｖｆ ）／Ｒ５ …（２０）
となる。
【００４３】
さらに、前記第２の電圧電流変換回路２２の出力電流Ｉｓ と基準電流生成回路２３で生成された基準電流Ｉ２ が加算されて加算電流Ｉｖ ＝（Ｉ２ ＋Ｉｓ ）となる。この場合、Ｉ２ の値（変動値）とＩｓ の値（固定値）との比率が発振回路部２０における音声サブキャリア信号のＦＭ変調に必要な変動幅となるように各素子定数が適切に設定されている。
【００４４】
一方、前記第１の電圧電流変換回路２１において、発振回路部２０の発振中心周波数ｆｏを一定にするための制御信号電圧である入力電圧Ｖｐｌｌ は、トランジスタＱ１９および抵抗Ｒ１２によってトランジスタのＱ１９のコレクタ電流Ｉｐｌｌ は、
Ｉｐｌｌ ＝（Ｖｐｌｌ −２・Ｖｆ ）／Ｒ１２ …（２１）
に変換される。
【００４５】
図３および図４は、図２の音声サブキャリア信号発生・ＦＭ変調用の発振回路部２０における発振出力信号ＶＣ１の電圧波形および充放電用キャパシタＣ１ の両端の電圧ＶＥ１、ＶＥ２の周期的に変化する波形（充放電波形）をシミュレーションした結果を示している。
【００４６】
即ち、発振回路部２０において、電流加算回路２４による加算電流Ｉｖ ＝（Ｉ２ ＋Ｉｓ ）が抵抗Ｒ６ およびＲ７ で電圧変換された充放電極性反転電圧Ｖｏｓｃ により、非安定マルチバイブレータ回路の充放電用キャパシタＣ１ の充放電動作の極性反転電圧値が制御される。この場合、前記抵抗Ｒ６ およびＲ７ がそれぞれ等しい値Ｒｃ であると、
Ｖｏｓｃ ＝Ｒｃ ×Ｉｖ …（２２）
である。
【００４７】
また、第１の電圧電流変換回路２１のトランジスタのＱ１９のコレクタ電流Ｉｃ１９ が充放電用キャパシタＣ１ の充放電電流値（充放電速度、発振周期）を制御するための制御電流Ｉｐｌｌ として入力する。
【００４８】
したがって、充放電用キャパシタＣ１ の両端の電圧ＶＥ１、ＶＥ２が急激に変化するタイミングで充放電極性反転電圧Ｖｏｓｃ の値だけ変化するとともに、差動対トランジスタＱ１４、Ｑ１６のスイッチング動作により充放電の方向が反転する。充放電中は、充放電用キャパシタＣ１ の一端の電圧は一定に保持され、キャパシタＣ１ の他端の電圧は（Ｉｏｓｃ ／Ｃｏｓｃ ）の傾きで変化する。
【００４９】
これにより、非安定マルチバイブレータ回路２０は、充放電用キャパシタＣ１ の充放電により発振動作し、発振出力信号ＶＣ１は方形波で取り出される。この場合、発振周波数Ｆは、制御電流Ｉｐｌｌ （＝Ｉｏｓｃ ）の値に比例し、充放電極性反転電圧Ｖｏｓｃ および充放電用キャパシタＣ１ の容量値Ｃｏｓｃ に反比例して変化し、
Ｆ＝Ｉｏｓｃ ／（４・Ｖｏｓｃ ・Ｃｏｓｃ ） …（２３）
となる。ここで、例えばＩｏｓｃ ＝１００μＡ、Ｖｏｓｃ ＝０．７Ｖ、Ｃｏｓｃ ＝ ６．５ｐＦの場合には、Ｆ＝５．５ＭＨｚである。
【００５０】
上式（２３）のうち、変数はＩｏｓｃ およびＶｏｓｃ のみである。
ここで、第１の電圧電流変換回路２１の変換利得をａで表わすと、
Ｉｏｓｃ ＝ａ・Ｖｐｌｌ …（６）
である。また、第２の電圧電流変換回路２２の利得をｂで表わすと、
Ｖｏｓｃ ＝Ｖｏ＋ｂ・Ｖｉｎ …（７）
である。
【００５１】
Ｉｏｓｃ は前式（６）に示したようにＶｐｌｌ のみにより変化を受け、Ｖｏｓｃ は前式（７）に示したようにＶｉｎのみにより変化を受ける。
したがって、Ｉｏｓｃ 、Ｖｐｌｌ はそれぞれ一次の関数となり、オフセット量と比例定数ａ、ｂを用いて、
Ｉｏｓｃ ＝Ｉｏ＋ａ・Ｖｐｌｌ …（２４）
Ｖｏｓｃ ＝Ｖｏ＋ｂ・ΔＶｉｎ …（２５）
ｋ＝１／４
とおくと、前式（２３）は簡略化でき、
【００５２】
ここで、
Ｉｏ＝２・Ｖｆ ／Ｒ１２ …（２７）
ａ＝１／Ｒ１２ …（２８）
Ｖｏ＝Ｒｃ ・（Ｉ１ ＋Ｉ２ ） …（２９）
ｂ＝−Ｒｃ ／（Ｒ３ ＋Ｒ４ ） …（３０）
である。
【００５３】
次に、発振周波数Ｆが所望の値Ｆｏである時の変調信号入力電圧Ｖｉｎの変化ΔＶｉｎに対する発振周波数Ｆの変化率（つまり、変調感度β）を求める。
この変調感度βは、発振周波数ＦをΔＶｉｎで微分すればよく、
ｆｏ＝ｋ・（Ｉｏ＋ａ・Ｖｐｌｌ ）／｛Ｃｏｓｃ ・（Ｖｏ＋ｂ・ΔＶｉｎ）｝
より、Ｖｐｌｌ は
Ｖｐｌｌ ＝［｛ｆｏ・Ｃｏｓｃ ・（Ｖｏ＋ｂ・ΔＶｉｎ）／ｋ｝−Ｉｏ］／ａ
であるので、
β＝−ｆｏ・ｂ／（Ｖｏ＋ｂ・ΔＶｉｎ） …（３２）
となる。ここで、Ｖｏ》ｂ・ΔＶｉｎであるので、
β＝−ｆｏ・ｂ／Ｖｏ …（３３）
となる。
【００５４】
上式（３３）のうち、ｆｏはシステムで設定された発振周波数Ｆの中心周波数であって固定値であり、ｂは集積回路内の抵抗相対比のみで決まる一定値である。
【００５５】
したがって、
【００５６】
したがって、前式（３３）のβは、式中のｆｏは固定値、ｂやＶｏは一定値であるので、常に一定値である。
＜第２実施例＞
図５は、図１中の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯ１０の第２実施例を示しており、集積回路化されている。
【００５７】
図５に示す回路は、図２に示した第１実施例の回路と比べて、基準電流Ｉ２ と第２の電圧電流変換回路２２の変換電流Ｉｓ とを加算して電圧に変換する電流加算・電圧変換回路５１と、非安定マルチバイブレータ回路５０の一部（前記電流加算・電圧変換回路５１に接続され、充放電用のキャパシタＣ１ の充放電動作の極性反転電圧値を生成する回路部分）が異なり、その他は同一であるので図２中と同一符号を付してその説明を省略する。
【００５８】
図５中の電流加算・電圧変換回路５１は、図２中に示した基準電流生成回路２３の第４のカレントミラー回路ＣＭ４ の出力側ＮＰＮトランジスタＱ９ のコレクタとＶＣＣノードとの間に変調入力電圧生成用抵抗Ｒ１３およびローパスフィルタ用のキャパシタＣ２ が並列に接続されており、前記第２の電圧電流変換回路２２の第３のカレントミラー回路ＣＭ３ の出力側ＮＰＮトランジスタＱ７ のコレクタと上記変調入力電圧生成用抵抗Ｒ１３の一端との間に基準電圧生成用抵抗Ｒ１４が接続されてなる。
【００５９】
図５中の基準電流生成回路５２は、図２中に示した基準電流生成回路２３と比べて、第２の電圧電流変換回路２２の第３のカレントミラー回路ＣＭ３ の出力側ＮＰＮトランジスタＱ８ のコレクタと基準電流生成回路２３の第４のカレントミラー回路ＣＭ４ の出力側ＮＰＮトランジスタＱ９ のコレクタとが分離されている点が異なる。
【００６０】
また、図５中の非安定マルチバイブレータ回路５０は、図２中に示した非安定マルチバイブレータ回路２０と比べて、ＶＣＣノードと前記差動対トランジスタＱ１０、Ｑ１１の各コレクタにそれぞれ一端が接続された２個の電流電圧変換抵抗Ｒ１５、Ｒ１６の各他端との間にＮＰＮトランジスタＱ２１のコレクタ・エミッタ間が挿入接続され、このＮＰＮトランジスタＱ２１のコレクタ・ベースが接続されている点、前記差動対トランジスタＱ１０、Ｑ１１のエミッタ共通接続ノードと接地ノードとの間に、ＮＰＮトランジスタＱ２３およびＱ２４の各コレクタ・エミッタ間が並列に挿入接続され、この２個のＮＰＮトランジスタＱ２３およびＱ２４の各ベースが基準電流生成回路５２の第４のカレントミラー回路ＣＭ４ の各トランジスタのベースに共通接続されている点、前記２個の電流電圧変換抵抗Ｒ１５、Ｒ１６の各両端間にそれぞれ対応してＮＰＮトランジスタＱ２０およびＱ２２のコレクタ・エミッタ間が並列に追加接続され、この２個のＮＰＮトランジスタＱ２０およびＱ２２の各ベースが電流加算・電圧変換回路５１における変調入力電圧生成用抵抗Ｒ１３・基準電圧生成用抵抗Ｒ１４の相互接続ノードに接続されている点が異なる。
【００６１】
図６および図７は、図５の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯにおける発振出力信号ＶＣ１の電圧波形および充放電用のキャパシタＣｏｓｃ の両端の電圧ＶＥ１、ＶＥ２の周期的に変化する波形（充放電波形）をシミュレーションした結果を示している。
【００６２】
図５中のエミッタ結合非安定マルチバイブレータ回路５０の動作は、図２中に示したエミッタ結合非安定マルチバイブレータ回路２０の動作と比べて、前記電流加算・電圧変換回路５１で発生した変調入力電圧生成用抵抗Ｒ１３の電圧ＶＲ１３ と基準電圧生成用抵抗Ｒ１４の電圧ＶＲ１４ とが加算（合成）された電圧Ｖｏｓｃ （変調信号入力電圧Ｖｉｎにより微小に変化する）により、前記差動対トランジスタ Ｑ１０、Ｑ１１の各コレクタに接続された２個の電流電圧変換抵抗Ｒ１５、Ｒ１６の両端間にそれぞれ対応して並列接続されているトランジスタＱ２０およびＱ２２のコレクタ電流が増減制御され、結果として、前記差動対トランジスタＱ１０、Ｑ１１の各コレクタ電圧が増減制御される点が異なり、その他は同じであるのでその詳細な説明は省略する。
【００６３】
この場合、充放電スイッチ用の２個のＮＰＮトランジスタＱ１４、Ｑ１６の各ベース電圧は、高レベル電圧の時と低レベル電圧の時との電圧差が前記Ｖｏｓｃ に相当する。即ち、高レベル電圧時のベース電圧ＶＨ は、
ＶＨ ＝Ｖｃｃ−Ｖｆ …（３４）
であり、低レベル電圧時には前記トランジスタＱ２０およびＱ２２のいずれか一方がオン状態になり、このオン状態のトランジスタのベース電圧ＶＬ は、
ＶＬ ＝Ｖｃｃ−Ｒ１３・（Ｉｃ７＋Ｉｃ９）−Ｒ１４・Ｉｃ７−Ｖｆ …（３５）
である。したがって、
【００６４】
ここで、Ｉｃ７、Ｉｃ９は、図２の回路と同様に、
Ｉｃ７＝Ｉ１ −ΔＶｉｎ／（Ｒ３＋Ｒ４）
Ｉｃ９＝（Ｖｃｃ−Ｖｆ ）／Ｒ５
であるので、
【００６５】
上式は、
（Ｒ１３＋Ｒ１４）・Ｉ１ ＋Ｒ１４・（Ｖｃｃ−Ｖｆ ）／Ｒ５ ＝Ｖｏ
−（Ｒ１３＋Ｒ１４）／（Ｒ３＋Ｒ４）＝ｂ
とおくと、
Ｖｏｓｃ ＝Ｖｏ＋ｂ・ΔＶｉｎ …（３８）
と簡略化でき、発振周波数Ｆは、第１実施例と同様に、
Ｆ＝ｋ・（Ｉｏ＋ａ・Ｖｐｌｌ ＋ｂ・ΔＶｉｎ）／（Ｃｏｓｃ ・Ｖｏ）…（３９）
となり、変調感度βに関する考察も第１実施例と同様である。
【００６６】
上記第２実施例において、前記キャパシタＣ２ はそれに並列接続されている抵抗Ｒ１３とともにローパスフィルタを形成しており、このローパスフィルタの遮断周波数ｆｃは、
ｆｃ＝１／（２π・Ｒ１３・Ｃ２ ） …（４０）
であり、Ｖｏｓｃ に含まれるノイズ成分のうちでｆｃより高い周波数帯域の成分を低減する作用を有する。
【００６７】
したがって、第２実施例によれば、第１実施例よりもＳ／Ｎ特性の改善が可能になる。
なお、第２実施例において、音声サブキャリア信号発生・ＦＭ変調用のＶＣＯ１０において、前記ローパスフィルタ用のキャパシタＣ２ の接続位置を変更してもよい。
【００６８】
また、前記ローパスフィルタの遮断周波数ｆｃが変調信号の周波数帯域よりも低い場合には、変調信号の周波数帯でキャパシタＣ２ のインピーダンスを零とみなせるので、変調感度βは、前記実施例中の値のＲ１４／（Ｒ１３＋Ｒ１４）倍になる。この場合でも、Ｖｏｓｃ を表わす式中の係数ｂが一定値倍となるだけであり、特性上の性質は同じである。
【００６９】
また、前記各実施例の音声サブキャリア信号発生用のＶＣＯは、基準電流生成回路２３により基準電流Ｉ２ を生成して利用しているが、この基準電流Ｉ２ およびそれを生成するための基準電流生成回路２３は必ずしも必要ではない。
【００７０】
また、本発明において、前記各実施例の発振回路部２０、５０は、エミッタ結合非安定マルチバイブレータ回路に限らず、電流入力あるいは電圧入力に比例した発振周波数を発生し得る回路であればよい。
【００７１】
【発明の効果】
上述したように本発明によれば、発振回路部の発振周波数を決定する充放電用キャパシタの容量値のばらつきが存在しても変調感度が影響を受けなくなり、構成が簡単で雑音発生量が小さなＦＭ変調回路を提供することができる。
【００７２】
従って、本発明のＦＭ変調回路は、ＲＦモジューレータに限らず、ＲＦモジュール、ＲＦ機器、ＶＴＲ機器、放送機器、通信機器など多様な分野に適用可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＰＬＬ制御式ＦＭ変調回路を示すブロック図。
【図２】図１中の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯの第１実施例を示す回路図。
【図３】図２の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯにおける発振出力信号ＶＣ１の電圧波形をシミュレーションした結果を示す図。
【図４】図２の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯにおける充放電用のキャパシタＣｏｓｃ の両端の電圧ＶＥ１、ＶＥ２の周期的に変化する波形（充放電波形）をシミュレーションした結果を示す図。
【図５】図１中の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯの第２実施例を示す回路図。
【図６】図５の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯにおける発振出力信号ＶＣ１の電圧波形をシミュレーションした結果を示す図。
【図７】図５の音声サブキャリア信号発生・ＦＭ変調用のＶＣＯにおける充放電用のキャパシタＣｏｓｃ の両端の電圧ＶＥ１、ＶＥ２の周期的に変化する波形（充放電波形）をシミュレーションした結果を示す図。
【図８】従来のＰＬＬ制御式ＦＭ変調回路を示すブロック図。
【図９】図８中のループフィルタの周波数とループゲインとの関係の一例を示す特性図。
【符号の説明】
１０ａ…制御信号入力ノード、
１０ｂ…変調信号入力ノード、
２０…発振回路部（エミッタ結合非安定マルチバイブレータ回路）、
２１…第１の電圧電流変換回路、
２２…第２の電圧電流変換回路、
２３…基準電流生成回路、
Ｃｏｓｃ …充放電用キャパシタ、
Ｖｐｌｌ …ループフィルタの出力電圧。
Claims (6)
- 制御信号入力ノードと、
変調信号入力ノードと、
充放電用キャパシタを内蔵し、前記制御信号入力ノードから入力する発振中心周波数を一定にするための制御信号により前記充放電用キャパシタの充放電電流の大きさが制御され、前記変調信号入力ノードから入力する変調信号により前記充放電用キャパシタの充放電動作の極性反転電圧値が制御される発振回路部
とを具備することを特徴とするＦＭ変調回路。 - 請求項１記載のＦＭ変調回路において、前記変調信号入力は音声信号入力であることを特徴とするＦＭ変調回路。
- 請求項１または２記載のＦＭ変調回路において、前記発振回路部は、電圧制御発振回路を含む位相同期ループを有し、前記発振中心周波数を一定にするための制御信号は、前記位相同期ループで生成された電圧制御発振回路制御電圧であることを特徴とするＦＭ変調回路。
- 請求項１乃至３のいずれか１項に記載のＦＭ変調回路において、前記充放電用キャパシタの充放電動作の極性反転電圧値を制御する回路部分に雑音成分除去用のキャパシタが付加接続されていることを特徴とするＦＭ変調回路。
- 被変調搬送波信号発生・ＦＭ変調用の電圧制御発振回路と、
前記電圧制御発振回路の出力信号と基準周波数の基準信号との位相差に対応した制御電圧を生成するための制御電圧生成回路と、
前記制御電圧を発振中心周波数制御電流に変換する第１の電圧電流変換回路と、
音声信号入力電圧を固定利得で増幅して変調電流に変換する第２の電圧電流変換回路とを具備し、
前記電圧制御発振回路は、充放電用キャパシタを内蔵し、前記発振中心周波数制御電流により前記充放電用キャパシタの充放電電流の大きさが制御されて発振中心周波数が決定され、前記変調電流により前記充放電用キャパシタの充放電動作の極性反転電圧値が制御されてＦＭ変調が行われるエミッタ結合非安定マルチバイブレータ回路であることを特徴とするＦＭ変調回路。 - 請求項５記載のＦＭ変調回路において、さらに、基準電流入力を生成する基準電流生成回路を具備し、前記変調電流と前記基準電流入力を加算し、この電流加算出力より前記非安定マルチバイブレータ回路の充放電用キャパシタの充放電動作の極性反転電圧値を制御することを特徴とするＦＭ変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17298298A JP3571920B2 (ja) | 1998-06-19 | 1998-06-19 | Ｆｍ変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17298298A JP3571920B2 (ja) | 1998-06-19 | 1998-06-19 | Ｆｍ変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000013145A JP2000013145A (ja) | 2000-01-14 |
| JP3571920B2 true JP3571920B2 (ja) | 2004-09-29 |
Family
ID=15951983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17298298A Expired - Fee Related JP3571920B2 (ja) | 1998-06-19 | 1998-06-19 | Ｆｍ変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3571920B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909331B2 (en) * | 2002-08-28 | 2005-06-21 | Qualcomm Incorporated | Phase locked loop having a forward gain adaptation module |
| JP6871055B2 (ja) * | 2017-05-18 | 2021-05-12 | 新日本無線株式会社 | 周波数変調装置 |
-
1998
- 1998-06-19 JP JP17298298A patent/JP3571920B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000013145A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0146287B1 (ko) | 단안정 멀티 바이브레이터 | |
| JPH0320090B2 (ja) | ||
| JP3571920B2 (ja) | Ｆｍ変調回路 | |
| JP2588823B2 (ja) | 可変周波数発振回路 | |
| US4881042A (en) | Automatically tunable phase locked loop FM detection system | |
| JPH07176996A (ja) | 電流制御発振器 | |
| JP2706088B2 (ja) | 周波数発生装置 | |
| JP4441983B2 (ja) | 復調回路 | |
| JPH0563523A (ja) | 波形発生装置 | |
| JPH09307414A (ja) | ９０゜移相器 | |
| JP2937316B2 (ja) | Ｆｍ変調器 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JP3992512B2 (ja) | 電子回路装置 | |
| EP0859460B1 (en) | Mixer circuit with wide dynamic range | |
| JP3184322B2 (ja) | Ｐｌｌ復調回路 | |
| US6133782A (en) | Integrator-filter circuit | |
| JP3880129B2 (ja) | インダクタ回路及びフィルタ | |
| JPS62231507A (ja) | 積分回路 | |
| JP2881770B2 (ja) | Ａｇｃ回路 | |
| JPH09331482A (ja) | 積分回路 | |
| JP2751294B2 (ja) | 水晶電圧制御発振器 | |
| JPH0936665A (ja) | Ｆｍ変調器 | |
| JPH0681336B2 (ja) | 水晶電圧制御発振器 | |
| JP3490651B2 (ja) | 移相器及びそれを用いた復調器 | |
| JPH0767048B2 (ja) | Ｆｍ変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |