JP2751294B2 - 水晶電圧制御発振器 - Google Patents
水晶電圧制御発振器Info
- Publication number
- JP2751294B2 JP2751294B2 JP1011306A JP1130689A JP2751294B2 JP 2751294 B2 JP2751294 B2 JP 2751294B2 JP 1011306 A JP1011306 A JP 1011306A JP 1130689 A JP1130689 A JP 1130689A JP 2751294 B2 JP2751294 B2 JP 2751294B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- transistors
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は水晶電圧制御発振器に関し、特にVTRのカラ
ー映像信号の磁気記録再生回路において再生された低域
変換色信号を元の周波数の色信号に周波数変換するため
に必要な水晶電圧制御発振器に関する。
ー映像信号の磁気記録再生回路において再生された低域
変換色信号を元の周波数の色信号に周波数変換するため
に必要な水晶電圧制御発振器に関する。
VTRにおいては、カラー映像信号は低域に変換された
色信号、すなわち、低域変換色信号と周波数変調された
輝度信号との重え合せで記録されている。
色信号、すなわち、低域変換色信号と周波数変調された
輝度信号との重え合せで記録されている。
したがって、再生時には、低域変換色信号は元の周波
数の色信号に周波数変換される。また、再生時、走行系
によって生ずる時間軸変動は低域変換色信号に周波数変
動成分となって含まれるが、これに対しては磁気記録再
生回路に基準発振器を含むAPCループを設け、低域変換
色信号を元の周波数に周波数変換する際に同時に上記の
周波数変動成分を打ち消すようにしている。
数の色信号に周波数変換される。また、再生時、走行系
によって生ずる時間軸変動は低域変換色信号に周波数変
動成分となって含まれるが、これに対しては磁気記録再
生回路に基準発振器を含むAPCループを設け、低域変換
色信号を元の周波数に周波数変換する際に同時に上記の
周波数変動成分を打ち消すようにしている。
第２図は従来の磁気記録再生回路の一例を示すブロッ
ク図である。
ク図である。
第２図において、１は自動振幅制御回路、2,13は周波
数変換器、３はバーストエンファシス・ディエンファシ
ス回路、4,14は帯域フィルタ、５はくし形フィルタ、６
は本発明の対象となる水晶電圧制御発振器、7,15はバー
ストゲート回路、８は再生位相検波器、9,17,18は低域
フィルタ、10は加算回路、11は電圧制御発振器、12は分
周器、16は記録位相検波器、19はAFC回路であり、SW1〜
SW6はスイッチである。
数変換器、３はバーストエンファシス・ディエンファシ
ス回路、4,14は帯域フィルタ、５はくし形フィルタ、６
は本発明の対象となる水晶電圧制御発振器、7,15はバー
ストゲート回路、８は再生位相検波器、9,17,18は低域
フィルタ、10は加算回路、11は電圧制御発振器、12は分
周器、16は記録位相検波器、19はAFC回路であり、SW1〜
SW6はスイッチである。
記録及び再生時には、スイッチSW1〜SW6はそれぞれＲ
側及びＰ側に切換わり各ブロック間の信号の流れが制御
され処理される。
側及びＰ側に切換わり各ブロック間の信号の流れが制御
され処理される。
次に、本発明の対象である水晶電圧制御発振器６につ
いて説明する。
いて説明する。
第３図は従来の水晶電圧制御発振器６の一例を示す回
路図である。
路図である。
この水晶電圧制御発振器は、記録時には入力の色信号
のバースト信号に同期する電圧制御発振器として動作
し、また再生時には低域変換色信号を元の周波数に周波
数変換する際の基準発振器として動作する。
のバースト信号に同期する電圧制御発振器として動作
し、また再生時には低域変換色信号を元の周波数に周波
数変換する際の基準発振器として動作する。
この水晶電圧制御発振器６は、エミッタを共通接続す
る第１及び第２のトランジスタQ1,Q2を備え第１の入力
端に第１の基準電圧（VI）を入力し第２の入力端に第１
の帰還信号（VC）を入力して差動増幅する第１の差動増
幅器61Aと、エミッタを共通接続する第３及び第４のト
ランジスタQ3,Q4を備え第１の入力端に第１の帰還信号
（VC）を入力し第２の入力端に第２の帰還信号（VI）を
入力して差動増幅する第２の差動増幅器61Bと、第２の
基準電圧源V2、第１端をこの第２の基準電圧源V2と接続
し第２端をスイッチSW5を介して入力される記録位相検
波信号の入力端と接続する第１の抵抗R5、第１端を第２
の基準電圧源V2と接続する第２の抵抗R6、エミッタを共
に第１の差動増幅器61Aの第２の入力端と逆相の関係に
ある出力端（トランジスタQ1とコレクタ）と接続しベー
スをそれぞれ第１及び第２の抵抗R5,R6の第２端と対応
して接続する第５及び第６のトランジスタQ5,Q6、エミ
ッタを共に第２の差動増幅器61Bの第２の入力端と同相
の関係にある出力端（トランジスタQ3のコレクタ）と接
続しベースをそれぞれ第２及び第１の抵抗R6,R5の第２
端と対応して接続する第７及び第８のトランジスタQ7,Q
8、並びに第６及び第８のトランジスタQ6,Q8のコレクタ
と接続する負荷抵抗R7を備えた移相回路62と、ベースを
第６及び第８のトランジスタQ6,Q8のコレクタと接続す
るエミッタホロア回路の第９のトランジスタQ9と、第３
の抵抗R8,第１のコンデンサC1,C2及び水晶振動子X1を備
え入力端を第９のトランジスタQ9のエミッタと接続する
帰還回路63と、第１端をこの帰還回路63の出力端と接続
する第４の抵抗R4及びこの第４の抵抗R4の第２端と接地
端子との間に接続された第２のコンデンサC3を備え第４
の抵抗R4の第１端から第２の帰還信号（VI）を出力し第
４の抵抗R4の第２端から第１の帰還信号（VC）を出力す
る位相形成回路64とを有する構成となっている。
る第１及び第２のトランジスタQ1,Q2を備え第１の入力
端に第１の基準電圧（VI）を入力し第２の入力端に第１
の帰還信号（VC）を入力して差動増幅する第１の差動増
幅器61Aと、エミッタを共通接続する第３及び第４のト
ランジスタQ3,Q4を備え第１の入力端に第１の帰還信号
（VC）を入力し第２の入力端に第２の帰還信号（VI）を
入力して差動増幅する第２の差動増幅器61Bと、第２の
基準電圧源V2、第１端をこの第２の基準電圧源V2と接続
し第２端をスイッチSW5を介して入力される記録位相検
波信号の入力端と接続する第１の抵抗R5、第１端を第２
の基準電圧源V2と接続する第２の抵抗R6、エミッタを共
に第１の差動増幅器61Aの第２の入力端と逆相の関係に
ある出力端（トランジスタQ1とコレクタ）と接続しベー
スをそれぞれ第１及び第２の抵抗R5,R6の第２端と対応
して接続する第５及び第６のトランジスタQ5,Q6、エミ
ッタを共に第２の差動増幅器61Bの第２の入力端と同相
の関係にある出力端（トランジスタQ3のコレクタ）と接
続しベースをそれぞれ第２及び第１の抵抗R6,R5の第２
端と対応して接続する第７及び第８のトランジスタQ7,Q
8、並びに第６及び第８のトランジスタQ6,Q8のコレクタ
と接続する負荷抵抗R7を備えた移相回路62と、ベースを
第６及び第８のトランジスタQ6,Q8のコレクタと接続す
るエミッタホロア回路の第９のトランジスタQ9と、第３
の抵抗R8,第１のコンデンサC1,C2及び水晶振動子X1を備
え入力端を第９のトランジスタQ9のエミッタと接続する
帰還回路63と、第１端をこの帰還回路63の出力端と接続
する第４の抵抗R4及びこの第４の抵抗R4の第２端と接地
端子との間に接続された第２のコンデンサC3を備え第４
の抵抗R4の第１端から第２の帰還信号（VI）を出力し第
４の抵抗R4の第２端から第１の帰還信号（VC）を出力す
る位相形成回路64とを有する構成となっている。
次に、この水晶電圧制御発振器の動作について説明す
る。
る。
位相形成回路64の抵抗R4及びコンデンサC3のそれぞれ
の電圧をVR,VCとしその合成ベクトルをVIとすると、そ
のベクトル図は第４図のようになる。
の電圧をVR,VCとしその合成ベクトルをVIとすると、そ
のベクトル図は第４図のようになる。
移相回路62には、VRとVC′（−VC）のベクトルが入力
され、その合成ベクトルV0がトランジスタQ9のエミッタ
に現われ、抵抗R8,コンデンサC1,C2及び水晶振動子X1に
より位相形成回路64の入力端にもどりVIと一致する周波
数で発振する。
され、その合成ベクトルV0がトランジスタQ9のエミッタ
に現われ、抵抗R8,コンデンサC1,C2及び水晶振動子X1に
より位相形成回路64の入力端にもどりVIと一致する周波
数で発振する。
記録時にはスイッチSW5が閉じるので、記録位相検波
器16の出力が低域フィルタ17によりDC化され記録位相検
波信号としてトランジスタQ5,Q8のベースに入力され
る。今トランジスタQ5,Q8のベース電圧がトランジスタQ
6,Q7のベース電圧より低いものとすると、VRとVC′合成
ベクトルが変化しV0′になる。
器16の出力が低域フィルタ17によりDC化され記録位相検
波信号としてトランジスタQ5,Q8のベースに入力され
る。今トランジスタQ5,Q8のベース電圧がトランジスタQ
6,Q7のベース電圧より低いものとすると、VRとVC′合成
ベクトルが変化しV0′になる。
トランジスタQ5〜Q8のベースバイアス電圧が等しいと
きの合成ベクトルV0とすると、VIに一致するための位相
変化がV0では位相Φ１に対しV0′では位相Φ２となるの
で、発振周波数が変化し電圧制御発振器として動作す
る。
きの合成ベクトルV0とすると、VIに一致するための位相
変化がV0では位相Φ１に対しV0′では位相Φ２となるの
で、発振周波数が変化し電圧制御発振器として動作す
る。
これに対して再生時にはSW5が開くので、トランジス
タQ5〜Q8のベース電圧は固定され、かつ等しくなるので
合成ベクトルV0は一定となり、周波数一定の基準発振器
として動作する。
タQ5〜Q8のベース電圧は固定され、かつ等しくなるので
合成ベクトルV0は一定となり、周波数一定の基準発振器
として動作する。
なお、抵抗R5,R6は、低域フィルタ17に対する影響を
考慮して数10kΩに設定されている。
考慮して数10kΩに設定されている。
上述した従来の水晶電圧制御発振器は、抵抗R5,R6の
値が数10kΩに設定されているので、回路素子の不整合
等によりトランジスタQ5〜Q8等による移相回路62に直流
オフセットが生じ、再生時、スイッチSW5が開いていて
も電圧V0のベクトルがオフセットにより変化さして発振
周波数がばらつき、この水晶電圧制御発振器の発振周波
数にロックして周波数変換された色信号がTVに入力され
ると正規の周波数からずれるために色が付かなくなると
いう欠点がある。
値が数10kΩに設定されているので、回路素子の不整合
等によりトランジスタQ5〜Q8等による移相回路62に直流
オフセットが生じ、再生時、スイッチSW5が開いていて
も電圧V0のベクトルがオフセットにより変化さして発振
周波数がばらつき、この水晶電圧制御発振器の発振周波
数にロックして周波数変換された色信号がTVに入力され
ると正規の周波数からずれるために色が付かなくなると
いう欠点がある。
このように回路素子の不整合は、IC化しても避けられ
ない問題であり、通常はICの外部にこの不整合を調整す
るための回路を設けなければならない。このため、外付
けの部品や調整工数が増えることになる。
ない問題であり、通常はICの外部にこの不整合を調整す
るための回路を設けなければならない。このため、外付
けの部品や調整工数が増えることになる。
本発明の目的は、内部回路の簡単な構成で再生時の発
振周波数のばらつきを抑えるとともに、回路素子の不整
合に影響されない無調整化が可能な水晶電圧制御発振器
を提供することにある。
振周波数のばらつきを抑えるとともに、回路素子の不整
合に影響されない無調整化が可能な水晶電圧制御発振器
を提供することにある。
本発明の水晶電圧制御発振器は、エミッタを共通接続
する第１及び第２のトランジスタを備え第１の入力端に
第１の基準電圧を入力し第２の入力端に第１の帰還信号
を入力して差動増幅する第１の差動増幅器と、エミッタ
を共通接続する第３及び第４のトランジスタを備え第１
の入力端に前記第１の帰還信号を入力し第２の入力端に
第２の帰還信号を入力して差動増幅する第２の差動増幅
器と、第２の基準電圧源、第１端をこの第２の基準電圧
源と接続し第２端を記録位相検出信号の入力端と接続す
る第１の抵抗、第１端を前記第２の基準電圧源と接続す
る第２の抵抗、エミッタを共に前記第１の差動増幅器の
第２の入力端と逆相の関係にある出力端と接続しベース
をそれぞれ前記第１及び第２の抵抗の第２端と対応して
接続する第５及び第６のトランジスタ、エミッタを共に
前記第２の差動増幅器の第２の入力端と同相の関係にあ
る出力端と接続しベースをそれぞれ前記第２及び第１の
抵抗の第２端と対応して接続する第７及び第８のトラン
ジスタ、並びに前記第６及び第８のトランジスタのコレ
クタと接続する負荷抵抗を備えた移相回路と、ベースを
前記第６及び第８のトランジスタのコレクタと接続する
エミッタホロア回路の第９のトランジスタと、第３の抵
抗，第１のコンデンサ及び水晶振動子を備え入力端を前
記第９のトランジスタのエミッタと接続する帰還回路
と、第１端をこの帰還回路の出力端と接続する第４の抵
抗及びこの第４の抵抗の第２端と接地端子との間に接続
された第２のコンデンサを備え前記第４の抵抗の第１端
から前記第２の帰還信号を出力し前記第４の抵抗の第２
端から前記第１の帰還信号を出力する位相形成回路とを
有する水晶電圧制御発振器において、エミッタを前記第
５及び第６のトランジスタのエミッタと接続しコレクタ
を前記第９のトランジスタのベースと接続する第10のト
ランジスタと、エミッタを前記第７及び第８のトランジ
スタのエミッタと接続しコレクタを前記第９のトランジ
スタのベースを接続する第11のトランジスタとを設け、
これら第10及び第11のトランジスタのベースに記録時に
はこれら第10及び第11のトランジスタがオフ状態となり
再生時にはオン状態となる電圧を印加するようにした構
成を有している。
する第１及び第２のトランジスタを備え第１の入力端に
第１の基準電圧を入力し第２の入力端に第１の帰還信号
を入力して差動増幅する第１の差動増幅器と、エミッタ
を共通接続する第３及び第４のトランジスタを備え第１
の入力端に前記第１の帰還信号を入力し第２の入力端に
第２の帰還信号を入力して差動増幅する第２の差動増幅
器と、第２の基準電圧源、第１端をこの第２の基準電圧
源と接続し第２端を記録位相検出信号の入力端と接続す
る第１の抵抗、第１端を前記第２の基準電圧源と接続す
る第２の抵抗、エミッタを共に前記第１の差動増幅器の
第２の入力端と逆相の関係にある出力端と接続しベース
をそれぞれ前記第１及び第２の抵抗の第２端と対応して
接続する第５及び第６のトランジスタ、エミッタを共に
前記第２の差動増幅器の第２の入力端と同相の関係にあ
る出力端と接続しベースをそれぞれ前記第２及び第１の
抵抗の第２端と対応して接続する第７及び第８のトラン
ジスタ、並びに前記第６及び第８のトランジスタのコレ
クタと接続する負荷抵抗を備えた移相回路と、ベースを
前記第６及び第８のトランジスタのコレクタと接続する
エミッタホロア回路の第９のトランジスタと、第３の抵
抗，第１のコンデンサ及び水晶振動子を備え入力端を前
記第９のトランジスタのエミッタと接続する帰還回路
と、第１端をこの帰還回路の出力端と接続する第４の抵
抗及びこの第４の抵抗の第２端と接地端子との間に接続
された第２のコンデンサを備え前記第４の抵抗の第１端
から前記第２の帰還信号を出力し前記第４の抵抗の第２
端から前記第１の帰還信号を出力する位相形成回路とを
有する水晶電圧制御発振器において、エミッタを前記第
５及び第６のトランジスタのエミッタと接続しコレクタ
を前記第９のトランジスタのベースと接続する第10のト
ランジスタと、エミッタを前記第７及び第８のトランジ
スタのエミッタと接続しコレクタを前記第９のトランジ
スタのベースを接続する第11のトランジスタとを設け、
これら第10及び第11のトランジスタのベースに記録時に
はこれら第10及び第11のトランジスタがオフ状態となり
再生時にはオン状態となる電圧を印加するようにした構
成を有している。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す回路図である。
この実施例が第３図に示された従来の水晶電圧制御発
振器と相違する点は、エミッタを第５及び第６のトラン
ジスタQ5,Q6のエミッタと接続しコレクタを第９のトラ
ンジスタQ9のベースと接続する第10のトランジスタQ10
と、エミッタを第７及び第８のトランジスタQ7,Q8のエ
ミッタと接続しコレクタを第９のトランジスタQ9のベー
スと接続する第11のトランジスタQ11とを設け、また、
電圧V3の電圧源V3及び電圧V4の電圧源V4を設けて基準電
圧源V2の電圧V2に対してV3＞V2＞V4となるように各電圧
を設定し、トランジスタQ10,Q11のベースにスイッチSW
を介して電圧V3,V4を印加してこれらトランジタQ10,Q11
が記録時にはオフ状態となり、再生時にはオン状態とな
るようにした点にある。
振器と相違する点は、エミッタを第５及び第６のトラン
ジスタQ5,Q6のエミッタと接続しコレクタを第９のトラ
ンジスタQ9のベースと接続する第10のトランジスタQ10
と、エミッタを第７及び第８のトランジスタQ7,Q8のエ
ミッタと接続しコレクタを第９のトランジスタQ9のベー
スと接続する第11のトランジスタQ11とを設け、また、
電圧V3の電圧源V3及び電圧V4の電圧源V4を設けて基準電
圧源V2の電圧V2に対してV3＞V2＞V4となるように各電圧
を設定し、トランジスタQ10,Q11のベースにスイッチSW
を介して電圧V3,V4を印加してこれらトランジタQ10,Q11
が記録時にはオフ状態となり、再生時にはオン状態とな
るようにした点にある。
次に、この実施例の動作について説明する。
各電圧V2〜V4はV3＞V3＞V4となっているので、記録時
にはトランジスタQ10,Q11がオフ状態となり、この水晶
電圧制御発振器はスイッチSW5を介して入力される記録
位相検波信号による電圧制御発振器となる。
にはトランジスタQ10,Q11がオフ状態となり、この水晶
電圧制御発振器はスイッチSW5を介して入力される記録
位相検波信号による電圧制御発振器となる。
また、再生時にはトランジスタQ10,Q11がオン状態と
なりトランジスタQ5〜Q8はオフ状態となるので、これら
トランジスタQ5〜Q8,抵抗R5,R6等の回路素子の不整合が
あってもトランジスタQ5〜Q8のオフセットの影響は除去
される。
なりトランジスタQ5〜Q8はオフ状態となるので、これら
トランジスタQ5〜Q8,抵抗R5,R6等の回路素子の不整合が
あってもトランジスタQ5〜Q8のオフセットの影響は除去
される。
従って差動増幅器61A,61Bの出力信号はトランジスタQ
10,Q11を介してトランジタQ9に伝達され、ベクトルV0は
必ず一定となるため発振周波数のばらつきを抑えること
ができる。
10,Q11を介してトランジタQ9に伝達され、ベクトルV0は
必ず一定となるため発振周波数のばらつきを抑えること
ができる。
以上説明したように本発明は、再生時にオン状態とな
り移相回路を形成する第５〜第８のトランジスタをオフ
状態とし、かつ第１及び第２の差動増幅器の出力信号を
直接第９のトランジスタのベースへ伝達する第10及び第
11のトランジスタを設けた構成とすることにより、位相
回路を形成する回路素子の不整合によるオフセットがあ
ってもこのオフセットの影響を除去することができるの
で、簡単な回路構成で再生時の発振周波数のばらつきを
抑えることができ、かつ無調整化することができる効果
がある。
り移相回路を形成する第５〜第８のトランジスタをオフ
状態とし、かつ第１及び第２の差動増幅器の出力信号を
直接第９のトランジスタのベースへ伝達する第10及び第
11のトランジスタを設けた構成とすることにより、位相
回路を形成する回路素子の不整合によるオフセットがあ
ってもこのオフセットの影響を除去することができるの
で、簡単な回路構成で再生時の発振周波数のばらつきを
抑えることができ、かつ無調整化することができる効果
がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
の水晶電圧制御発振器が適用される磁気記録再生回路の
一例を示すブロック図、第３図は従来の水晶電圧制御回
路の一例を示す回路図、第４図は第３図に示された水晶
電圧制御発振器の動作を説明するための各部信号のベク
トル図である。 ６……水晶電圧制御発振器、13……周波数変換器、16…
…記録位相検波器、17……低域フィルタ、61A,61B……
差動増幅器、62……移相回路、63……帰還回路、64……
位相形成回路、C1〜C3……コンデンサ、Q1〜Q11……ト
ランジシタ、R1〜R8……抵抗、S1〜S3……電流源、SW,S
W1〜SW6……スイッチ、V1〜V4……電圧源、X1……水晶
振動子。
の水晶電圧制御発振器が適用される磁気記録再生回路の
一例を示すブロック図、第３図は従来の水晶電圧制御回
路の一例を示す回路図、第４図は第３図に示された水晶
電圧制御発振器の動作を説明するための各部信号のベク
トル図である。 ６……水晶電圧制御発振器、13……周波数変換器、16…
…記録位相検波器、17……低域フィルタ、61A,61B……
差動増幅器、62……移相回路、63……帰還回路、64……
位相形成回路、C1〜C3……コンデンサ、Q1〜Q11……ト
ランジシタ、R1〜R8……抵抗、S1〜S3……電流源、SW,S
W1〜SW6……スイッチ、V1〜V4……電圧源、X1……水晶
振動子。
Claims (1)
- 【請求項１】エミッタを共通接続する第１及び第２のト
ランジスタを備え第１の入力端に第１の基準電圧を入力
し第２の入力端に第１の帰還信号を入力して差動増幅す
る第１の差動増幅器と、エミッタを共通接続する第３及
び第４のトランジスタを備え第１の入力端に前記第１の
帰還信号を入力し第２の入力端に第２の帰還信号を入力
して差動増幅する第２の差動増幅器と、第２の基準電圧
源、第１端をこの第２の基準電圧源と接続し第２端を記
録位相検出信号の入力端と接続する第１の抵抗、第１端
を前記第２の基準電圧源と接続する第２の抵抗、エミッ
タを共に前記第１の差動増幅器の第２の入力端と逆相の
関係にある出力端と接続しベースをそれぞれ前記第１及
び第２の抵抗の第２端と対応して接続する第５及び第６
のトランジスタ、エミッタを共に前記第２の差動増幅器
の第２の入力端と同相の関係にある出力端と接続しベー
スをそれぞれ前記第２及び第１の抵抗の第２端と対応し
て接続する第７及び第８のトランジスタ、並びに前記第
６及び第８のトランジスタのコレクタと接続する負荷抵
抗を備えた移相回路と、ベースを前記第６及び第８のト
ランジスタのコレクタと接続するエミッタホロア回路の
第９のトランジスタと、第３の抵抗，第１のコンデンサ
及び水晶振動子を備え入力端を前記第９のトランジスタ
のエミッタと接続する帰還回路と、第１端をこの帰還回
路の出力端と接続する第４の抵抗及びこの第４の抵抗の
第２端と接地端子との間に接続された第２のコンデンサ
を備え前記第４の抵抗の第１端から前記第２の帰還信号
を出力し前記第４の抵抗の第２端から前記第１の帰還信
号を出力する位相形成回路とを有する水晶電圧制御発振
器において、エミッタを前記第５及び第６のトランジス
タのエミッタと接続しコレクタを前記第９のトランジス
タのベースと接続する第10のトランジスタと、エミッタ
を前記第７及び第８のトランジスタのエミッタと接続し
コレクタを前記第９のトランジスタのベースを接続する
第11のトランジスタとを設け、これら第10及び第11のト
ランジスタのベースに記録時にはこれら第10及び第11の
トランジスタがオフ状態となり再生時にはオン状態とな
る電圧を印加するようにしたことを特徴とする水晶電圧
制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011306A JP2751294B2 (ja) | 1989-01-20 | 1989-01-20 | 水晶電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011306A JP2751294B2 (ja) | 1989-01-20 | 1989-01-20 | 水晶電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02192305A JPH02192305A (ja) | 1990-07-30 |
| JP2751294B2 true JP2751294B2 (ja) | 1998-05-18 |
Family
ID=11774322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1011306A Expired - Lifetime JP2751294B2 (ja) | 1989-01-20 | 1989-01-20 | 水晶電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751294B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3104652B2 (ja) * | 1997-09-05 | 2000-10-30 | 日本電気株式会社 | 発振回路 |
-
1989
- 1989-01-20 JP JP1011306A patent/JP2751294B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02192305A (ja) | 1990-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801389B2 (ja) | 信号処理装置 | |
| JPH0132566B2 (ja) | ||
| JP2751294B2 (ja) | 水晶電圧制御発振器 | |
| JPH06101664B2 (ja) | 再生波形等化回路 | |
| JPH0516203B2 (ja) | ||
| US4641206A (en) | Video signal recording and reproducing apparatus including a noise reduction circuit | |
| US4405901A (en) | Signal processing circuit | |
| JPS6345125B2 (ja) | ||
| JPH0681336B2 (ja) | 水晶電圧制御発振器 | |
| JP3140191B2 (ja) | フィルタ回路の自動周波数調整回路 | |
| JPH03142752A (ja) | 帰還型エンファシス回路 | |
| JPH0112457Y2 (ja) | ||
| JPS6258169B2 (ja) | ||
| JP3103460B2 (ja) | Ｓｅｃａｍクロマ処理回路 | |
| JP3157202B2 (ja) | 磁気記録再生装置 | |
| JP2964588B2 (ja) | イコライザ兼ローパスフィルタ | |
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| JPS6326595B2 (ja) | ||
| JPS59107418A (ja) | 磁気記録再生装置 | |
| JPS643085B2 (ja) | ||
| JPH11154304A (ja) | 磁気再生装置 | |
| JPH01168106A (ja) | 周波数補正回路 | |
| JPH0832369A (ja) | 電流出力型増幅器及びこれを用いたアクティブフィルタ | |
| JPS62139104A (ja) | 磁気記録再生装置 | |
| JPH06141340A (ja) | 磁気記録再生装置の映像信号記録処理回路 |