JP3104652B2

JP3104652B2 - 発振回路

Info

Publication number: JP3104652B2
Application number: JP09257600A
Authority: JP
Inventors: 宏工藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-09-05
Filing date: 1997-09-05
Publication date: 2000-10-30
Anticipated expiration: 2017-09-05
Also published as: GB2329088B; GB2329088A; GB9819500D0; US6046639A; JPH1188054A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＬＬ（位相同期
ループ）ＩＣ内に用いて好適なクリスタル発振器（基準
発振器）に関し、特に、エミッタ接地で構成されたクリ
スタル発振器と次段、及び次段以降に接続される増幅器
との接続方式に関する。

【０００２】

【従来の技術】従来用いられているクリスタル発振回路
（以下「発振回路」という）と次段、及び、次段以降の
アンプとの接続方式においては、発振回路の出力バイア
ス電圧と、アンプの入力バイアス電圧との違いにより、
直接接続は出来ず、コンデンサを介して互いの回路を接
続することにより、互いのバイアスの影響を無くし、信
号成分のみ伝達する回路構成が採られている。

【０００３】このような従来の回路構成の一例として、
例えば文献（稲葉保、「発振回路の完全マスター」、日
本放送協会、昭和６３年９月２０日、第１５３頁、図７
−１６）の回路図や、実開平２−３６２１３号公報の図
２、及び特開平８−３４０２１６号公報の図１、図２に
記載される構成が知られている。

【０００４】従来のコンデンサ結合の回路構成例を、図
５、図６、図７、及び図８にそれぞれ示す。例えば図５
を参照すると、発振回路は、ＮＰＮトランジスタＱ５１
のコレクタ、ベース間に帰還抵抗Ｒｆ５を接続し、コレ
クタと電源ＶＣＣ間に負荷抵抗Ｒ５１を接続し、エミッ
タ接地トランジスタＱ５１のコレクタ、ベース間抵抗負
帰還型の発振回路を形成する。クリスタル発振させるた
めに、ＩＣの外付けにて、ＮＰＮトランジスタＱ１のコ
レクタ、ベース間に発振周波数を決めるクリスタル（Ｘ
ｔａｌ）を、コレクタとグランド間、ベースとグランド
間に、各々コンデンサＣ２、Ｃ１を接続し、クリスタル
発振器を構成する。発振回路と結合コンデンサＣＣ５１
を介して接続されるバッファアンプは、差動対アンプと
して構成されており、差動対アンプは、エミッタが共通
接続されて定電流源ＩＯ５１に接続され、コレクタがそ
れぞれ負荷抵抗Ｒ５３、Ｒ５４を介して電源ＶＣＣに接
続され、ベースが、コンデンサＣＣ５１と抵抗Ｒ５２と
の接続点、及び一端が電源ＶＣＣに接続された抵抗Ｒ５
５の他端に、それぞれ接続される差動対トランジスタＱ
５２、Ｑ５３と、エミッタが共通接続されて定電流源Ｉ
Ｏ５２に接続され、コレクタがそれぞれ負荷抵抗Ｒ５
６、Ｒ５７を介して電源ＶＣＣに接続され、差動対トラ
ンジスタＱ５２、Ｑ５３の出力を差動入力とする差動対
トランジスタＱ５４、Ｑ５５の２段構成とされ、出力は
差動対トランジスタＱ５４、Ｑ５５のコレクタと負荷抵
抗Ｒ５６、Ｒ５７の接続点から取り出される。図６の構
成は、発振回路のトランジスタＱ５１のコレクタからコ
ンデンサＣＣ５１を介して差動アンプに入力している。
また図７の構成は、差動対トランジスタＱ５２、Ｑ５３
のトランジスタＱ５２のベースがコンデンサＣＣ５１と
抵抗７１と定電流源ＩＯ７１との接続点に接続され、ト
ランジスタＱ５３のベースが抵抗Ｒ７２と定電流源ＩＯ
７２の接続点に接続されており、図８の構成は、図７の
構成において、発振回路のトランジスタＱ５１のコレク
タからコンデンサＣＣ５１を介して差動アンプに入力し
ている。

【０００５】また、上記した発振回路が用いられるアプ
リケーションの一例を図９に示す。クリスタル振動子を
用いた基準発振器９２の出力は、分周器として機能する
カウンタ９３に入力され、一方、電圧制御発振器（ＶＣ
Ｏ）９４の出力はカウンタ９５に入力され、カウンタ９
５、９３の出力は位相差検出器（ＰＤ）９６に入力さ
れ、位相差検出器９６の出力はチャージポンプ（ＣＰ）
９７に入力され、チャージポンプ９７の出力は、ローパ
スフィルタ（ＬＰＦ）９８を介してＶＣＯ９９に制御電
圧を供給する。なお、図９では、基準発信器９２、プリ
スケーラ９４、カウンタ９３、９５、位相差検出器９
６、チャージポンプ９７がＰＬＬ（位相同期ループ）Ｉ
Ｃ９１として構成されている。

【０００６】

【発明が解決しようとする課題】従来の発振回路と、次
段及び次段以降のアンプとの接続方式においては、コン
デンサを用いるため、回路を集積化回路（以下「ＩＣ」
という）で実現する場合、ＩＣ化に不向きなコンデンサ
を用いるため、レイアウト上、コンデンサの占める面積
が大きくなるため、チップサイズが大きくなり、価格の
上昇を招くという問題点を有している。

【０００７】また、回路構成上コンデンサを用いて、回
路間（発振回路と増幅回路の間）の接続をおこなってい
るため、ＩＣの生産工程等におけるテストにおいて、実
動作と同じ周波数で回路動作を確認検証を行わなければ
ならず、高い動作周波数を必要とする場合、既存設備の
ＬＳＩテスタ等で対応出来ない場合もある。このため、
必要に応じて外部に周波数発生器を備え、ＩＣの検証を
行わなくてはならず、テストの作業工数の増大、及びテ
ストコストの増大を招く、という問題点を有している。
これは、等化的に低い周波数での回路検証が、コンデン
サ結合の影響により、実現できないという問題があるた
めである。

【０００８】動作周波数範囲についても、コンデンサの
周波数特性で制約を受けるため、広い範囲でのクリスタ
ルの設定や、外部からのクロック入力に制約が設けられ
ることになる。

【０００９】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、エミッタ接地ア
ンプで構成される発振回路と、ＩＣの基本回路である差
動アンプを結合し、ＩＣに適している差動回路構成で設
計可能とする発振回路を提供することにある。

【００１０】

【課題を解決するための手段】前記目的を達成するた
め、本発明の発振回路は、エミッタ接地アンプで構成さ
れた発振器と、次段につながる差動アンプの接続におい
て、コンデンサ結合を用いず、エミッタ接地アンプのベ
ースとコレクタの各々のバイアスを用いレベル変換回路
にてレベル変換を行い、次段に接続される、前記差動ア
ンプの差動入力のバイアスを決めると共に、信号の位相
関係が、正相、逆相の関係にある、前記エミッタ接地ア
ンプのベース、及びコレクタより信号を取り出し、前記
差動アンプの差動入力に、前記レベル変換回路を介して
信号を伝達する、ように構成してなることを特徴とす
る。

【００１１】また本発明においては、前記エミッタ接地
アンプが、ベース、及びコレクタ間に抵抗負帰還を掛け
た自己バイアス型のエミッタ接地アンプとして構成さ
れ、前記ベースのバイアスを用いてレベル変換する回路
において、該レベル変換回路の出力電流と、エミッタ接
地アンプの動作電流の関係が、ワイドラー型カレントソ
ースの特性を有している、ことを特徴とする。

【００１２】また本発明においては、前記エミッタ接地
アンプのコレクタのバイアスを用いてレベル変換する回
路構成において、該レベル変換回路の出力電流は、前記
コレクタのバイアス電圧と、該レベル変換回路で用いる
トランジスタのベース−エミッタ間電圧の差で決まる特
性を有する、ことを特徴とする。

【００１３】さらに、本発明においては、前記エミッタ
接地アンプのコレクタの負荷として、抵抗、または定電
流源で構成されるアクティブ負荷を有する。

【００１４】そして、本発明においては、前記エミッタ
接地アンプのベース入力より信号を外部入力し、アンプ
として動作させるようにしてもよい。

【００１５】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の実施の形態においては、コレク
タ、ベース間に抵抗（Ｒｆ）負帰還を掛けたエミッタ接
地トランジスタ（Ｑ１）を含む発振回路の、該エミッタ
接地トランジスタのベースに、トランジスタ（Ｑ６）と
抵抗（Ｒ８）で構成された第１のレベル変換回路を接続
し、該エミッタ接地トランジスタのコレクタに、トラン
ジスタ（Ｑ７）と抵抗（Ｒ９）で構成された第２のレベ
ル変換回路を接続し、第１、第２のレベル変換回路に流
れる出力電流と、第１の抵抗（Ｒ２）、第２の抵抗（Ｒ
５）で生じる電源（ＶＣＣ）からの電圧降下分を、次段
の差動アンプを構成するトランジスタ（Ｑ２）のベー
ス、及びトランジスタ（Ｑ３）のベースにバイアスとし
て供給するとともに、発振回路の正相、逆相関係にあ
る、エミッタ接地トランジスタ（Ｑ１）のベース、コレ
クタの発振信号も、第１、第２のレベル変換回路を介
し、次段の差動アンプを構成するトランジスタ（Ｑ２）
のベース、及びトランジスタ（Ｑ３）のベースに印加す
ることにより、エミッタ接地型発振回路と次段の差動ア
ンプの接続を行うことを可能としたものである。

【００１６】上記のように、本発明の実施の形態におい
ては、エミッタ接地の発振回路と次段の差動アンプの接
続において、コンデンサ結合を行っていないため、ＩＣ
化する際にチップサイズを大きくする要因の一つであ
る、コンデンサを使用しないためコストメリットが期待
できると共に、ＬＳＩテスタ等の装置が、回路動作の周
波数に対応出来ない場合にも、等化的に低い周波数での
機能チェックが出来るようになるため、生産性の向上も
あがり、コスト、生産性の面で大きなメリットが得られ
る。

【００１７】また、本発明の実施の形態においては、周
波数特性に依存するコンデンサを用いないため、発振回
路での発振周波数を広い範囲で設定することが可能とな
る。

【００１８】

【実施例】次に、上記した実施の形態について更に詳細
に説明すべく、本発明の実施例について図面を参照して
以下に説明する。

【００１９】図１は、本発明の一実施例の回路構成を示
す図である。図１を参照すると、本発明の一実施例にお
いて、発振回路は、ＮＰＮトランジスタＱ１のコレク
タ、ベース間に帰還抵抗Ｒｆを接続し、コレクタと電源
ＶＣＣ間に負荷抵抗Ｒ１を接続し、エミッタ接地のコレ
クタ、ベース間抵抗負帰還型の発振回路を形成する。ク
リスタル発振させるために、ＩＣの外付けにて、ＮＰＮ
トランジスタＱ１のコレクタ、ベース間に発振周波数を
決めるクリスタル振動子（Ｘｔａｌ）を、コレクタとグ
ランド間、ベースとグランド間に、各々コンデンサＣ
２、Ｃ１を接続し、クリスタル発振器を構成する。

【００２０】この発振回路の動作は、電子情報通信学会
論文誌（Ｃ−II Ｖol.Ｊ７３−Ｃ−II Ｎo.３ pp１
４３−１５３１９９０年３月）に記載されている動作
と同じであり、回路構成上の相違点は、より低電圧でも
動作するようにエミッタホロワ形発振器から、エミッタ
接地型発振器に変更を行っている。

【００２１】発振回路の次段に接続されるアンプは、Ｉ
Ｃの基本回路でもある、差動アンプで構成し、ＮＰＮト
ランジスタＱ２とＱ３のエミッタは共通で、エミッタと
グランド間に定電流源ＩＯ１が接続され、抵抗負荷Ｒ
３、Ｒ４は、ＮＰＮトランジスタＱ２、Ｑ３の各々のコ
レクタと電源ＶＣＣ間に接続され、各々のコレクタが出
力ＶＯ２、ＶＯ３となっている。

【００２２】差動アンプのＮＰＮトランジスタＱ２、Ｑ
３のベースのバイアス設定は、ＮＰＮトランジスタＱ
６、抵抗Ｒ８に流れるエミッタ電流ＩＥ６により、電源
ＶＣＣに接続されている抵抗Ｒ２で生じる電圧降下分
が、ＮＰＮトランジスタＱ２のベースのバイアス電圧Ｖ
Ｂ２となり、ＮＰＮトランジスタＱ３のベースのバイア
ス電圧も、ＮＰＮトランジスタＱ７、抵抗Ｒ９を流れる
エミッタ電流ＩＥ７により電源ＶＣＣに接続されている
抵抗Ｒ５で生じる電圧降下分がＮＰＮトランジスタＱ３
のベースのバイアス電圧ＶＢ３となっている。

【００２３】エミッタ接地アンプＱ１のベース、コレク
タのバイアスをレベル変換し、差動アンプを構成するＮ
ＰＮトランジスタＱ２、Ｑ３のベース・バイアス電圧Ｖ
Ｂ２、ＶＢ３を決める、ＮＰＮトランジスタＱ６、Ｑ７
のベースは、発振回路を構成するＮＰＮトランジスタＱ
１のベースとコレクタに接続され、バイアス電圧が供給
され、ＮＰＮトランジスタＱ６、Ｑ７のエミッタ電流Ｉ
Ｅ６、ＩＥ７が決まる（すなわち差動アンプのＮＰＮト
ランジスタＱ２、Ｑ３のベース・バイアス電圧が決ま
る）。

【００２４】そして発振回路のＮＰＮトランジスタＱ１
のコレクタ、ベース間の発振信号の位相関係は、正相、
逆相の関係にあり、この位相関係を持った発振信号が、
ＮＰＮトランジスタＱ６、Ｑ７を介し、次段の差動アン
プを構成するＮＰＮトランジスタＱ２、Ｑ３のベースに
入力されるため、差動アンプは、ＮＰＮトランジスタＱ
２のベース・バイアス電圧ＶＢ２、及びＮＰＮトランジ
スタＱ３のベースバイアス電圧ＶＢ３を中心に、入力信
号が入り、差動アンプの出力ＶＯ２、ＶＯ３に出力信号
波形が出てくる。

【００２５】次に、本発明の一実施例の動作について図
１を参照して説明する。

【００２６】エミッタ接地の発振回路と、次段の差動ア
ンプのレベル変換にあたる、ＮＰＮトランジスタＱ６、
Ｑ７のエミッタ電流ＩＥ６、ＩＥ７の設定方法について
以下に説明する。

【００２７】まず、トランジスタＱ６のエミッタ電流Ｉ
Ｅ６の設定方法について説明する。

【００２８】ＮＰＮトランジスタＱ６のベースと、発振
回路のＮＰＮトランジスタＱ１のベースは共通接続され
ており、ＮＰＮトランジスタＱ１のエミッタ電流ＩＥ１
に対して、トランジスタＱ１のベース−エミッタ間電圧
ＶＢＥ１が決まっており、このベース−エミッタ間電圧
ＶＢＥ１が，ＮＰＮトランジスタＱ６のベース駆動電圧
になっており、ＮＰＮトランジスタＱ６のベース−エミ
ッタ間電圧をＶＢＥ６とすると、ＶＢＥ１は、トランジ
スタＱ６のエミッタ電流をＩＥ６として次式（１）で表
される。

【００２９】ＶＢＥ１＝ＶＢＥ６＋Ｒ８×ＩＥ６ …（１）

【００３０】発振回路のＮＰＮトランジスタＱ１のエミ
ッタ電流ＩＥ１は次式（２）で表される。

【００３１】ＩＥ１＝ＶＣＣ−ＶＢＥ１／Ｒ１ …（２）

【００３２】また、ＩＥ１とＶＢＥ１の関係は次式
（３）で表される。

【００３３】

【数１】

【００３４】ここで、Ｉｓは接合の飽和電、ｑは電子の
電荷、Ｋはボルツマン定数、Ｔは絶対温度である。

【００３５】またＮＰＮトランジスタＱ６のエミッタ電
流ＩＥ６はベース−エミッタ間電圧ＶＢＥ６との関係で
次式（４）で表される。

【００３６】

【数２】

【００３７】ここで、ＮＰＮトランジスタＱ１のベース
電位とトランジスタＱ６のベース電位はともにＶＢＥ１
に等しいため、上式（３）に上式（１）を代入し、上式
（４）から、次式（５）のように表される。

【００３８】

【数３】

【００３９】上式（５）より、ＩＥ１とＩＥ６の比をと
り、抵抗Ｒ８を求めると、次式（６）のようになり、Ｖ
Ｂ２のバイアス電圧を決めるのに必要な電流値ＩＥ６
は、ＩＥ１との比を決めておけば、抵抗Ｒ８を設定する
ことにより、求まる。

【００４０】

【数４】

【００４１】この部分に関する動作は、一般的なテキス
ト（たとえば、「半導体回路設計技術」、日経マグロヒ
ル社、第247〜250頁）に記載されている、Ｗidlar（ワ
イドラー）カレントソース回路と同じである。

【００４２】従って、差動アンプを構成するＮＰＮトラ
ンジスタＱ２のベース電圧ＶＢ２は、次式（７）のよう
に求まる

【００４３】ＶＢ２＝ＶＣＣ−（ＩＥ６・Ｒ１） …（７）

【００４４】次にトランジスタＱ７のエミッタ電流ＩＥ
７の設定方法について説明する。

【００４５】ＮＰＮトランジスタＱ７のベース、エミッ
タ間電圧をＶＢＥ７とし、抵抗Ｒ９のエミッタ側の電圧
をＶＥ７とし、ＮＰＮトランジスタＱ１のコレクタ電圧
をＶＣＥ１とすると、ＮＰＮトランジスタＱ７のエミッ
タ電流ＩＥ７は、次式（８）のように求まる。

【００４６】

【数５】

【００４７】ここで、ＶＣＥ１＝ＶＢＥ１＋（Ｒｆ・Ｉ
Ｂ１）、但し、ＩＢ１はＮＰＮトランジスタＱ１のベー
ス電流である。

【００４８】従って、差動アンプを構成するＮＰＮトラ
ンジスタＱ３のベース電圧ＶＢ３は、次式（９）で求ま
る。

【００４９】ＶＢ３＝ＶＣＣ−（ＩＥ７・Ｒ５） …（９）

【００５０】上式（７）、（９）より、エミッタ接地の
発振回路と差動アンプの回路的結合は、定数を決めるこ
とにより可能となる。

【００５１】一例として、上記ＩＥ６とＩＥ７を等し
く、また抵抗Ｒ２とＲ５も等しく設定しておけば、差動
アンプを構成するＮＰＮトランジスタＱ２、Ｑ３のベー
スバイアス電圧は等しくなり、差動アンプの動作が可能
となるため、エミッタ接地のアンプと差動アンプが回路
的に結合されたことになる。

【００５２】本発明の一実施例における交流信号動作に
ついては、構成の説明でも述べているように、発振回路
を構成するＮＰＮトランジスタＱ１のコレクタとベース
の信号の位相関係は、正相、逆相の関係にあり、この信
号が、ＮＰＮトランジスタＱ６、Ｑ７を介し、差動アン
プを構成するＮＰＮトランジスタＱ２、Ｑ３のベース入
力接続されており、上式（７）、（９）で決まるバイア
ス電圧を中心に、差動アンプの入力信号が差動入力さ
れ、エミッタ接地構成の発振回路と差動アンプの信号伝
達が行われる。

【００５３】また、本発明の一実施例においては、上記
のような回路構成をとることにより、回路間の結合にコ
ンデンサを、用いないため、ＬＳＩテスタなどで発振回
路の入力（ＮＰＮトランジスタＱ１のベース）より、低
い周波数の信号を入力し回路機能を確認できるようにな
り、発振回路を動作させて、初めて後段の回路動作が確
認するのではなく、前工程で等化的な回路検証ができ、
生産効率の向上を可能になる。

【００５４】なお、図１において、トランジスタＱ１の
コレクタとトランジスタＱ７のベースの間に接続される
抵抗Ｒ１０は、発振回路を構成するＮＰＮトランジスタ
Ｑ１のベースとコレクタの信号振幅関係を調整する抵抗
である。

【００５５】また、ＮＰＮトランジスタＱ４、Ｑ５、定
電流源ＩＯ２、抵抗Ｒ６、Ｒ７で構成される回路は第２
の差動アンプであり、前段の差動アンプの信号を伝達す
る回路である。

【００５６】次に本発明の第２の実施例について説明す
る。図２は、本発明の第２の実施例の構成を示す図であ
る。

【００５７】図２を参照すると、本発明の第２の実施例
は、図１に示した回路構成から、外付けであるクリスタ
ル振動子、コンデンサＣ１、Ｃ２をはずし、外部クロッ
ク入力の供給を受ける構成とされている。

【００５８】本発明の第２の実施例においても、回路間
の結合にコンデンサを用いていないので、外部クロック
の信号周波数は広い範囲で入力する事が可能である。

【００５９】次に本発明の第３の実施例について説明す
る。図３は、本発明の第３の実施例の構成を示す図であ
る。

【００６０】図３を参照すると、本発明の第３の実施例
は、、図１回路構成から、発振回路を構成する抵抗Ｒ１
を、ＰＮＰトランジスタＱ２１、Ｑ２２（カレントミラ
ー回路を構成する）、定電流源ＩＯ２１にて、アクティ
ブ（能動）負荷の構成としたものである。

【００６１】次に本発明の第４の実施例について説明す
る。図４は、本発明の第４の実施例の構成を示す図であ
る。

【００６２】図４を参照すると、本発明の第４の実施例
は、図３の構成で図２と同じく、外部クロック入力とし
たものである。

【００６３】

【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。

【００６４】本発明の第１の効果は、回路間の結合にコ
ンデンサを用いないことから、ＩＣのチップサイズを大
きくする要因を取り除き、ＩＣの価格に反映し、価格低
減に貢献するという、ことである。

【００６５】本発明の第２の効果は、回路間の結合コン
デンサを用いないことから、回路の機能検査を低い周波
数で等化的に検証が可能となり、使用想定する周波数を
発生することができないＬＳＩテスタ等の装置を用いて
回路間の接続検証を行うことが出来る、ということであ
る。

【００６６】本発明の第３の効果は、回路間の結合にコ
ンデンサを用いないので、発振回路の発振周波数、及び
外部クロックの信号周波数を広い範囲で使用することが
出来る、ということである。

【図面の簡単な説明】

【図１】本発明の第１の実施例の回路構成を示す図であ
る。

【図２】本発明の第２の実施例の回路構成を示す図であ
る。

【図３】本発明の第３の実施例の回路構成を示す図であ
る。

【図４】本発明の第４の実施例の回路構成を示す図であ
る。

【図５】従来の発振回路の第１の回路構成を示す図であ
る。

【図６】従来の発振回路の第２の回路構成を示す図であ
る。

【図７】従来の発振回路の第３の回路構成を示す図であ
る。

【図８】従来の発振回路の第４の回路構成を示す図であ
る。

【図９】発振器を用いたＰＬＬ回路の構成を示す図であ
る。

【符号の説明】

Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ５１、Ｑ５２、Ｑ５
３、Ｑ５４、Ｑ５５ＮＰＮトランジスタＱ２１、Ｑ２２ＰＮＰトランジスタＩＯ１、ＩＯ２、ＩＯ２１、ＩＯ５１、ＩＯ５２、ＩＯ
７１、ＩＯ７２定電流源ＩＥ１、ＩＥ６、ＩＥ７エミッタ電流ＶＢ２、ＶＢ３、ＶＣＥ１バイアス電圧Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ
９、Ｒ１０、Ｒｆ、Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４、
Ｒ５５、Ｒ５６、Ｒ５７、Ｒｆ５、Ｒ７１、Ｒ７２抵
抗Ｃ１、Ｃ２、ＣＣ５１コンデンサＸ'tal クリスタル発振子ＶＣＣ電源９１ＰＬＬ・ＩＣ９２基準発振器９３、９５カウンター９４プリスケーラ９６ＰＤ（位相比較器）９７ＣＰ（チャージポンプ）９８ＬＰＦ９９ＶＣＯ

Claims

(57)【特許請求の範囲】

【請求項１】エミッタ接地アンプで構成された発振器
と、該発振器の次段につながる差動アンプの接続におい
てコンデンサ結合を用いず、前記エミッタ接地アンプの
ベースとコレクタの各々のバイアスを用いレベル変換回
路にてレベル変換を行い、次段に接続される前記差動ア
ンプの差動入力のバイアスを決めると共に、信号の位相
関係が正相、及び逆相の関係にある、前記エミッタ接地
アンプのベース、及びコレクタより信号を取り出して前
記差動アンプの差動入力に前記レベル変換回路を介して
信号を伝達する、ように構成してなることを特徴とする
発振回路。
【請求項２】前記エミッタ接地アンプが、ベース、及び
コレクタ間に抵抗負帰還を掛けた自己バイアス型のエミ
ッタ接地アンプとして構成され、前記エミッタ接地アン
プのベースのバイアスを用いてレベル変換する回路にお
いて、該レベル変換回路の出力電流と、前記エミッタ接
地アンプの動作電流の関係が、ワイドラー型カレントソ
ースの特性を有している、ことを特徴とする請求項１記
載の発振回路。
【請求項３】前記エミッタ接地アンプのコレクタのバイ
アスを用いてレベル変換する回路構成において、該レベ
ル変換回路の出力電流は、前記エミッタ接地アンプのコ
レクタのバイアス電圧と該レベル変換回路で用いるトラ
ンジスタのベース−エミッタ間電圧の差で決まる特性を
有する、ことを特徴とする請求項１記載の発振回路。
【請求項４】前記エミッタ接地アンプのコレクタの負荷
として、抵抗、または定電流源で構成されるアクティブ
負荷を有する、ことを特徴とする請求項３記載の発振回
路。
【請求項５】前記エミッタ接地アンプのベース入力より
信号を外部入力し、アンプとして動作させることを特徴
とする、ことを特徴とする請求項１乃至４のいずれか一
に記載の発振回路。
【請求項６】コレクタ、ベース間に第１の抵抗を接続し
て負帰還を掛けたエミッタ接地型の第１のトランジスタ
（「エミッタ接地トランジスタ」という）を含む発振回
路の、該エミッタ接地トランジスタのベースに、第２の
トランジスタと該第２のトランジスタのエミッタに接続
する第２抵抗で構成された第１のレベル変換回路を接続
し、前記エミッタ接地トランジスタのコレクタに、第３のト
ランジスタと該第３のトランジスタのエミッタに接続し
た第３の抵抗で構成された第２のレベル変換回路を接続
し、前記第２、及び第３のトランジスタのコレクタはそれぞ
れ第４、及び第５の抵抗素子を介して電源に接続し、前記第１、及び第２のレベル変換回路に流れる出力電流
と、前記第４の抵抗素子、及び前記第５の抵抗素子で生
じる電源からの電圧降下分を、次段の差動アンプを構成
する第４、及び第５のトランジスタのベースにそれぞれ
バイアスとして供給するとともに、前記発振回路の正相、逆相関係にある、前記エミッタ接
地トランジスタのベース、及びコレクタの発振信号も、
前記第１、及び第２のレベル変換回路を介して、次段の
前記差動アンプを構成する第４、及び第５のトランジス
タのベースに印加することにより、エミッタ接地型の前
記発振回路と次段の前記差動アンプの接続を行うことを
特徴とする発振回路。
【請求項７】前記エミッタ接地トランジスタのベースと
コレクタ間にクリスタル振動子を接続をしたことを特徴
とする請求項５記載の発振回路。
【請求項８】前記エミッタ接地トランジスタのベースに
クロック信号を入力することを特徴とする請求項５記載
の発振回路。
【請求項９】請求項１乃至８のいずれかに記載の発振回
路を基準発信器とし、該基準発信器の出力及び電圧制御
発信器（ＶＣＯ）の出力、又は前記各出力の分周出力の
位相差を検出する位相差検出器を備え、前記位相差検出
器の出力をループフィルタに介して前記ＶＣＯに供給す
るＰＬＬ回路。