JPH11102916A - 半導体集積回路装置およびその設計方法 - Google Patents
半導体集積回路装置およびその設計方法Info
- Publication number
- JPH11102916A JPH11102916A JP9264342A JP26434297A JPH11102916A JP H11102916 A JPH11102916 A JP H11102916A JP 9264342 A JP9264342 A JP 9264342A JP 26434297 A JP26434297 A JP 26434297A JP H11102916 A JPH11102916 A JP H11102916A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- integrated circuit
- semiconductor integrated
- transistor
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000013461 design Methods 0.000 title abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 abstract description 31
- 229920005591 polysilicon Polymers 0.000 abstract description 13
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 低ノイズ、高電力利得の高周波増幅器を構成
する際に、デバイス設計が容易であり、セルフアライン
型構造の、トランジスタサイズが１種類の半導体集積回
路を実現すること。 【解決手段】 複数のトランジスタにより構成された多
段増幅器より増幅を行う半導体集積回路装置において、
前記多段増幅器の初段部が、並列に接続された複数個の
シングルエミッタ構造のバイポーラトランジスタからな
る。
する際に、デバイス設計が容易であり、セルフアライン
型構造の、トランジスタサイズが１種類の半導体集積回
路を実現すること。 【解決手段】 複数のトランジスタにより構成された多
段増幅器より増幅を行う半導体集積回路装置において、
前記多段増幅器の初段部が、並列に接続された複数個の
シングルエミッタ構造のバイポーラトランジスタからな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタを用いた低雑音、高利得の半導体集積回路装置に
関する。
ジスタを用いた低雑音、高利得の半導体集積回路装置に
関する。
【０００２】
【従来の技術】近年、移動体通信分野などでは低消費電
力を維持しつつ、低ノイズ、高電力利得の高周波増幅器
が重要となっており、この増幅器を構成するバイポーラ
トランジスタには雑音特性及び利得特性の高いことが要
求されている。このような高周波増幅器においては、増
幅器全体のノイズ指数を低減することが重要である。こ
のため、使用するトランジスタ単体の電力利得を確保し
つつ、ノイズ特性を改善することが重要となる。しか
し、トランジスタ単体の電力利得特性とノイズ特性には
トレードオフの関係があり、低コストで両者を満足する
トランジスタを製造することは困難である。
力を維持しつつ、低ノイズ、高電力利得の高周波増幅器
が重要となっており、この増幅器を構成するバイポーラ
トランジスタには雑音特性及び利得特性の高いことが要
求されている。このような高周波増幅器においては、増
幅器全体のノイズ指数を低減することが重要である。こ
のため、使用するトランジスタ単体の電力利得を確保し
つつ、ノイズ特性を改善することが重要となる。しか
し、トランジスタ単体の電力利得特性とノイズ特性には
トレードオフの関係があり、低コストで両者を満足する
トランジスタを製造することは困難である。
【０００３】このため、特開平７−２５４６０８号公報
に示されるように、同一エミッタ面積を有するバイポー
ラトランジスタにおいて、ある電流領域で雑音特性の良
いトランジスタ構造と、利得の良いトランジスタ構造が
あることを見出し、各回路においてこれらのトランジス
タを各々使い分ける技術が知られている。
に示されるように、同一エミッタ面積を有するバイポー
ラトランジスタにおいて、ある電流領域で雑音特性の良
いトランジスタ構造と、利得の良いトランジスタ構造が
あることを見出し、各回路においてこれらのトランジス
タを各々使い分ける技術が知られている。
【０００４】図９は特開平７−２５４６０８号公報に示
されたバイポーラトランジスタの平面図及び断面図であ
る。図９（ａ）〜（ｃ）はシングルエミッタ構造のバイ
ポーラトランジスタの平面図、断面図および等価回路図
であり、図９（ｄ）〜（ｆ）はマルチエミッタ構造のバ
イポーラトランジスタの平面図、断面図および等価回路
図である。図９において、ｐ型Ｓｉ基板１１０上に、ｎ
+型埋め込み層１１１、ｎ型コレクタ層１１２が積層さ
れ、さらにベース層１１３、エミッタ層１１４、素子分
離絶縁膜１１５が形成されている。
されたバイポーラトランジスタの平面図及び断面図であ
る。図９（ａ）〜（ｃ）はシングルエミッタ構造のバイ
ポーラトランジスタの平面図、断面図および等価回路図
であり、図９（ｄ）〜（ｆ）はマルチエミッタ構造のバ
イポーラトランジスタの平面図、断面図および等価回路
図である。図９において、ｐ型Ｓｉ基板１１０上に、ｎ
+型埋め込み層１１１、ｎ型コレクタ層１１２が積層さ
れ、さらにベース層１１３、エミッタ層１１４、素子分
離絶縁膜１１５が形成されている。
【０００５】図９（ａ）〜（ｃ）において、ベース層１
１３内に１つのエミッタ層１１４が形成され、図９
（ｄ）〜（ｆ）においては、ベース層１１３内に２つの
エミッタ層１１４が形成されている。ここで、エミッタ
層１１４の幅はシングルエミッタ構造に対してマルチエ
ミッタ構造では半分であるが、総エミッタ面積は図９
（ａ）〜（ｃ）、図９（ｄ）〜（ｆ）のいずれの場合に
おいても等しくされている。図１０は図９に示した従来
例におけるバイポーラトランジスタのコレクタ電流と雑
音指数及び電力利得との関係を示したグラフである。図
１０に示すようにバイポーラトランジスタのあるコレク
タ電流領域において、エミッタを複数個有するマルチエ
ミッタトランジスタの方がエミッタが１個だけのシング
ルエミッタトランジスタに比べて雑音指数を低く抑える
ことができることの一方で、電力利得はすべてのコレク
タ電流領域においてシングルエミッタトランジスタの方
がマルチエミッタトランジスタに比べて優れていること
を示している。そして、この結果を踏まえて、トレード
オフの関係にある両者の特性をデバイス、回路的に改善
することなく、ただ単純に回路内で各々のトランジスタ
を適宜使い分けるものである。
１３内に１つのエミッタ層１１４が形成され、図９
（ｄ）〜（ｆ）においては、ベース層１１３内に２つの
エミッタ層１１４が形成されている。ここで、エミッタ
層１１４の幅はシングルエミッタ構造に対してマルチエ
ミッタ構造では半分であるが、総エミッタ面積は図９
（ａ）〜（ｃ）、図９（ｄ）〜（ｆ）のいずれの場合に
おいても等しくされている。図１０は図９に示した従来
例におけるバイポーラトランジスタのコレクタ電流と雑
音指数及び電力利得との関係を示したグラフである。図
１０に示すようにバイポーラトランジスタのあるコレク
タ電流領域において、エミッタを複数個有するマルチエ
ミッタトランジスタの方がエミッタが１個だけのシング
ルエミッタトランジスタに比べて雑音指数を低く抑える
ことができることの一方で、電力利得はすべてのコレク
タ電流領域においてシングルエミッタトランジスタの方
がマルチエミッタトランジスタに比べて優れていること
を示している。そして、この結果を踏まえて、トレード
オフの関係にある両者の特性をデバイス、回路的に改善
することなく、ただ単純に回路内で各々のトランジスタ
を適宜使い分けるものである。
【０００６】
【発明が解決しようとする課題】しかしながら、従来技
術には以下のような問題点がある。
術には以下のような問題点がある。
【０００７】第１に、回路内で電力利得特性を重視した
い素子部とノイズ特性を重視したい素子部とを区別する
ことが容易ではなく、デバイス設計が複雑になる。
い素子部とノイズ特性を重視したい素子部とを区別する
ことが容易ではなく、デバイス設計が複雑になる。
【０００８】第２に、従来技術で示されたバイポーラト
ランジスタのエミッタ面積の総和は、シングルエミッタ
トランジスタとマルチエミッタトランジスタ各構造にお
いて等しくなっている。つまり、両トランジスタのエミ
ッタ長は異なっていて、このことは、エミッタ構造の異
なるバイポーラトランジスタが回路内で必ず複数個存在
することを示している。
ランジスタのエミッタ面積の総和は、シングルエミッタ
トランジスタとマルチエミッタトランジスタ各構造にお
いて等しくなっている。つまり、両トランジスタのエミ
ッタ長は異なっていて、このことは、エミッタ構造の異
なるバイポーラトランジスタが回路内で必ず複数個存在
することを示している。
【０００９】また、従来技術で使用されているバイポー
ラトランジスタは、ベース領域を多結晶シリコン等で引
き出したいわゆるセルフアライン型構造ではない。一般
に、ＧＨｚ帯のような高周波領域でのバイポーラトラン
ジスタはベース抵抗を低減して、高周波特性を向上する
ことが重要となるため、従来技術に示された非セルフア
ライン型バイポーラトランジスタよりも、ベース電極を
多結晶シリコンで引き出した構造のバイポーラトランジ
スタを使用する方が雑音指数や電力利得の観点から望ま
しい。しかし、この場合、短いエミッタ幅のバイポーラ
トランジスタにおいて、非セルフアライン型よりもエミ
ッタコンタクトのアスペクト比が大きくなるので、エミ
ッタのプラグ効果が起きやすい欠点がある。
ラトランジスタは、ベース領域を多結晶シリコン等で引
き出したいわゆるセルフアライン型構造ではない。一般
に、ＧＨｚ帯のような高周波領域でのバイポーラトラン
ジスタはベース抵抗を低減して、高周波特性を向上する
ことが重要となるため、従来技術に示された非セルフア
ライン型バイポーラトランジスタよりも、ベース電極を
多結晶シリコンで引き出した構造のバイポーラトランジ
スタを使用する方が雑音指数や電力利得の観点から望ま
しい。しかし、この場合、短いエミッタ幅のバイポーラ
トランジスタにおいて、非セルフアライン型よりもエミ
ッタコンタクトのアスペクト比が大きくなるので、エミ
ッタのプラグ効果が起きやすい欠点がある。
【００１０】上記のプラグ効果とは、エミッタ領域から
不純物を拡散させる場合、狭いエミッタ幅の構造では広
いエミッタ幅の構造のトランジスタに比べて不純物が拡
散しにくいことをいう。通常は、製造工程の段階におい
て、このプラグ効果を考慮し、エミッタ幅の狭いトラン
ジスタのエミッタ−ベース接合深さが最適化されるよう
に熱履歴を調整している。このため、エミッタ幅を広く
したトランジスタでは、前記のプラグ効果のため、エミ
ッタ不純物がより深く拡散してしまい、エミッタ−コレ
クタ間でパンチスルーしてしまう問題が起こりやすい問
題がある。したがって、安定に高歩留まりでトランジス
タを製造するためには、回路内でトランジスタサイズを
固定にして、ただ１種類にすることが重要である。
不純物を拡散させる場合、狭いエミッタ幅の構造では広
いエミッタ幅の構造のトランジスタに比べて不純物が拡
散しにくいことをいう。通常は、製造工程の段階におい
て、このプラグ効果を考慮し、エミッタ幅の狭いトラン
ジスタのエミッタ−ベース接合深さが最適化されるよう
に熱履歴を調整している。このため、エミッタ幅を広く
したトランジスタでは、前記のプラグ効果のため、エミ
ッタ不純物がより深く拡散してしまい、エミッタ−コレ
クタ間でパンチスルーしてしまう問題が起こりやすい問
題がある。したがって、安定に高歩留まりでトランジス
タを製造するためには、回路内でトランジスタサイズを
固定にして、ただ１種類にすることが重要である。
【００１１】本発明は上述したような従来の技術が有す
る様々な問題点に鑑みてなされたものであって、低ノイ
ズ、高電力利得の高周波増幅器を構成する際に、デバイ
ス設計が容易であり、セルフアライン型構造の、トラン
ジスタサイズが１種類の半導体集積回路を実現すること
を目的とする。
る様々な問題点に鑑みてなされたものであって、低ノイ
ズ、高電力利得の高周波増幅器を構成する際に、デバイ
ス設計が容易であり、セルフアライン型構造の、トラン
ジスタサイズが１種類の半導体集積回路を実現すること
を目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体集積回路
装置は、複数のトランジスタにより構成された多段増幅
器より増幅を行う半導体集積回路装置において、前記多
段増幅器の初段部が、並列に接続された複数個のシング
ルエミッタ構造のバイポーラトランジスタからなること
を特徴とする。
装置は、複数のトランジスタにより構成された多段増幅
器より増幅を行う半導体集積回路装置において、前記多
段増幅器の初段部が、並列に接続された複数個のシング
ルエミッタ構造のバイポーラトランジスタからなること
を特徴とする。
【００１３】この場合、並列に接続された複数個のシン
グルエミッタ構造のバイポーラトランジスタのコレクタ
は共通としてもよい。
グルエミッタ構造のバイポーラトランジスタのコレクタ
は共通としてもよい。
【００１４】また、並列に接続された複数個のシングル
エミッタ構造のバイポーラトランジスタは、エミッタ電
極とベース電極が多結晶シリコンからなるセルフアライ
ン型バイポーラトランジスタとしてもよい。
エミッタ構造のバイポーラトランジスタは、エミッタ電
極とベース電極が多結晶シリコンからなるセルフアライ
ン型バイポーラトランジスタとしてもよい。
【００１５】また、並列に接続された複数個のシングル
エミッタ構造のバイポーラトランジスタの、エミッタ長
を２０〜３０μｍ、エミッタ幅を０．５〜０．８μｍと
してもよい。
エミッタ構造のバイポーラトランジスタの、エミッタ長
を２０〜３０μｍ、エミッタ幅を０．５〜０．８μｍと
してもよい。
【００１６】本発明による半導体集積回路装置の設計方
法は、複数のトランジスタにより構成された多段増幅器
より増幅を行う半導体集積回路装置の設計方法におい
て、前記多段増幅器の初段部を、並列に接続された複数
個のシングルエミッタ構造のバイポーラトランジスタと
することを特徴とする。
法は、複数のトランジスタにより構成された多段増幅器
より増幅を行う半導体集積回路装置の設計方法におい
て、前記多段増幅器の初段部を、並列に接続された複数
個のシングルエミッタ構造のバイポーラトランジスタと
することを特徴とする。
【００１７】「作用」本発明者による実験の結果から、
セルフアライン型バイポーラトランジスタにおいて、同
一エミッタサイズのトランジスタを並列に複数個接続し
ただけで、利得の大幅な低下を招くことなく雑音指数を
低減できることが判明している。上記のように構成され
る本発明では上記作用が顕著に表れ、雑音指数が低減さ
れた増幅が可能となっている。
セルフアライン型バイポーラトランジスタにおいて、同
一エミッタサイズのトランジスタを並列に複数個接続し
ただけで、利得の大幅な低下を招くことなく雑音指数を
低減できることが判明している。上記のように構成され
る本発明では上記作用が顕著に表れ、雑音指数が低減さ
れた増幅が可能となっている。
【００１８】
【発明の実施の形態】図１はバイポーラトランジスタの
全コレクタ電流Ｉc（ｍＡ）と雑音指数ＮＦm in（ｄＢ）
との関係を示す図であり、図２はバイポーラトランジス
タの全コレクタ電流Ｉc（ｍＡ）と順方向伝達利得｜Ｓ
21e｜2（ｄＢ）との関係を示す図である。各図は、最小
のトランジスタ１個のみの場合と、そのトランジスタを
２個及び４個並列に接続した場合を示したものである。
各図中で、Ａ型とはエミッタサイズが幅０．８μｍ、長
さが１．６μｍのバイポーラトランジスタであり、Ｂ型
はエミッタサイズが幅０．８μｍ、長さが６．４μｍの
バイポーラトランジスタである。そして、図示された個
数は並列に接続した個数を示している。
全コレクタ電流Ｉc（ｍＡ）と雑音指数ＮＦm in（ｄＢ）
との関係を示す図であり、図２はバイポーラトランジス
タの全コレクタ電流Ｉc（ｍＡ）と順方向伝達利得｜Ｓ
21e｜2（ｄＢ）との関係を示す図である。各図は、最小
のトランジスタ１個のみの場合と、そのトランジスタを
２個及び４個並列に接続した場合を示したものである。
各図中で、Ａ型とはエミッタサイズが幅０．８μｍ、長
さが１．６μｍのバイポーラトランジスタであり、Ｂ型
はエミッタサイズが幅０．８μｍ、長さが６．４μｍの
バイポーラトランジスタである。そして、図示された個
数は並列に接続した個数を示している。
【００１９】図１と図２から明らかなように、トランジ
スタの並列個数を増やすほど、雑音指数は低く、順方向
伝達利得は高くなっている。このとき、比較しているト
ランジスタの総エミッタ面積は異なっている。そこで、
最小トランジスタＡ型を４個並列にした場合と同じエミ
ッタ面積であるシングルエミッタ構造のトランジスタＢ
型を図１及び図２に図示した。これらを比較すると、図
２において順方向伝達利得はわずかにシングルエミッタ
構造の方がよいが、図１から雑音指数はトランジスタＡ
型を４個並列にした方が低くなっている。順方向伝達利
得はもともと２５ｄＢ以上確保できているので、低雑音
増幅器を構成するトランジスタの利得に関する性能差は
大きな問題とはならず、むしろ雑音指数の低減を図るこ
とができることの方がより利点は大きい。
スタの並列個数を増やすほど、雑音指数は低く、順方向
伝達利得は高くなっている。このとき、比較しているト
ランジスタの総エミッタ面積は異なっている。そこで、
最小トランジスタＡ型を４個並列にした場合と同じエミ
ッタ面積であるシングルエミッタ構造のトランジスタＢ
型を図１及び図２に図示した。これらを比較すると、図
２において順方向伝達利得はわずかにシングルエミッタ
構造の方がよいが、図１から雑音指数はトランジスタＡ
型を４個並列にした方が低くなっている。順方向伝達利
得はもともと２５ｄＢ以上確保できているので、低雑音
増幅器を構成するトランジスタの利得に関する性能差は
大きな問題とはならず、むしろ雑音指数の低減を図るこ
とができることの方がより利点は大きい。
【００２０】次に、回路レベルで増幅器を考えると、ほ
とんどの集積回路における増幅器は多段で構成されてお
り、その各段では電圧利得、電流利得、あるいは入力か
ら出力へのインピーダンス変換などの機能を果たしてい
る。一般に、増幅器の増幅度を増すために増幅器を多段
カスケード接続する方法が広く用いられている。つま
り、雑音指数、電力利得の異なった増幅器を複数個カス
ケード接続して用いる。Ｊ段目の異なった増帽器の利得
をＧj、雑音指数をＦjとすると、全体の雑音電力の和Ｆ
は、 Ｆ＝Ｆ1＋（Ｆ2-1）／Ｇ1＋…＋Ｆn-1／（Ｇ1Ｇ2…Ｇ
n-1） と表される。この式はFrissの式と呼ばれている。この
式から明らかなように、初段の利得Ｇ1が十分に高けれ
ば、２段目以降の雑音指数が高くてもその影響は小さな
ことがわかる。
とんどの集積回路における増幅器は多段で構成されてお
り、その各段では電圧利得、電流利得、あるいは入力か
ら出力へのインピーダンス変換などの機能を果たしてい
る。一般に、増幅器の増幅度を増すために増幅器を多段
カスケード接続する方法が広く用いられている。つま
り、雑音指数、電力利得の異なった増幅器を複数個カス
ケード接続して用いる。Ｊ段目の異なった増帽器の利得
をＧj、雑音指数をＦjとすると、全体の雑音電力の和Ｆ
は、 Ｆ＝Ｆ1＋（Ｆ2-1）／Ｇ1＋…＋Ｆn-1／（Ｇ1Ｇ2…Ｇ
n-1） と表される。この式はFrissの式と呼ばれている。この
式から明らかなように、初段の利得Ｇ1が十分に高けれ
ば、２段目以降の雑音指数が高くてもその影響は小さな
ことがわかる。
【００２１】したがって、初段の増幅器を構成するバイ
ポーラトランジスタとして、エミッタが１個であるシン
グルエミッタ構造で、かつ、同一エミッタサイズのトラ
ンジスタを複数個並列に接続することによって、電力利
得特性とノイズ特性の両者を最良にすることができる。
ポーラトランジスタとして、エミッタが１個であるシン
グルエミッタ構造で、かつ、同一エミッタサイズのトラ
ンジスタを複数個並列に接続することによって、電力利
得特性とノイズ特性の両者を最良にすることができる。
【００２２】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図３は本発明の第一実施例を説明するため
の増幅器を構成するトランジスタの平面図である。
て説明する。図３は本発明の第一実施例を説明するため
の増幅器を構成するトランジスタの平面図である。
【００２３】図３（ａ）は基本となるシングルエミッタ
構造のトランジスタの平面図、図３（ｂ）はトランジス
タの断面図である。
構造のトランジスタの平面図、図３（ｂ）はトランジス
タの断面図である。
【００２４】本実施例のトランジスタは、ベース（Ｂ）
拡散層１、コレクタ（Ｃ）拡散層２、ベースポリシリコ
ン３、エミッタ（Ｅ）ポリシリコン４、ベースポリシリ
コン上のコンタクト５、エミッタポリシリコン上のコン
タクト６、コレクタ拡散層上のコンタクト７、ｐ+型埋
め込み層８、ｐ型ウェル９、Ｓｉ基板１０、コレクタ領
域であるｎ+型埋め込み層１１、ｎ型コレクタ層１２、
素子分離絶縁膜１５、層間絶緑膜１６から構成され、ベ
ース領域を多結晶シリコン等で引き出したいわゆるセル
フアライン型構造とされている。ここで、ｐ+型埋め込
み層８とｐ型ウェル９はバイポーラトランジスタの素子
を分離するために設けられたもので、バイポーラトラン
ジスタを取り囲むように設置されている。
拡散層１、コレクタ（Ｃ）拡散層２、ベースポリシリコ
ン３、エミッタ（Ｅ）ポリシリコン４、ベースポリシリ
コン上のコンタクト５、エミッタポリシリコン上のコン
タクト６、コレクタ拡散層上のコンタクト７、ｐ+型埋
め込み層８、ｐ型ウェル９、Ｓｉ基板１０、コレクタ領
域であるｎ+型埋め込み層１１、ｎ型コレクタ層１２、
素子分離絶縁膜１５、層間絶緑膜１６から構成され、ベ
ース領域を多結晶シリコン等で引き出したいわゆるセル
フアライン型構造とされている。ここで、ｐ+型埋め込
み層８とｐ型ウェル９はバイポーラトランジスタの素子
を分離するために設けられたもので、バイポーラトラン
ジスタを取り囲むように設置されている。
【００２５】また、図３（ｃ）は上述した基本トランジ
スタと同一サイズのものを３個並列に接続した状態を示
すものである。図中でアルミ配線１７によりベース、エ
ミッタ、コレクタがそれぞれ接続されている。
スタと同一サイズのものを３個並列に接続した状態を示
すものである。図中でアルミ配線１７によりベース、エ
ミッタ、コレクタがそれぞれ接続されている。
【００２６】図４（ａ）は本発明を適用した増幅器の回
路図である。本増幅器は、エミッタ接地の２段増幅器に
エミッタフォロワによるバッファを設けたものである。
信号源から入力端子ＩＮへ入力された信号が、コンデン
サＣ１によって直流成分をカットされてからトランジス
タＱ１とＱ２により構成される増幅器へ伝えられる。図
中、Ｒ１〜Ｒ６はトランジスタＱ１とＱ２へ自己バイア
スを与えるための抵抗素子であり、Ｃ２とＣ３は高域補
償用に増幅度の低下を防ぐためのコンデンサである。そ
して、トランジスタＱ３と抵抗素子Ｒ７で構成されたエ
ミッタフォロワ回路により次段回路を動作されるのに十
分な電流を確保するものである。ここで、トランジスタ
Ｑ１は図中では１個のトランジスタ示されているが、実
際には図４（ｂ）に示すように、トランジスタＱ２、Ｑ
３と同じ構造、サイズのトランジスタＱが並列に３個接
続されて構成いる。なお、トランジスタＱ２もトランジ
スタＱ１と同じ構成のトランジスタにすると、増幅器の
雑音指数が悪化してしまうので、トランジスタを並列に
するのはトランジスタＱ１、すなわち、増幅器を構成す
る初段のトランジスタのみである。
路図である。本増幅器は、エミッタ接地の２段増幅器に
エミッタフォロワによるバッファを設けたものである。
信号源から入力端子ＩＮへ入力された信号が、コンデン
サＣ１によって直流成分をカットされてからトランジス
タＱ１とＱ２により構成される増幅器へ伝えられる。図
中、Ｒ１〜Ｒ６はトランジスタＱ１とＱ２へ自己バイア
スを与えるための抵抗素子であり、Ｃ２とＣ３は高域補
償用に増幅度の低下を防ぐためのコンデンサである。そ
して、トランジスタＱ３と抵抗素子Ｒ７で構成されたエ
ミッタフォロワ回路により次段回路を動作されるのに十
分な電流を確保するものである。ここで、トランジスタ
Ｑ１は図中では１個のトランジスタ示されているが、実
際には図４（ｂ）に示すように、トランジスタＱ２、Ｑ
３と同じ構造、サイズのトランジスタＱが並列に３個接
続されて構成いる。なお、トランジスタＱ２もトランジ
スタＱ１と同じ構成のトランジスタにすると、増幅器の
雑音指数が悪化してしまうので、トランジスタを並列に
するのはトランジスタＱ１、すなわち、増幅器を構成す
る初段のトランジスタのみである。
【００２７】図５はシリコン基板上に前記増幅回路を形
成した時のレイアウト図である。図５（ａ）では符号の
頭にＱが付されるトランジスタ、符号の頭にＴが付され
る抵抗、符号の頭にＣが付される容量の配置が示されて
いる。ここで、点線で囲まれている部分は初段のトラン
ジスタと容量素子であり、並列接続して１素子を形成し
たものである。
成した時のレイアウト図である。図５（ａ）では符号の
頭にＱが付されるトランジスタ、符号の頭にＴが付され
る抵抗、符号の頭にＣが付される容量の配置が示されて
いる。ここで、点線で囲まれている部分は初段のトラン
ジスタと容量素子であり、並列接続して１素子を形成し
たものである。
【００２８】そして、図５（ｂ）ではそれぞれの素子の
結線状態を示している。本図からも明らかなように、容
量素子の占有面積がトランジスタよりもかなり大きいの
で、初段部のトランジスタを複数個並列に接続したこと
による面積増加はほとんど問題とはならない。
結線状態を示している。本図からも明らかなように、容
量素子の占有面積がトランジスタよりもかなり大きいの
で、初段部のトランジスタを複数個並列に接続したこと
による面積増加はほとんど問題とはならない。
【００２９】次に、本発明の第２の実施例について説明
する。
する。
【００３０】本実施例は図６に示すように、コレクタを
基板内で共通とした２組のトランジスタを基本素子とし
て、これを並列に接続したトランジスタを増幅器の初段
部に使用したものである。トランジスタ各部の構成は図
３に示した第１の実施例と同様であるために図３と同じ
番号を付して説明は省略する。
基板内で共通とした２組のトランジスタを基本素子とし
て、これを並列に接続したトランジスタを増幅器の初段
部に使用したものである。トランジスタ各部の構成は図
３に示した第１の実施例と同様であるために図３と同じ
番号を付して説明は省略する。
【００３１】本実施例のような構成とすることにより、
トランジスタ素子の占有面積を抑えつつ、並列個数を増
やすことができる。
トランジスタ素子の占有面積を抑えつつ、並列個数を増
やすことができる。
【００３２】なお、上記の効果を得るためには、使用す
るトランジスタのエミッタサイズはおのずと制限され
る。図７は、トランジスタのエミッタサイズによる雑音
指数の変化を示したものであり、図７（ａ）はエミッタ
長の大小、図７（ｂ）はエミッタ幅の大小による雑音指
数−コレクタ電流依存性である。点線を基準として、エ
ミッタ長及びエミッタ幅を大きくすると実線になり、小
さくすると１点鎖線で示されたものになる。これは、ベ
ース抵抗とコレクタ−ベース間及びベース−エミッタ間
寄生容量の変化に対応する。つまり、エミッタ長は電力
利得と雑音指数でトレードオフの係にある。
るトランジスタのエミッタサイズはおのずと制限され
る。図７は、トランジスタのエミッタサイズによる雑音
指数の変化を示したものであり、図７（ａ）はエミッタ
長の大小、図７（ｂ）はエミッタ幅の大小による雑音指
数−コレクタ電流依存性である。点線を基準として、エ
ミッタ長及びエミッタ幅を大きくすると実線になり、小
さくすると１点鎖線で示されたものになる。これは、ベ
ース抵抗とコレクタ−ベース間及びベース−エミッタ間
寄生容量の変化に対応する。つまり、エミッタ長は電力
利得と雑音指数でトレードオフの係にある。
【００３３】次に、電力利得のエミッタサイズ依存性を
図８に示した。図８（ａ）はエミッタ長、図８（ｂ）は
エミッタ幅依存性である。図から明らかなように、エミ
ッタ長を大きくすると、電力利得は増加するが、エミッ
タ長がある長さで減少することがわかる。これは、エミ
ッタ長が長くなることで、トランジスタ全体のサイズが
大きくなり、ベース抵抗の減少分よりも寄生容量の増加
分が上回るためである。一方、エミッタ幅を大きくする
と、電力利得は減少するだけである。これは、エミッタ
幅を大きくすると、寄生容量とベース抵抗が増加するか
らである。
図８に示した。図８（ａ）はエミッタ長、図８（ｂ）は
エミッタ幅依存性である。図から明らかなように、エミ
ッタ長を大きくすると、電力利得は増加するが、エミッ
タ長がある長さで減少することがわかる。これは、エミ
ッタ長が長くなることで、トランジスタ全体のサイズが
大きくなり、ベース抵抗の減少分よりも寄生容量の増加
分が上回るためである。一方、エミッタ幅を大きくする
と、電力利得は減少するだけである。これは、エミッタ
幅を大きくすると、寄生容量とベース抵抗が増加するか
らである。
【００３４】結局、雑音指数を小さく、電力利得を大き
く得るために、コレクタ電流値をどの値に設定するかに
よってエミッタ長が決定され、また、エミッタ幅はでき
るだけ小さい方が望ましいが、エミッタのプラグ効果の
度合いで決定される。以上の観点から、発明者の実験で
は実際のエミッタサイズとして、エミッタ長が２０〜３
０μｍ、エミッタ幅が０．５〜０．８μｍが最も妥当な
サイズであった。しかし、これらの値は寄生容量と寄生
抵抗のバランスで決まるので、バイポーラトランジスタ
のレイアウトによって変わることは言うまでもない。
く得るために、コレクタ電流値をどの値に設定するかに
よってエミッタ長が決定され、また、エミッタ幅はでき
るだけ小さい方が望ましいが、エミッタのプラグ効果の
度合いで決定される。以上の観点から、発明者の実験で
は実際のエミッタサイズとして、エミッタ長が２０〜３
０μｍ、エミッタ幅が０．５〜０．８μｍが最も妥当な
サイズであった。しかし、これらの値は寄生容量と寄生
抵抗のバランスで決まるので、バイポーラトランジスタ
のレイアウトによって変わることは言うまでもない。
【００３５】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【００３６】基本トランジスタがただ１個だけであるの
でデバイス設計が容易になるという効果がある。
でデバイス設計が容易になるという効果がある。
【００３７】また、回路内でシングルエミッタとマルチ
エミッタトランジスタを使い分けるための作業が不要と
なるので回路設計を短期間で行なうことができる。
エミッタトランジスタを使い分けるための作業が不要と
なるので回路設計を短期間で行なうことができる。
【図１】セルフアライン型バイポーラトランジスタのコ
レクタ電流と雑音指数との関係を示したグラフである。
レクタ電流と雑音指数との関係を示したグラフである。
【図２】セルフアライン型バイポーラトランジスタの順
方向伝達利得との関係を示したグラフである。
方向伝達利得との関係を示したグラフである。
【図３】本発明の第一実施例を説明するための増幅器を
構成するトランジスタの平面図である。
構成するトランジスタの平面図である。
【図４】本発明を適用した増幅器の回路図である。
【図５】シリコン基板上に前記増幅回路を形成した時の
レイアウト図である。
レイアウト図である。
【図６】本発明の第２の実施例の説明図である。
【図７】トランジスタのエミッタサイズによる雑音指数
の変化を示したグラフである。
の変化を示したグラフである。
【図８】電力利得のエミッタサイズ依存性を示したグラ
フである。
フである。
【図９】従来のバイポーラトランジスタの平面図及び断
面図である。
面図である。
【図１０】従来のバイポーラトランジスタのコレクタ電
流と雑音指数及び電力利得との関係を示したグラフであ
る。
流と雑音指数及び電力利得との関係を示したグラフであ
る。
１ ベース拡散層 ２ コレクタ拡散層 ３ ベースポリシリコン ４ エミッタポリシリコン ５ ベースポリシリコン上のコンタクト ６ エミッタポリシリコン上のコンタクト ７ コレクタ拡散層上のコンタクト ８ Ｐ+型埋め込み層 ９ Ｐ型ウェル １０ ｐ型Ｓｉ墓板 １１ ｎ+型埋め込み層 １２ ｎ型コレクタ層 １３ ベース層 １４ エミッタ層 １５素子分離絶縁膜 １６ 層間絶緑膜 １７ アルミ配線 ＩＮ 入力端子 ＯＵＴ 出力端子 Ｃ１、Ｃ２、Ｃ３ コンデンサ Ｑ１、Ｑ２、Ｑ３、Ｑ トランジスタ Ｒ１〜Ｒ７ 抵抗 ＧＮＤ グランド
Claims (6)
- 【請求項１】 複数のトランジスタにより構成された多
段増幅器より増幅を行う半導体集積回路装置において、 前記多段増幅器の初段部が、並列に接続された複数個の
シングルエミッタ構造のバイポーラトランジスタからな
ることを特徴とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置にお
いて、 並列に接続された複数個のシングルエミッタ構造のバイ
ポーラトランジスタのコレクタが共通であることを特徴
とする半導体集積回路装置。 - 【請求項３】 請求項１または請求項２記載の半導体集
積回路装置において、 並列に接続された複数個のシングルエミッタ構造のバイ
ポーラトランジスタは、エミッタ電極とベース電極が多
結晶シリコンからなるセルフアライン型バイポーラトラ
ンジスタであることを特徴とする半導体集積回路装置。 - 【請求項４】 請求項１ないし請求項３のいずれかに記
載の半導体集積回路装置において、 並列に接続された複数個のシングルエミッタ構造のバイ
ポーラトランジスタは、エミッタ長が２０〜３０μｍ、
エミッタ幅が０．５〜０．８μｍであることを特徴とす
る半導体集積回路装置。 - 【請求項５】 複数のトランジスタにより構成された多
段増幅器より増幅を行う半導体集積回路装置の設計方法
において、 前記多段増幅器の初段部を、並列に接続された複数個の
シングルエミッタ構造のバイポーラトランジスタとする
ことを特徴とする半導体集積回路装置の設計方法。 - 【請求項６】 請求項２記載の半導体集積回路装置の設
計方法において、 並列に接続された複数個のシングルエミッタ構造のバイ
ポーラトランジスタのコレクタを共通とすることを特徴
とする半導体集積回路装置の設計方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264342A JPH11102916A (ja) | 1997-09-29 | 1997-09-29 | 半導体集積回路装置およびその設計方法 |
| EP98118196A EP0905769A3 (en) | 1997-09-29 | 1998-09-25 | Semiconductor integrated circuit device with bipolar transistors and method of fabricating same |
| US09/160,040 US6300669B1 (en) | 1997-09-29 | 1998-09-25 | Semiconductor integrated circuit device and method of designing same |
| CN98119393A CN1213180A (zh) | 1997-09-29 | 1998-09-25 | 半导体集成电路器件及其设计方法 |
| KR1019980039979A KR100335330B1 (ko) | 1997-09-29 | 1998-09-25 | 반도체집적회로장치및그설계방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264342A JPH11102916A (ja) | 1997-09-29 | 1997-09-29 | 半導体集積回路装置およびその設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102916A true JPH11102916A (ja) | 1999-04-13 |
Family
ID=17401841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9264342A Pending JPH11102916A (ja) | 1997-09-29 | 1997-09-29 | 半導体集積回路装置およびその設計方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6300669B1 (ja) |
| EP (1) | EP0905769A3 (ja) |
| JP (1) | JPH11102916A (ja) |
| KR (1) | KR100335330B1 (ja) |
| CN (1) | CN1213180A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6577200B2 (en) | 2000-08-30 | 2003-06-10 | Mitsubishi Denki Kabushiki Kaisha | High-frequency semiconductor device |
| JP2009200502A (ja) * | 2009-03-19 | 2009-09-03 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1061572A1 (en) * | 1999-06-16 | 2000-12-20 | STMicroelectronics S.r.l. | Intergrated stucture for radio frequency applications |
| JP4489366B2 (ja) * | 2003-03-17 | 2010-06-23 | 株式会社日立製作所 | 半導体装置 |
| CN100339946C (zh) * | 2004-12-22 | 2007-09-26 | 中国电子科技集团公司第二十四研究所 | 小比导通电阻的集成化大电流功率器件结构的设计方法 |
| US7816988B2 (en) * | 2006-02-03 | 2010-10-19 | Honglei Wu | Amplifier |
| CN102025354A (zh) * | 2009-09-23 | 2011-04-20 | 鸿富锦精密工业（深圳）有限公司 | 时序控制电路 |
| CN103176922A (zh) * | 2011-12-23 | 2013-06-26 | 鸿富锦精密工业（深圳）有限公司 | Usb识别电路 |
| CN103176936A (zh) * | 2011-12-26 | 2013-06-26 | 鸿富锦精密工业（深圳）有限公司 | 接口控制电路 |
| CN104063030A (zh) * | 2013-03-22 | 2014-09-24 | 鸿富锦精密电子(天津)有限公司 | 开机电路 |
| CN106155179A (zh) * | 2015-04-23 | 2016-11-23 | 鸿富锦精密工业(武汉)有限公司 | 杂波信号滤除电路 |
| JP2018011181A (ja) * | 2016-07-13 | 2018-01-18 | 株式会社村田製作所 | 検波回路 |
| JP6710606B2 (ja) * | 2016-08-23 | 2020-06-17 | 株式会社村田製作所 | 高周波増幅器モジュール |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5228842A (en) * | 1975-08-29 | 1977-03-04 | Nippon Gakki Seizo Kk | Small signal amplification circuit |
| JPS53117984A (en) | 1978-01-20 | 1978-10-14 | Hitachi Ltd | Amplifier |
| US4400865A (en) * | 1980-07-08 | 1983-08-30 | International Business Machines Corporation | Self-aligned metal process for integrated circuit metallization |
| JPS60137057A (ja) * | 1983-12-26 | 1985-07-20 | Matsushita Electronics Corp | 微小信号増幅装置 |
| GB2179201B (en) * | 1985-08-14 | 1990-01-17 | Mitsubishi Electric Corp | Method for fabricating a semiconductor device |
| JPH0246010A (ja) * | 1988-08-08 | 1990-02-15 | N S:Kk | 広帯域増幅器 |
| JPH07109831B2 (ja) * | 1990-01-25 | 1995-11-22 | 株式会社東芝 | 半導体装置 |
| DE4024166C1 (ja) * | 1990-07-30 | 1991-12-19 | Siemens Ag, 8000 Muenchen, De | |
| JPH05291834A (ja) * | 1992-04-09 | 1993-11-05 | Pioneer Electron Corp | 電力増幅器 |
| JP3033372B2 (ja) | 1992-11-25 | 2000-04-17 | 日本電気株式会社 | 半導体装置 |
| JPH07254608A (ja) | 1994-03-15 | 1995-10-03 | Toshiba Corp | 半導体装置 |
| JPH09199513A (ja) * | 1996-01-19 | 1997-07-31 | Mitsubishi Electric Corp | バイポーラトランジスタおよび該バイポーラトランジスタを有する半導体装置 |
| US5896062A (en) * | 1997-03-21 | 1999-04-20 | Northern Telecom Limited | Amplifier with switched DC bias voltage feedback |
| JP3104652B2 (ja) * | 1997-09-05 | 2000-10-30 | 日本電気株式会社 | 発振回路 |
-
1997
- 1997-09-29 JP JP9264342A patent/JPH11102916A/ja active Pending
-
1998
- 1998-09-25 KR KR1019980039979A patent/KR100335330B1/ko not_active IP Right Cessation
- 1998-09-25 US US09/160,040 patent/US6300669B1/en not_active Expired - Fee Related
- 1998-09-25 EP EP98118196A patent/EP0905769A3/en not_active Withdrawn
- 1998-09-25 CN CN98119393A patent/CN1213180A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6577200B2 (en) | 2000-08-30 | 2003-06-10 | Mitsubishi Denki Kabushiki Kaisha | High-frequency semiconductor device |
| JP2009200502A (ja) * | 2009-03-19 | 2009-09-03 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1213180A (zh) | 1999-04-07 |
| KR100335330B1 (ko) | 2002-10-12 |
| EP0905769A2 (en) | 1999-03-31 |
| EP0905769A3 (en) | 2001-10-17 |
| US6300669B1 (en) | 2001-10-09 |
| KR19990030158A (ko) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943387B2 (en) | Semiconductor device, manufacturing thereof and power amplifier module | |
| JPH11102916A (ja) | 半導体集積回路装置およびその設計方法 | |
| US6825548B2 (en) | Semiconductor device | |
| JP3952400B2 (ja) | 高周波用半導体装置 | |
| US20230318543A1 (en) | Power amplifier | |
| JP2002076014A (ja) | 高周波用半導体装置 | |
| US4245231A (en) | Combination capacitor and transistor structure for use in monolithic circuits | |
| KR20020000804A (ko) | 실리콘 바이폴라 전력 고주파 트랜지스터 제조 방법 및 rf 전력 트랜지스터 장치 | |
| JPS59161867A (ja) | 半導体装置 | |
| CN113555439B (zh) | 共源共栅单元 | |
| JP3369202B2 (ja) | パワートランジスタ | |
| US6784747B1 (en) | Amplifier circuit | |
| JPS62128561A (ja) | 半導体装置 | |
| EP3866198A1 (en) | Semiconductor device | |
| JP3269549B2 (ja) | 半導体装置 | |
| JP2004274430A (ja) | 電力増幅器モジュール及びその製造方法 | |
| JP2003303827A (ja) | 半導体装置及びその製造方法 | |
| JP2007142273A (ja) | バイポーラトランジスタを有する半導体装置 | |
| JPH10335346A (ja) | ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法 | |
| JPH0412031B2 (ja) | ||
| JPS6381972A (ja) | 半導体集積回路装置 | |
| US5323056A (en) | Bipolar transistor with a particular emitter structure | |
| JP5420230B2 (ja) | 過電圧保護素子 | |
| KR20000062604A (ko) | 바이폴라 트랜지스터를 포함하는 반도체장치 | |
| JPH1075136A (ja) | 半導体集積回路 |