CN103176936A - 接口控制电路 - Google Patents

接口控制电路 Download PDF

Info

Publication number
CN103176936A
CN103176936A CN201110440371.8A CN201110440371A CN103176936A CN 103176936 A CN103176936 A CN 103176936A CN 201110440371 A CN201110440371 A CN 201110440371A CN 103176936 A CN103176936 A CN 103176936A
Authority
CN
China
Prior art keywords
electronic switch
pin
data
group
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110440371.8A
Other languages
English (en)
Inventor
黎洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN201110440371.8A priority Critical patent/CN103176936A/zh
Priority to TW100149046A priority patent/TW201327174A/zh
Priority to US13/531,119 priority patent/US8570092B2/en
Priority to JP2012279424A priority patent/JP2013134779A/ja
Publication of CN103176936A publication Critical patent/CN103176936A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Abstract

一种接口控制电路，包括开关单元、第一和第二电子开关、第一和第二电子开关芯片。当该开关单元发出高电平信号时至该第一电子开关时，该第一电子开关导通，使得该第一电子开关芯片导通，该第二电子开关截止，继而使得该第二电子开关芯片关闭，从而使得主板的一预设连接器与该主板的PCH进行数据传输。当该开关单元发出低电平信号至该第一电子开关时，该第一电子开关截止，使得该第一电子开关芯片关闭，该第二电子开关导通，使得该第二电子开关芯片导通，则该连接器与该主板的CPLD进行数据传输。上述接口控制电路控制该连接器选择性地传输符合LPC接口协议或JTAG接口协议的信号。

Description

接口控制电路
技术领域
本发明涉及一种接口控制电路。
背景技术
目前，为更新主板的CPLD(complex programmable logic device，复杂可编程逻辑器)内所存储的程序时，常于主板开机前对该CPLD进行烧录工作，另外，为检测主板开机故障，需通过故障诊断卡显示代表主板开机进程或开机故障的代码，主板上预设置一2×5针连接器，该连接器用于连接该故障诊断卡以传输符合LPC（Low Pin Count）接口协议的数据，但并不能用于连接烧录机以传输符合JTAG（Joint Test Action Group）接口协议。
发明内容
鉴于以上内容，有必要提供一种使主板的预设连接器既可传输符合LPC接口协议又可传输符合JTAG接口协议的信号的接口控制电路。
一种接口控制电路，用于控制主板上一预设的连接器选择性地传输符合LPC接口协议或JTAG接口协议的信号，该连接器包括第一至第十引脚，其中第六引脚连接该主板的一待机电源，该第十引脚接地，该接口控制电路包括：
一开关单元，包括第一端和第二端，该开关单元的第一端通过第一电阻连接该待机电源，该开关单元的第二端接地，当该开关单元的第一和第二端相连时，该开关单元的第一端发出一低电平信号，当该开关单元的第一和第二端之间的连接断开时，该开关单元的第一端发出一高电平信号；
一第一电子开关，包括第一至第三端，该第一电子开关的第一端连接该开关单元的第一端，该第一电子开关的第二端通过第二电阻连接该待机电源，该第一电子开关的第三端接地，当该第一电子开关的第一端接收到一高电平信号时，该第一电子开关导通，当该第一电子开关的第一端接收到一低电平信号时，该第一电子开关截止；
一第二电子开关，包括第一至第三端，该第二电子开关的第一端连接该第一电子开关的第一端，该第二电子开关的第二端通过第三电阻连接该待机电源，该第二电子开关的第三端接地，当该第二电子开关的第一端接收到一高电平信号时，该第二电子开关导通，当该第二电子开关的第一端接收到一低电平信号时，该第二电子开关截止；
一第一电子开关芯片，包括第一至第四组数据引脚、第一至第二使能端，其中每一组数据引脚包括四个数据引脚，该第一电子开关芯片的第一组数据引脚分别连接该主板上的平台控制中枢的第一至第四LPC数据引脚，该第二组数据引脚中的三个数据引脚分别连接该平台控制中枢的LPC控制引脚、LPC复位引脚和LPC时钟引脚，该第二组数据引脚中的另一数据引脚接地，该第三组数据引脚分别连接该连接器的第一至第四引脚，该第四组数据引脚中的三个数据引脚分别连接该连接器的第七至第九引脚，该第四组数据引脚中的另一数据引脚接地，该第一和第二使能端均连接该第一电子开关的第二端，当该第一和第二使能端均接收到一低电平信号时，该第一电子开关芯片的第一和第三组数据引脚之间的数据通道以及该第二组和第四组数据引脚之间的数据通道均导通，当该第一和第二使能端均接收到一高电平信号时，第一电子开关芯片的第一和第三组数据引脚之间的数据通道以及该第二组和第四组数据引脚之间的数据通道均关闭；以及
一第二电子开关芯片，包括第一和第二组数据引脚以及一使能端，其中每一组数据引脚包括四个数据引脚，该第二电子开关芯片的第一组数据引脚分别连接该主板上的复杂可编程逻辑器的第一至第四信号引脚，该第二电子开关芯片的第二组数据引脚中的三个引脚分别连接该连接器的第一至第三引脚，该第二电子开关芯片的第二组数据引脚中的另一引脚连接该连接器的第五引脚，该第二电子开关芯片的使能端连接该第二电子开关的第二端，当该第二电子开关芯片的使能端接收到一低电平信号时，该第二电子开关芯片的第一和第二组数据引脚之间的数据通道导通，当该第二电子开关芯片的使能端接收到一高电平信号时，该第二电子开关芯片的第一和第二组数据引脚之间的数据通道关闭。
上述接口控制电路通过该开关单元选择性地导通该第一电子开关芯片或该第二电子开关芯片，从而使该连接器选择性地与该复杂可编程逻辑器或该平台控制中枢进行数据传输，如此，该连接器既可用于传输符合LPC接口标准的数据又可传输符合JPAG接口标准的数据。
附图说明
图1为本发明接口控制电路的较佳实施方式的电路图。
主要元件符号说明
接口控制电路 100
待机电源 P3V3_STBY
端子座 50
跳帽 55
电阻 R1-R6
三极管 Q1、Q2
PCH 80
CPLD 70
电子开关芯片 40、30
连接器 20
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参考图1，本发明接口控制电路100用于控制主板（图未示）上一预设的连接器20选择性地传输符合LPC（Low Pin Count）接口协议或JTAG（Joint Test Action Group）接口协议的信号，该接口控制电路100的较佳实施方式包括跳帽55、端子座50、三极管Q1和Q2、电子开关芯片40和30。本实施例中，该连接器20包括引脚1-10，其中该引脚6连接该主板上的待机电源P3V3_STBY，该引脚10接地。
该端子座50包括金属端子11-13，该金属端子11通过电阻R1连接该待机电源P3V3_STBY，该金属端子12通过电阻R2连接该待机电源P3V3_STBY，该金属端子13接地。
该三极管Q1的基极通过电阻R4连接该金属端子12，该三极管Q1的集电极通过电阻5连接该待机电源P3V3_STBY，该三极管Q1的发射极接地，该三极管Q2的基极连接该三极管Q1的集电极，该三极管Q2的集电极通过电阻R6连接该待机电源P3V3_STBY，该三极管Q2的发射极接地。
本实施例中，该电子开关芯片40包括第一组数据引脚1A1-1A4、第二组数据引脚2A1-2A4、第三组数据引脚1Y1-1Y4和第四组数据引脚2Y1-2Y4、使能端1OE和2OE、接地引脚GND和电源引脚VCC。该第一组数据引脚1A1-1A4分别连接该主板上的PCH（Platform Controller Hub，平台控制中枢）80的数据引脚LPC_LAD0、LPC_LAD1、LPC_LAD2和LPC_LAD3，该数据引脚2A1-2A3分别连接该PCH 80的控制引脚LPC_LFRAME、复位引脚LPC_RST和时钟引脚LPC_CLK，该数据引脚2A4接地，该第三组数据引脚1Y1-1Y4分别连接该连接器20的引脚1-4，该数据引脚2Y1-2Y3分别连接该连接器20的引脚7-9，该数据引脚2Y4接地，该电源引脚VCC连接该待机电源P3V3_STBY，该接地引脚GND接地，该使能端1OE和2OE均连接该场效应管Q1的集电极。本实施例中，当该使能端1OE和2OE所接收的信号均为低电平信号时，该第一组数据引脚1A1-1A4与该第三组数据引脚1Y1-1Y4之间的数据通道以及该数据引脚2A1-2A3和2Y1-2Y3之间的数据通道均导通。当该使能端1OE和2OE所接收的信号均为高电平信号时，该第一组数据引脚1A1-1A4与该第三组数据引脚1Y1-1Y4之间的数据通道以及该数据引脚2A1-2A3和2Y1-2Y3之间的数据通道均关闭。
本实施例中，该电子开关芯片30包括第一组数据引脚1A-4A、第二组数据引脚1Y-4Y、使能端OE、电源引脚VCC和接地引脚GND。该第一组数据引脚1A-4A分别连接该主板上的CPLD(complex programmable logic device，复杂可编程逻辑器) 70的信号引脚JTAG_PLD_TCK、JTAG_PLD_TDO、JTAG_PLD_TMS和JTAG_PLD_TDI，该第二组数据引脚1Y-4Y分别连接该连接器20的引脚1-3和5，该使能端OE连接该场效应管Q2的集电极，该电源引脚连接该待机电源P3V3_STBY、该接地引脚GND接地。当该电子开关芯片30的使能端OE接收到低电平信号时，该第一和第二组数据引脚1A-4A和1Y-4Y之间的数据通道均导通。当该电子开关芯片30的使能端OE接收到高电平信号时，该第一和第二组数据引脚1A-4A和1Y-4Y之间的数据通道均关闭。
本发明的较佳实施方式的工作原理如下：
当需要通过该连接器20烧录程序进该CPLD 70时，通过该跳帽55连接该端子座50的金属端子12和13，使得该三极管Q1的基极通过该端子座50的金属端子12和13被下拉接地，则该三极管Q1截止，使得该电子开关芯片40的使能端1OE和2OE以及该三极管Q2的基极均被上拉以接收来自该待机电源P3V3_STBY的高电平信号，继而使得该电子开关芯片40的所有数据通道均关闭，从而使得该连接器20与该PCH 80之间无法进行传输数据。此时，该三极管Q2导通，从而使得该电子开关芯片30的使能端OE通过该三极管Q2被下拉接地，此时，该电子开关芯片30的第一组数据引脚1A-4A和第二组数据引脚1Y-4Y之间的数据通道导通，则烧录程序得以通过该连接器20和该电子开关芯片30烧录进该CPLD 70。
当故障诊断卡需要通过该连接器20读取该主板开机进程的BIOS POST代码时，则将该跳帽55从该端子座50的金属端子12和13上取下（为防止丢失，可将该跳帽55连接该端子座50的金属端子11和12），则该三极管Q1的基极得以接收来自该待机电源P3V3_STBY的高电平信号，使得该三极管Q1导通，继而使得该电子开关芯片40的使能端1OE和2OE以及该三极管Q2的基极均通过该三极管Q1被下拉接地，则该三极管Q2截止，使得该电子开关芯片30的使能端被上拉以接收该待机电源P3V3_STBY的高电平信号，继而使得该电子开关芯片30的数据通道关闭，从而使得该CPLD 70与该连接器20之间无法传送数据。此时，该电子开关芯片40的第一组数据引脚1A1-1A4和第三组数据引脚1Y1-1Y4之间的数据通道，以及第二组数据引脚2A1-2A4和第四组数据引脚2Y1-2Y4之间的数据通道均导通，则该故障诊断卡即可通过该连接器20和该电子开关芯片40与该PCH 80进行数据传输，以读取BIOS POST代码。
由上述可知该端子座50和该跳帽55用于选择性地使该三极管Q1的基极接地或不接地，即该端子座50和该跳帽55在电路中起开关作用，故，其他实施例中，该端子座50和该跳帽55还可用其他开关单元如按键开关代替。另外，该三极管Q1和Q2在电路中均起到电子开关的作用，故，其他实施方式中，该三极管Q1和Q2还可采用其它类型的晶体管如场效应管或具有电子开关功能的模组来代替。
上述接口控制电路100通过该跳帽55连接该端子座的金属端子12和13或断开该金属端子12和13之间的连接选择性地导通该电子开关芯片30或该电子开关芯片40，从而使该连接器20选择性地与该CPLD 70或该PCH 80进行数据传输，如此，该连接器20既可用于传输符合LPC接口标准的数据又可传输符合JPAG接口标准的数据。

Claims (5)

1.一种接口控制电路，用于控制主板上一预设的连接器选择性地传输符合LPC接口协议或JTAG接口协议的信号，该连接器包括第一至第十引脚，其中第六引脚连接该主板的一待机电源，该第十引脚接地，该接口控制电路包括：
一开关单元，包括第一端和第二端，该开关单元的第一端通过第一电阻连接该待机电源，该开关单元的第二端接地，当该开关单元的第一和第二端相连时，该开关单元的第一端发出一低电平信号，当该开关单元的第一和第二端之间的连接断开时，该开关单元的第一端发出一高电平信号；
一第一电子开关，包括第一至第三端，该第一电子开关的第一端连接该开关单元的第一端，该第一电子开关的第二端通过第二电阻连接该待机电源，该第一电子开关的第三端接地，当该第一电子开关的第一端接收到一高电平信号时，该第一电子开关导通，当该第一电子开关的第一端接收到一低电平信号时，该第一电子开关截止；
一第二电子开关，包括第一至第三端，该第二电子开关的第一端连接该第一电子开关的第一端，该第二电子开关的第二端通过第三电阻连接该待机电源，该第二电子开关的第三端接地，当该第二电子开关的第一端接收到一高电平信号时，该第二电子开关导通，当该第二电子开关的第一端接收到一低电平信号时，该第二电子开关截止；
一第一电子开关芯片，包括第一至第四组数据引脚、第一至第二使能端，其中每一组数据引脚包括四个数据引脚，该第一电子开关芯片的第一组数据引脚分别连接该主板上的平台控制中枢的第一至第四LPC数据引脚，该第二组数据引脚中的三个数据引脚分别连接该平台控制中枢的LPC控制引脚、LPC复位引脚和LPC时钟引脚，该第二组数据引脚中的另一数据引脚接地，该第三组数据引脚分别连接该连接器的第一至第四引脚，该第四组数据引脚中的三个数据引脚分别连接该连接器的第七至第九引脚，该第四组数据引脚中的另一数据引脚接地，该第一和第二使能端均连接该第一电子开关的第二端，当该第一和第二使能端均接收到一低电平信号时，该第一电子开关芯片的第一和第三组数据引脚之间的数据通道以及该第二组和第四组数据引脚之间的数据通道均导通，当该第一和第二使能端均接收到一高电平信号时，第一电子开关芯片的第一和第三组数据引脚之间的数据通道以及该第二组和第四组数据引脚之间的数据通道均关闭；以及
一第二电子开关芯片，包括第一和第二组数据引脚以及一使能端，其中每一组数据引脚包括四个数据引脚，该第二电子开关芯片的第一组数据引脚分别连接该主板上的复杂可编程逻辑器的第一至第四信号引脚，该第二电子开关芯片的第二组数据引脚中的三个引脚分别连接该连接器的第一至第三引脚，该第二电子开关芯片的第二组数据引脚中的另一引脚连接该连接器的第五引脚，该第二电子开关芯片的使能端连接该第二电子开关的第二端，当该第二电子开关芯片的使能端接收到一低电平信号时，该第二电子开关芯片的第一和第二组数据引脚之间的数据通道导通，当该第二电子开关芯片的使能端接收到一高电平信号时，该第二电子开关芯片的第一和第二组数据引脚之间的数据通道关闭。
2.如权利要求1所述的接口控制电路，其特征在于：该接口控制电路还包括第四电阻，该第四电阻连接该开关单元的第一端和该第一电子开关第一端之间。
3.如权利要求1所述的接口控制电路，其特征在于：该开关单元包括一端子座和跳帽，该端子座包括第一至第三金属端子，该端子座的第一金属端子通过一第五电阻连接该待机电源，该端子座的第二金属端子即为该开关单元的第一端，该端子座的第三金属端子即为该开关单元的第二端，该跳帽用于选择性地使该端子座的第二和第三金属端子相连或断开。
4.如权利要求1所述的接口控制电路，其特征在于：该第一电子开关为三极管，该第一电子开关的第一至第三端分别为该三极管的基极、集电极和发射极。
5.如权利要求1所述的接口控制电路，其特征在于：该第二电子开关为三极管，该第二电子开关的第一至第三端分别为该三极管的基极、集电极和发射极。
CN201110440371.8A 2011-12-26 2011-12-26 接口控制电路 Pending CN103176936A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110440371.8A CN103176936A (zh) 2011-12-26 2011-12-26 接口控制电路
TW100149046A TW201327174A (zh) 2011-12-26 2011-12-28 介面控制電路
US13/531,119 US8570092B2 (en) 2011-12-26 2012-06-22 Control circuit for connector
JP2012279424A JP2013134779A (ja) 2011-12-26 2012-12-21 マザーボード制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110440371.8A CN103176936A (zh) 2011-12-26 2011-12-26 接口控制电路

Publications (1)

Publication Number Publication Date
CN103176936A true CN103176936A (zh) 2013-06-26

Family

ID=48636825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110440371.8A Pending CN103176936A (zh) 2011-12-26 2011-12-26 接口控制电路

Country Status (4)

Country Link
US (1) US8570092B2 (zh)
JP (1) JP2013134779A (zh)
CN (1) CN103176936A (zh)
TW (1) TW201327174A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105426331A (zh) * 2015-11-13 2016-03-23 上海斐讯数据通信技术有限公司 Phy芯片的管理系统及phy芯片的管理方法
CN112526903A (zh) * 2020-11-25 2021-03-19 浪潮电子信息产业股份有限公司 一种电子跳帽切换电路及服务器系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104298575B (zh) * 2013-07-16 2018-08-03 鸿富锦精密电子(天津)有限公司 主板调试电路
CN104753518A (zh) * 2013-12-27 2015-07-01 鸿富锦精密工业(武汉)有限公司 控制电路
CN105739660A (zh) * 2014-12-10 2016-07-06 鸿富锦精密工业(武汉)有限公司 电子设备电压调节装置
CN105867523B (zh) * 2015-01-20 2019-01-22 鸿富锦精密工业(武汉)有限公司 放电电路及应用该放电电路的主板
CN108597427B (zh) * 2018-03-26 2021-03-09 武汉精测电子集团股份有限公司 Dp接口中aux输出通道幅值调节装置及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4254347A (en) * 1978-11-01 1981-03-03 Motorola, Inc. Power-on reset circuit for monolithic I.C.'s
JPH11102916A (ja) * 1997-09-29 1999-04-13 Nec Corp 半導体集積回路装置およびその設計方法
CN100334525C (zh) * 2004-06-28 2007-08-29 鸿富锦精密工业（深圳）有限公司 主机板usb电源切换控制电路
CN100530964C (zh) * 2004-12-30 2009-08-19 鸿富锦精密工业（深圳）有限公司 信号产生电路
CN200983156Y (zh) * 2006-12-15 2007-11-28 鸿富锦精密工业（深圳）有限公司 时序控制电路
CN101414210B (zh) * 2007-10-19 2011-11-30 鸿富锦精密工业（深圳）有限公司 电源适配电路
CN101459389B (zh) * 2007-12-14 2012-09-19 鸿富锦精密工业（深圳）有限公司 主机板电压调节电路
CN101556496B (zh) * 2008-04-09 2011-11-09 鸿富锦精密工业（深圳）有限公司 主板供电系统
CN101593016B (zh) * 2008-05-30 2011-03-23 鸿富锦精密工业（深圳）有限公司 电源控制电路
CN201497950U (zh) * 2009-08-27 2010-06-02 鸿富锦精密工业（深圳）有限公司 主板电压输出电路
CN102025354A (zh) * 2009-09-23 2011-04-20 鸿富锦精密工业（深圳）有限公司 时序控制电路
CN102193617A (zh) * 2010-03-17 2011-09-21 鸿富锦精密工业（深圳）有限公司 电源控制电路
CN102541230A (zh) * 2010-12-23 2012-07-04 鸿富锦精密工业（深圳）有限公司 Pci-e插槽供电电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105426331A (zh) * 2015-11-13 2016-03-23 上海斐讯数据通信技术有限公司 Phy芯片的管理系统及phy芯片的管理方法
CN112526903A (zh) * 2020-11-25 2021-03-19 浪潮电子信息产业股份有限公司 一种电子跳帽切换电路及服务器系统
CN112526903B (zh) * 2020-11-25 2022-07-22 浪潮电子信息产业股份有限公司 一种电子跳帽切换电路及服务器系统

Also Published As

Publication number Publication date
US20130162324A1 (en) 2013-06-27
US8570092B2 (en) 2013-10-29
TW201327174A (zh) 2013-07-01
JP2013134779A (ja) 2013-07-08

Similar Documents

Publication Publication Date Title
CN103176936A (zh) 接口控制电路
CN109901002B (zh) 连接器的引脚连接测试系统及其方法
US7746090B1 (en) System for testing connections of two connectors
US8230285B2 (en) Protocol analyzer for consumer electronics
CN103076530A (zh) Cmos芯片自动开短路测试系统及测试方法
CN106556752A (zh) Gpio接口侦测电路
CN104298575A (zh) 主板调试电路
CN101893685A (zh) 调试装置
CN113688078A (zh) 支持m.2接口兼容不同硬盘的实现方法和m.2连接器
CN102760089A (zh) 主板诊断卡
US8248078B2 (en) Testing device and method for SM memory connector
US20130166954A1 (en) Test apparatus for testing signal transmission of motherboard
CN102692525A (zh) Pci卡辅助测试装置
CN101937046B (zh) 阵列型连接器测试装置
CN103491261A (zh) Sim卡剪卡错误检测装置、移动终端及检测方法
US8760173B2 (en) Signal test apparatus for SAS devices
CN101162254B (zh) Cpu插槽测试装置
CN102650677A (zh) Pci-e信号测试装置
CN203054149U (zh) Cmos芯片自动开短路测试系统
CN102567167A (zh) mSATA接口测试卡及测试系统
CN203786260U (zh) 主板测试元件和主板测试系统
US20140239971A1 (en) Debugging circuit and circuit board using same
CN109753394B (zh) 一种实时调试固件配置信息的电路及方法
CN201583628U (zh) 集成电路管脚检测电路
CN213780951U (zh) 一种SoC的Bootstrap自动设置结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130626