CN105426331A - Phy芯片的管理系统及phy芯片的管理方法 - Google Patents

Phy芯片的管理系统及phy芯片的管理方法 Download PDF

Info

Publication number
CN105426331A
CN105426331A CN201510780177.2A CN201510780177A CN105426331A CN 105426331 A CN105426331 A CN 105426331A CN 201510780177 A CN201510780177 A CN 201510780177A CN 105426331 A CN105426331 A CN 105426331A
Authority
CN
China
Prior art keywords
data
phy chip
register
programmable logic
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510780177.2A
Other languages
English (en)
Inventor
尚剑锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Feixun Data Communication Technology Co Ltd
Original Assignee
Shanghai Feixun Data Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixun Data Communication Technology Co Ltd filed Critical Shanghai Feixun Data Communication Technology Co Ltd
Priority to CN201510780177.2A priority Critical patent/CN105426331A/zh
Publication of CN105426331A publication Critical patent/CN105426331A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种PHY芯片的管理系统及PHY芯片的管理方法。所述PHY芯片的管理系统包括：嵌入式处理器，所述嵌入式处理器包括：I2C总线和中断信号线；可编程逻辑器，其第一数据线连接所述嵌入式器的I2C总线；第二数据线连接所述嵌入式处理器的中断信号线；PHY芯片，其管理输入/输出端口与所述可编程逻辑器的第三数据线相连。本发明的PHY芯片的管理系统及管理方法通过可编程逻辑器实现了嵌入式处理器的MDIO端口的扩展，从而大大提高了嵌入式处理器的应用范围，并且，还可以根据实际需求扩展不同数量的端口，从而极大的提高了嵌入式处理器的灵活性。

Description

PHY芯片的管理系统及PHY芯片的管理方法
技术领域
本发明涉及数据处理领域，特别是涉及一种PHY芯片的管理系统及PHY芯片的管理方法。
背景技术
MDIO(ManagementDataInput/Output，管理输入/输出端口)是一种简单的双线串行接口，由IEEE通过以太网标准IEEE802.3的若干条款加以定义。
它将管理器件(如MAC控制器、微处理器)与具备管理功能的收发器(如多端口吉比特以太网收发器或10GbEXAUI收发器)相连接，从而控制收发器并从收发器收集状态信息。可收集的信息包括链接状态、传输速度与选择、断电、低功率休眠状态、TX/RX模式选择、自动协商控制、环回模式控制等。除了拥有IEEE要求的功能之外，收发器厂商还可添加更多的信息收集功能。
所以，在以太网通讯中，带有以太网MAC接口的微处理器一般通过MDIO接口来管理外置的PHY芯片，这种微处理器有的内置了MDIO管理接口，可以直接和PHY芯片的MDIO管理接口对接。
然而，对于本身不带MDIO接口的微处理器来说，就没有办法管理和监控带有MDIO接口的PHY芯片。但是在某些应用中，需要这种微处理器来监控PHY芯片的状态，现有技术中，就无法使用没有MDIO接口的微处理器来监控PHY芯片，从而限制了处理器的使用范围。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种PHY芯片的管理系统、数据读取方法及数据输出方法，用于解决现有技术中嵌入式处理器不具备MDIO接口时无法用来监控PHY芯片的问题。
为实现上述目的及其他相关目的，本发明提供一种PHY芯片的管理系统，所述PHY芯片的管理系统包括：嵌入式处理器，所述嵌入式处理器包括：I2C总线和中断信号线；可编程逻辑器，其第一数据线连接所述嵌入式器的I2C总线；第二数据线连接所述嵌入式处理器的中断信号线；PHY芯片，其管理输入/输出端口与所述可编程逻辑器的第三数据线相连。
于本发明的一实施例中，所述PHY芯片的管理系统还包括：JTAG电路，所述JTAG电路包括：连接器、第一电阻、第二电阻和第三电阻；所述连接器的第一引脚连接所述可编程逻辑器的测试时钟输入端和所述第三电阻的第一端；所述第三电阻的第二端接地；所述连接器的第三引脚连接所述可编程逻辑器的测试数据输出端；所述连接器的第五引脚连接所述可编程逻辑器的测试模式选择端和所述第一电阻的第一端；所述第一电阻的第二端连接电源；所述连接器的第九引脚连接所述可编程逻辑器的测试数据输入端和所述第二电阻的第一端；所述第二电阻的第二端连接电源；所述连接器的第二引脚和第十引脚接地；所述连接器的第四引脚连接电源。
于本发明的一实施例中，所述JTAG电路还包括第一电容，所述第一电容的第一端连接电源；所述第一电容的第二端接地。
于本发明的一实施例中，所述连接器的第六引脚、第七引脚和第八引脚悬空。
于本发明的一实施例中，所述PHY芯片的管理系统还包括：晶振电路和第二电容，所述晶振电路的时钟信号输出端连接所述可编程逻辑器的时钟信号输入端；所述晶振电路的电压输入端和使能端均连接电源；所述第二电容的第一端连接电源，所述第二电容的第二端接地。
于本发明的一实施例中，所述I2C总线的数据信号线和控制信号线分别连接所述可编程逻辑器的第一数据线。
于本发明的一实施例中，所述I2C总线的数据信号线连接第四电阻的第一端，所述第四电阻的第二端连接电源；所述I2C总线的控制信号线连接第五电阻的第一端，所述第五电阻的第二端连接电源。
于本发明的一实施例中，所述PHY芯片的管理系统还包括：数据寄存器、地址寄存器和中断寄存器；所述数据寄存器、地址寄存器和中断寄存器分别与所述可编程逻辑器的第三数据线对应连接。
本发明提供一种PHY芯片的管理方法，所述PHY芯片的管理方法包括以下步骤：嵌入式处理器通过I2C总线读取与可编程逻辑器的第三数据线对应连接的数据寄存器和地址寄存器的数据；判断读取的数据寄存器和地址寄存器中的值是否为零；当数据寄存器和地址寄存器中的值为零时，将待输出数据写入所述数据寄存器，并把所述数据寄存器的地址写入地址寄存器中；可编程逻辑器启动第三数据线将数据寄存器中的数据写入到地址寄存器指定的地址中；在数据写入完成后，将数据寄存器和地址寄存器清零。
于本发明的一实施例中，所述PHY芯片的管理方法还包括：当数据寄存器和地址寄存器中的值为零时，所述嵌入式处理器还用于将待读取数据的地址写入地址寄存器；可编程逻辑器通过第三数据线将与写入的地址相对应的数据读取到数据寄存器，并向嵌入式处理器发送中断信号；嵌入式处理器根据所述中断信号读取数据寄存器中的数据；在读取数据完成后，将数据寄存器和地址寄存器清零。
如上所述，本发明的PHY芯片的管理系统和PHY芯片的管理方法，具有以下有益效果：
本发明的PHY芯片的管理系统及管理方法中，通过可逻辑逻辑控制器对MDIO端口进行扩展，从而使得嵌入式处理器即使不具备MDIO端口也可以对PHY芯片进行监控，这样既实现了低成本，又大大拓展了嵌入式处理器的使用范围。并且，还可以根据实际需求扩展不同数量的端口，从而极大的提高了嵌入式处理器的灵活性。
附图说明
图1显示为本发明的PHY芯片的管理系统于一实施例中的结构示意图。
图2显示为本发明的PHY芯片的管理系统于另一实施例中的结构示意图。
图3显示为本发明的PHY芯片的管理方法于一实施例中的流程示意图。
元件标号说明
2PHY芯片的管理系统
21嵌入式处理器
22可编程逻辑器
23PHY芯片
24JTAG电路
25晶振电路
S11～S15步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
正如背景技术中所述的，现有技术中不具备MDIO接口的微处理器无法实现对MDIO接口的PHY芯片进行管理和监控，从而限制了微处理器的使用范围。而本发明正是基于此，实现对微处理器的MDIO接口进行扩展，从而实现对PHY芯片的管理。
请参阅图1，本发明提供一种PHY芯片的管理系统，所述PHY芯片的管理系统2包括：
嵌入式处理器21，所述嵌入式处理器21包括：I2C总线和中断信号线INT；
可编程逻辑器22，其第一数据线I/O连接所述嵌入式器21的I2C总线；第二数据线I/O连接所述嵌入式处理器21的中断信号线INT；第三数据线I/O与PHY芯片23的管理输入/输出端口相连。
需要说明的是，所述第三数据线I/O可以为多个，具体的数量可根据实际需求进行选用。
具体地，参考图2，所述SPI总线的数据信号线SDA和控制信号线SCL分别连接所述可编程逻辑器22的第一数据线I/O。
继续参考图2，所述PHY芯片的管理系统2还可以包括：JTAG电路24，所述JTAG电路24包括：连接器J1、第一电阻R1、第二电阻R2和第三电阻R3。
所述连接器J1的第一引脚连接所述可编程逻辑器22的测试时钟输入端TCLK和所述第三电阻R3的第一端；所述第三电阻R3的第二端接地GND；
所述连接器J1的第三引脚连接所述可编程逻辑器22的测试数据输出端TDO；
所述连接器J1的第五引脚连接所述可编程逻辑器22的测试模式选择端TMS和所述第一电阻R1的第一端；所述第一电阻R1的第二端连接电源VCC；
所述连接器J1的第九引脚连接所述可编程逻辑器22的测试数据输入端TDI和所述第二电阻R2的第一端；所述第二电阻R2的第二端连接电源VCC；
所述连接器J1的第二引脚和第十引脚接地GND；所述连接器J1第四引脚连接电源VCC。
所述连接器J1的第六引脚、第七引脚和第八引脚悬空。
在本实施例中，所述JTAG电路24还包括第一电容C1，所述第一电容C1的第一端连接电源VCC；所述第一电容C1的第二端接地。
在本实施例中，所述PHY芯片的管理系统2还可以包括：晶振电路25。具体地，参考图2，所述晶振电路25的时钟信号输出端OUT连接所述可编程逻辑器22的时钟信号输入端CLK；所述晶振电路25的电压输入端VCC和使能端EN均连接电源VCC。
所述晶振电路25还包括第二电容C2，所述第二电容CW的第一端连接电源VCC，所述第二电容C2的第二端接地GND。
在其他实施例中，所述I2C总线的数据信号线SDA还可以连接第四电阻(图中未示出)的第一端，所述第四电阻的第二端连接电源；所述I2C总线的控制信号线SCL连接第五电阻(图中未示出)的第一端，所述第五电阻的第二端连接电源。
本实施例中，所述PHY芯片的管理系统还包括：数据寄存器、地址寄存器和中断寄存器(图中未示出)。所述数据寄存器、地址寄存器和中断寄存器分别与所述可编程逻辑器的第三数据线对应连接。
当需要微处理器通过某个MDIO向PHY芯片的寄存器写入数据时，微处理器首先启动I2C总线，读取数据寄存器和地址寄存器，判断其值是否为0；
如果不为0，说明寄存器中有待向PHY芯片中传输的数据，然后等待，直至其值为0。反之，说明寄存器空，可以继续进行操作，把数据写入到数据寄存器中，再把寄存器的地址写入到地址寄存器中。
接下来，嵌入式处理器启动MDC/MDIO，将数据寄存器中的数据写入到CPLD地址寄存器指定的地址中，最后数据寄存器和数据寄存器全部清零。
当嵌入式处理器需要读取某个PHY芯片寄存器的数据时，嵌入式处理器首先启动I2C总线，读取数据寄存器和地址寄存器，判断其值是否为0；
如果不为0，说明寄存器中有待向PHY芯片中传输的数据，然后等待，直至其值为0。反之，说明寄存器空，可以继续进行操作，将地址写入到地址寄存器，接下来CPLD启动MDC/MDIO，将指定PHY芯片寄存器中的内容读到数据寄存器。
然后，可编程逻辑器(CPLD)向嵌入式处理器发出中断信号，通知嵌入式处理器可以通过I2C总线从CPLD的数据寄存器中读取所需的PHY芯片寄存器的值，并将数据和地址寄存器值清零。
本发明的PHY芯片的管理系统，通过可编程逻辑器来进行MDIO端口的扩展，在基本不增加成本的情况下，极大的扩展了嵌入式处理器的MDIO端口，从而提高了嵌入式处理器的应用范围。
参考图3，本发明还提供一种PHY芯片的管理方法，所述PHY芯片的管理方法包括以下步骤：
S11，嵌入式处理器通过I2C总线读取与可编程逻辑器的第三数据线对应连接的数据寄存器和地址寄存器的数据；
S12，判断读取的数据寄存器和地址寄存器中的值是否为零；
S13，当数据寄存器和地址寄存器中的值为零时，将待输出数据写入所述数据寄存器，并把所述数据寄存器的地址写入地址寄存器中；
S14，可编程逻辑器启动第三数据线将数据寄存器中的数据写入到地址寄存器指定的地址中；
S15，在数据写入完成后，将数据寄存器和地址寄存器清零。
本实施例中，所述PHY芯片的管理方法还可以包括以下步骤(图中未示出)：
当数据寄存器和地址寄存器中的值为零时，所述嵌入式处理器还用于将待读取数据的地址写入地址寄存器；
可编程逻辑器通过第三数据线将与写入的地址相对应的数据读取到数据寄存器，并向嵌入式处理器发送中断信号；
嵌入式处理器根据所述中断信号读取数据寄存器中的数据；
在读取数据完成后，将数据寄存器和地址寄存器清零。
本发明的PHY芯片的管理方法的具体过程可参考前述关于PHY芯片的管理系统的工作原理的具体描述，在此不再赘述。
综上所述，本发明PHY芯片的管理系统及PHY芯片的管理方法，实现了嵌入式处理器的MDIO端口的扩展，不仅大大提高了嵌入式处理器的使用范围，并且降低了系统的成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种PHY芯片的管理系统，其特征在于，所述PHY芯片的管理系统包括：
嵌入式处理器，所述嵌入式处理器包括：I2C总线和中断信号线；
可编程逻辑器，其第一数据线连接所述嵌入式器的I2C总线；第二数据线连接所述嵌入式处理器的中断信号线；
PHY芯片，其管理输入/输出端口与所述可编程逻辑器的第三数据线相连。
2.根据权利要求1所述的PHY芯片的管理系统，其特征在于，所述PHY芯片的管理系统还包括：JTAG电路，所述JTAG电路包括：连接器、第一电阻、第二电阻和第三电阻；
所述连接器的第一引脚连接所述可编程逻辑器的测试时钟输入端和所述第三电阻的第一端；所述第三电阻的第二端接地；
所述连接器的第三引脚连接所述可编程逻辑器的测试数据输出端；
所述连接器的第五引脚连接所述可编程逻辑器的测试模式选择端和所述第一电阻的第一端；所述第一电阻的第二端连接电源；
所述连接器的第九引脚连接所述可编程逻辑器的测试数据输入端和所述第二电阻的第一端；所述第二电阻的第二端连接电源；
所述连接器的第二引脚和第十引脚接地；所述连接器的第四引脚连接电源。
3.根据权利要求2所述的PHY芯片的管理系统，其特征在于，所述JTAG电路还包括第一电容，所述第一电容的第一端连接电源；所述第一电容的第二端接地。
4.根据权利要求2所述的PHY芯片的管理系统，其特征在于，所述连接器的第六引脚、第七引脚和第八引脚悬空。
5.根据权利要求1所述的PHY芯片的管理系统，其特征在于，所述PHY芯片的管理系统还包括：晶振电路和第二电容，所述晶振电路的时钟信号输出端连接所述可编程逻辑器的时钟信号输入端；所述晶振电路的电压输入端和使能端均连接电源；所述第二电容的第一端连接电源，所述第二电容的第二端接地。
6.根据权利要求1所述的PHY芯片的管理系统，其特征在于：所述I2C总线的数据信号线和控制信号线分别连接所述可编程逻辑器的第一数据线。
7.根据权利要求6所述的PHY芯片的管理系统，其特征在于，所述PHY芯片的管理系统还包括第四电阻及第五电阻，所述I2C总线的数据信号线连接第四电阻的第一端，所述第四电阻的第二端连接电源；所述I2C总线的控制信号线连接第五电阻的第一端，所述第五电阻的第二端连接电源。
8.根据权利要求1所述的PHY芯片的管理系统，其特征在于，所述PHY芯片的管理系统还包括：数据寄存器、地址寄存器和中断寄存器；所述数据寄存器、地址寄存器和中断寄存器分别与所述可编程逻辑器的第三数据线对应连接。
9.一种PHY芯片的管理方法，其特征在于，所述PHY芯片的管理方法包括以下步骤：
嵌入式处理器通过I2C总线读取与可编程逻辑器的第三数据线对应连接的数据寄存器和地址寄存器的数据；
判断读取的数据寄存器和地址寄存器中的值是否为零；
当数据寄存器和地址寄存器中的值为零时，将待输出数据写入所述数据寄存器，并把所述数据寄存器的地址写入地址寄存器中；
可编程逻辑器启动第三数据线将数据寄存器中的数据写入到地址寄存器指定的地址中；
在数据写入完成后，将数据寄存器和地址寄存器清零。
10.根据权利要求9所述的PHY芯片的管理方法，其特征在于，所述PHY芯片的管理方法还包括：
当数据寄存器和地址寄存器中的值为零时，所述嵌入式处理器还用于将待读取数据的地址写入地址寄存器；
可编程逻辑器通过第三数据线将与写入的地址相对应的数据读取到数据寄存器，并向嵌入式处理器发送中断信号；
嵌入式处理器根据所述中断信号读取数据寄存器中的数据；
在读取数据完成后，将数据寄存器和地址寄存器清零。
CN201510780177.2A 2015-11-13 2015-11-13 Phy芯片的管理系统及phy芯片的管理方法 Pending CN105426331A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510780177.2A CN105426331A (zh) 2015-11-13 2015-11-13 Phy芯片的管理系统及phy芯片的管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510780177.2A CN105426331A (zh) 2015-11-13 2015-11-13 Phy芯片的管理系统及phy芯片的管理方法

Publications (1)

Publication Number Publication Date
CN105426331A true CN105426331A (zh) 2016-03-23

Family

ID=55504547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510780177.2A Pending CN105426331A (zh) 2015-11-13 2015-11-13 Phy芯片的管理系统及phy芯片的管理方法

Country Status (1)

Country Link
CN (1) CN105426331A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109388602A (zh) * 2017-08-14 2019-02-26 仁宝电脑工业股份有限公司 电子装置、逻辑芯片与逻辑芯片的通讯方法
CN110535715A (zh) * 2018-05-25 2019-12-03 北京东土科技股份有限公司 基于Linux的端口状态实时检测方法、电路和交换机

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438624B1 (en) * 1999-03-30 2002-08-20 International Business Machines Corporation Configurable I/O expander addressing for I/O drawers in a multi-drawer rack server system
CN1633128A (zh) * 2004-12-31 2005-06-29 北京中星微电子有限公司 一种通讯传输控制装置及实现通讯协议控制的方法
US7257654B1 (en) * 2004-11-09 2007-08-14 Advanced Micro Devices, Inc. PCI bridge device configured for using JTAG scan for writing internal control registers and outputting debug state
CN201256443Y (zh) * 2008-08-14 2009-06-10 浙江工业大学 基于fpga设计的gpon onu系统的硬件平台
CN101666651A (zh) * 2009-10-12 2010-03-10 哈尔滨工程大学 一种激光陀螺捷联系统的导航计算机
CN103176936A (zh) * 2011-12-26 2013-06-26 鸿富锦精密工业（深圳）有限公司 接口控制电路
CN104765321A (zh) * 2015-01-22 2015-07-08 镇江同舟螺旋桨有限公司 一种兼容多种现场总线协议的运动控制器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438624B1 (en) * 1999-03-30 2002-08-20 International Business Machines Corporation Configurable I/O expander addressing for I/O drawers in a multi-drawer rack server system
US7257654B1 (en) * 2004-11-09 2007-08-14 Advanced Micro Devices, Inc. PCI bridge device configured for using JTAG scan for writing internal control registers and outputting debug state
CN1633128A (zh) * 2004-12-31 2005-06-29 北京中星微电子有限公司 一种通讯传输控制装置及实现通讯协议控制的方法
CN201256443Y (zh) * 2008-08-14 2009-06-10 浙江工业大学 基于fpga设计的gpon onu系统的硬件平台
CN101666651A (zh) * 2009-10-12 2010-03-10 哈尔滨工程大学 一种激光陀螺捷联系统的导航计算机
CN103176936A (zh) * 2011-12-26 2013-06-26 鸿富锦精密工业（深圳）有限公司 接口控制电路
CN104765321A (zh) * 2015-01-22 2015-07-08 镇江同舟螺旋桨有限公司 一种兼容多种现场总线协议的运动控制器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109388602A (zh) * 2017-08-14 2019-02-26 仁宝电脑工业股份有限公司 电子装置、逻辑芯片与逻辑芯片的通讯方法
CN110535715A (zh) * 2018-05-25 2019-12-03 北京东土科技股份有限公司 基于Linux的端口状态实时检测方法、电路和交换机
CN110535715B (zh) * 2018-05-25 2021-02-19 北京东土科技股份有限公司 基于Linux的端口状态实时检测方法、电路和交换机

Similar Documents

Publication Publication Date Title
CN107273329B (zh) 虚拟gpio
CN102750252B (zh) Usb/uart接口复用电路及使用该电路的电子设备
CN103870429B (zh) 基于嵌入式gpu的高速信号处理板
CN101604301B (zh) 使用绑定选择在pci配置空间中转换的适配器
CN100383544C (zh) 一种电平信号的实时监测方法及装置
CN105550147A (zh) 一种spi总线扩展系统及其通讯方法
CN104090857A (zh) 一种扩展智能终端外部接口的系统及方法
CN105426331A (zh) Phy芯片的管理系统及phy芯片的管理方法
CN102023955A (zh) 一种usb控制器连接的方法及一种usb控制器
CN105068962A (zh) I2c控制器访问方法及系统
CN105426336A (zh) 数据处理系统、数据读取输出方法
CN116148627A (zh) 电路板中PCIe CEM连接接口的检测系统及其方法
CN113806148B (zh) 快速周边组件互连插槽检测系统
CN212229628U (zh) 从机设备
CN204697180U (zh) 机芯主板及电视机
CN211319138U (zh) 新型低功耗主板
CN1988604A (zh) 一种cmos图像传感器的isp验证测试系统及方法
CN103019994B (zh) 基于fpga的可变波特率串行通讯接口电路
CN203149572U (zh) 基于fpga芯片的eda综合实验平台
CN206353307U (zh) 用于调试外设的移动终端
CN207367195U (zh) 一种iic接口扩展板
CN105335322A (zh) 一种spi接口转换i2c总线接口的方法及转换器
US10050861B2 (en) Assembly for debugging modem and method thereof
CN215932615U (zh) 一种基于fpga的结果可视化cpu多功能自动检测装置
CN217718676U (zh) Gpio通信电路及板卡、电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160323

RJ01 Rejection of invention patent application after publication