CN213780951U - 一种SoC的Bootstrap自动设置结构 - Google Patents
一种SoC的Bootstrap自动设置结构 Download PDFInfo
- Publication number
- CN213780951U CN213780951U CN202023084087.5U CN202023084087U CN213780951U CN 213780951 U CN213780951 U CN 213780951U CN 202023084087 U CN202023084087 U CN 202023084087U CN 213780951 U CN213780951 U CN 213780951U
- Authority
- CN
- China
- Prior art keywords
- bootstrap
- soc
- pin
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 claims description 67
- 238000001514 detection method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000001960 triggered effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 22
- 230000009191 jumping Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000000087 stabilizing effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Abstract
本实用新型公开的SoC的Bootstrap自动设置结构包括设置SoC的板卡,其中,所述板卡上设置为所述SoC提供文件的闪存,SD卡插槽及SD存储卡;所述SD卡插槽和所述闪存电性连接所述SoC;所述SD卡插槽电性连接Bootstrap设置电路;所述Bootstrap设置电路电性连接所述SoC。本申请提供的SoC的Bootstrap自动设置结构通过当没有所述SD存储卡插入所述SD卡插槽时,所述SoC读取默认的Bootstrap配置信息,并从所述闪存读取文件启动;当有所述SD存储卡插入所述SD卡插槽时,所述Bootstrap配置电路使得变Bootstrap配置信息变更,所述SoC读取变更后的变Bootstrap配置信息从相应的所述SD存储卡读取文件启动。通过在不同的SD存储卡配置不同的功能程序,可以很方便的通过插接所述SD存储卡对所述SoC进行测试、验证、维护。
Description
技术领域
本实用新型涉及Bootstrap控制领域,尤其涉及一种SoC的Bootstrap自动设置结构。
背景技术
Bootstrap,芯片上电/复位后的默认配置过程。SoC在上电或者复位之后需要读取相应的Bootstrap配置信息,系统会按照配置信息选择相应的系统路径,而且由于SoC在上电和复位后系统尚未启动,因此Bootstrap配置信息一般通过硬件提供。
在产品的研发、测试和维护过程中,需要频繁的重启切换系统路径来进行各种测试验证。现有技术为通过排针和跳帽进行比特位设置来改变Bootstrap配置信息,通过跳帽连接不同的管脚调整输出电平为高电平或者低电平,捉个通过跳帽和排针设置比特位极为不便,需要先查阅每种Bootstrap配置信息的功能,然后按照Bootstrap配置信息进行跳帽连接,过程中容易出现差错。
实用新型内容
为解决上述问题,本实用新型提供一种SoC的Bootstrap自动设置结构,包括设置SoC的板卡,其中,
所述板卡上设置为所述SoC提供文件的闪存,SD卡插槽及SD存储卡;
所述SD卡插槽和所述闪存电性连接所述SoC;
所述SD卡插槽电性连接Bootstrap设置电路;
所述Bootstrap设置电路电性连接所述SoC。
更进一步地,所述Bootstrap设置电路包括高电平触发Bootstrap设置电路和低电平触发Bootstrap设置电路。
更进一步地,所述高电平触发Bootstrap设置电路包括第一N型场效应管Q1,所述第一N型场效应管Q1的栅极电性连接所述SD卡插槽的在位检测触点,所述第一N型场效应管Q1的栅极经电阻R1接VCC电源,所述第一N型场效应管Q1的源极接地,漏极经电阻R3接VCC电源,所述第一N型场效应管Q1的漏极接第二N型场效应管Q2的栅极,所述第二N型场效应管Q2的源极接三管脚排针的二号管脚,所述第二N型场效应管Q2的漏极接第三N型场效应管Q3的漏极,所述第三N型场效应管Q3的栅极连接所述第一N型场效应管Q1的栅极,所述第三N型场效应管Q3的源极接地,所述第二N型场效应管Q2和所述第三N型场效应管Q3的漏极经电阻R4接VCC电源,所述第二N型场效应管Q2和所述第三N型场效应管Q3的漏极电性连接所述SoC,所述三管脚排针的一号管脚电性连接VCC电源,所述三管脚排针的三号管脚电性接地。
更进一步地,所述高电平触发Bootstrap设置电路包括第一N型场效应管Q1,所述第一N型场效应管Q1的栅极和第二N型场效应管Q2的栅极连接在位检测触点并经过电阻R2接VCC电源,所述第一N型场效应管Q1的漏极经电阻R3接VCC电源,所述第一N型场效应管Q1的源极接地;所述第二N型场效应管Q2的源极接三管脚排针的二号管脚,所述三管脚排针的一号管脚经电阻R1接VCC电源,所述三管脚排针的二号管脚接地,所述第二N型场效应管Q2的漏极和第三N型场效应管Q3的漏极接所述SoC,并经电阻R4接VCC电源;所述第三N型场效应管Q3的源极接地,所述第三N型场效应管Q3的栅极接所述第一N型场效应管Q1的漏极。
更进一步地,所述三管脚排针上可拆装插接跳帽,所述跳帽电性连接所述三管脚排针的一号管脚和二号管脚,或者所述跳帽电性连接所述三管脚排针的二号管脚和三号管脚。
更进一步地,所述第三N型场效应管Q3可拆装插接于所述板卡。
更进一步地,所述板卡上配置有复位电路,所述复位电路电性连接所述SoC。
更进一步地,所述板卡上配置有供电模块,所述供电模块包括AC-DC转换电路,所述AC-DC转换电路电性连接DC-DC稳压电路。
更进一步地,所述板卡上配置有接口模块,所述接口模块包括至少一个接口,所述接口电性连接所述SoC的端口。
本申请提出的一种SoC的Bootstrap自动设置结构具体有以下有益效果:
本申请提供的SoC的Bootstrap自动设置结构通过当没有所述SD存储卡插入所述SD卡插槽时,所述SoC读取默认的Bootstrap配置信息,并从所述闪存读取文件启动;当有所述SD存储卡插入所述SD卡插槽时,所述Bootstrap配置电路使得变Bootstrap配置信息变更,所述SoC读取变更后的变Bootstrap配置信息从相应的所述SD存储卡读取文件启动。通过在不同的SD存储卡配置不同的功能程序,可以很方便的通过插接所述SD存储卡对所述SoC进行测试、验证、维护。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1是本实用新型实施例中SoC的Bootstrap自动设置结构示意图;
图2是本实用新型实施例中一种采用高电平触发Bootstrap设置电路的SoC的Bootstrap自动设置结构示意图;
图3是本实用新型实施例中另一种采用高电平触发Bootstrap设置电路的SoC的Bootstrap自动设置结构结构示意图;
图4是本实用新型实施例中高电平触发Bootstrap设置电路的结构示意图;
图5是本实用新型实施例中输入高电平在位信号、跳帽连接二号管脚和三号管脚、第三N型场效应管Q3不接的高电平触发Bootstrap设置电路原理的示意图;
图6是本实用新型实施例中输入低电平在位信号、跳帽连接二号管脚和三号管脚、第三N型场效应管Q3不接的高电平触发Bootstrap设置电路原理示意图;
图7是本实用新型实施例中输入高电平在位信号、跳帽连接二号管脚和一号管脚、第三N型场效应管Q3连接的高电平触发Bootstrap设置电路原理的示意图;
图8是本实用新型实施例中输入低电平在位信号、跳帽连接二号管脚和一号管脚、第三N型场效应管Q3连接的高电平触发Bootstrap设置电路原理的示意图;
图9是本实用新型实施例中的低高电平触发Bootstrap设置电路的示意图;
图10是本实用新型实施例中一种采用低电平触发Bootstrap设置电路的SoC的Bootstrap自动设置结构示意图;
图11是本实用新型实施例中另一种采用低电平触发Bootstrap设置电路的SoC的Bootstrap自动设置结构示意图。
图中标号及含义:
1、板卡,2、闪存,3、SD卡插槽,4、SD存储卡,5、Bootstrap设置电路,6、复位电路,7、供电模块,8、接口模块。
本实用新型目的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。下面结合附图对本实用新型进行详细解释,其中,图1是本实用新型实施例中SoC的Bootstrap自动设置结构示意图;图2是本实用新型实施例中一种采用高电平触发Bootstrap设置电路的SoC的Bootstrap自动设置结构示意图;图3是本实用新型实施例中另一种采用高电平触发Bootstrap设置电路的SoC的Bootstrap自动设置结构结构示意图;图4是本实用新型实施例中高电平触发Bootstrap设置电路的结构示意图;图5是本实用新型实施例中输入高电平在位信号、跳帽连接二号管脚和三号管脚、第三N型场效应管Q3不接的高电平触发Bootstrap设置电路原理的示意图;图6是本实用新型实施例中输入低电平在位信号、跳帽连接二号管脚和三号管脚、第三N型场效应管Q3不接的高电平触发Bootstrap设置电路原理示意图;图7是本实用新型实施例中输入高电平在位信号、跳帽连接二号管脚和一号管脚、第三N型场效应管Q3连接的高电平触发Bootstrap设置电路原理的示意图;图8是本实用新型实施例中输入低电平在位信号、跳帽连接二号管脚和一号管脚、第三N型场效应管Q3连接的高电平触发Bootstrap设置电路原理的示意图;图9是本实用新型实施例中的低高电平触发Bootstrap设置电路的示意图;图10是本实用新型实施例中一种采用低电平触发Bootstrap设置电路的SoC的Bootstrap自动设置结构示意图;图11是本实用新型实施例中另一种采用低电平触发Bootstrap设置电路的SoC的Bootstrap自动设置结构示意图。
参阅图1所示,本实用新型提供一种SoC的Bootstrap自动设置结构,包括设置SoC的板卡1,其中,所述板卡1上设置为所述SoC提供文件的闪存2,SD卡插槽3及SD存储卡4;所述SD卡插槽3和所述闪存2电性连接所述SoC;所述SD卡插槽3电性连接Bootstrap设置电路5;所述Bootstrap设置电路5电性连接所述SoC。具体实施过程中,所述板卡1上配置有复位电路6,所述复位电路6电性连接所述SoC,所述复位电路6向所述SoC发送复位信号控制所述SoC复位。具体实施过程中,所述板卡1上配置有供电模块7,所述供电模块7包括AC-DC转换电路,所述AC-DC转换电路电性连接DC-DC稳压电路。所述DC-DC稳压电路为所述闪存2、所述SD存储卡4、所述SoC、所述Bootstrap设置电路5提供恒定电压。具体实施过程中,所述板卡1上配置有接口模块8,所述接口模块8包括至少一个接口,所述接口电性连接所述SoC的端口。通过所述接口模块8连接检测工具方便对所述SoC进行检测。所述三管脚排针上可拆装插接跳帽。所述Bootstrap设置电路包括高电平触发Bootstrap设置电路和低电平触发Bootstrap设置电路。
实施例1
参阅图2所示,实施例1采用高电平触发Bootstrap设置电路。
参阅图4所示,所述高电平触发Bootstrap设置电路5包括第一N型场效应管Q1,所述第一N型场效应管Q1的栅极电性连接所述SD卡插槽3的在位检测触点,所述第一N型场效应管Q1的栅极经电阻R1接VCC电源,所述第一N型场效应管Q1的源极接地、漏极经电阻R3接VCC电源,所述第一N型场效应管Q1的漏极接第二N型场效应管Q2的栅极,所述第二N型场效应管Q2的源极接三管脚排针的二号管脚,所述第二N型场效应管Q2的漏极接第三N型场效应管Q3的漏极,所述第三N型场效应管Q3的栅极连接所述第一N型场效应管Q1的栅极,所述第三N型场效应管Q3的源极接地,所述第二N型场效应管Q2和所述第三N型场效应管Q3的漏极经电阻R4接VCC电源,所述第二N型场效应管Q2和所述第三N型场效应管Q3的漏极电性连接所述SoC,所述三管脚排针的一号管脚电性连接VCC电源,所述三管脚排针的三号管脚电性接地。其中,所述第三N型场效应管Q3的可拆装插接在所述板卡1。所述第三N型场效应管Q3可拆装插接于所述板卡1。
所述高电平触发Bootstrap设置电路应用于所述SD存储卡4插接在所述SD卡插槽3输出高电平的在位信号,一种可行的实施方式为:
结合参阅图5和图6所示,所述第三N型场效应管Q3空贴(不接),所述跳帽连接所述三管脚排针的二号管脚和三号管脚;CD输入端输入高电平时,所述第一N型场效应管Q1栅极为高电平,所述第一N型场效应管Q1导通,拉低所述第二N型场效应管Q2的栅极,所述第二N型场效应管Q2截止,所述高电平触发Bootstrap设置电路输出高电平;CD输入端输入低电平时,所述第一N型场效应管Q1栅极为低电平,所述第一N型场效应管Q1截止,拉高所述第二N型场效应管Q2的栅极,所述第二N型场效应管Q2导通,所述高电平触发Bootstrap设置电路输出低电平;这样以Bootstrap配置信息为低电平,所述SoC读取所述闪存2文件而启动,以Bootstrap配置信息为高电平,所述SoC读取所述SD存储卡4文件而启动。
在所述SD存储卡4插接在所述SD卡插槽3输出高电平在位信号时,另一种可行的实施方式为:
结合参阅图7和图8所示,所述第三N型场效应管Q3插接到所述板卡1;所述跳帽连接所述三管脚排针的一号管脚和二号管脚;CD输入端输入高电平时,所述第一N型场效应管Q1和第三N型场效应管Q3的栅极为高电平,所述第一N型场效应管Q1和第三N型场效应管Q3导通,所述第一N型场效应管Q1拉低所述第二N型场效应管Q2的栅极,所述第二N型场效应管Q2截止,所述高电平触发Bootstrap设置电路输出低电平;CD输入端输入低电平时,所述第一N型场效应管Q1和第三N型场效应管Q3的栅极为低电平,所述第一N型场效应管Q1和所述第三N型场效应管Q3截止,所述高电平触发Bootstrap设置电路输出高电平;这样以Bootstrap配置信息为高电平,所述SoC读取所述闪存2文件而启动,以Bootstrap配置信息为低电平,所述SoC读取所述SD存储卡4文件而启动。
实施例2
实施例2与实施例1相比区别在于,参阅图3所示,所述板卡1上设置多个所述SD卡插槽3,每个所述SD卡插槽3电性连接一个所述高电平触发Bootstrap设置电路,每个所述高电平触发Bootstrap设置电路电性连接所述SoC,每个所述高电平触发Bootstrap设置电路的输出端构成Bootstrap配置信息的一个比特位。
实施例3
实施例3与实施例1相比区别在于,参阅图10所示,采用所述低电平触发Bootstrap设置电路。参阅图9所示,所述低电平触发Bootstrap设置电路包括第一N型场效应管Q1,所述第一N型场效应管Q1的栅极和第二N型场效应管Q2的栅极连接在位检测触点并经过电阻R2接VCC电源,所述第一N型场效应管Q1的漏极经电阻R3接VCC电源,所述第一N型场效应管Q1的源极接地;所述第二N型场效应管Q2的源极接三管脚排针的二号管脚,所述三管脚排针的一号管脚经电阻R1接VCC电源,所述三管脚排针的三号管脚接地,所述第二N型场效应管Q2的漏极和第三N型场效应管Q3的漏极接所述SoC,并经电阻R4接VCC电源;所述第三N型场效应管Q3的源极接地,所述第三N型场效应管Q3的栅极接所述第一N型场效应管Q1的漏极。
在所述SD存储卡4插接在所述SD卡插槽3输出低电平在位信号时,一种可行的实施方式为:
所述跳帽电性连接所述三管脚排针的一号管脚和二号管脚;输入低电平在位信号时,所述第一N型场效应管Q1和所述第二N型场效应管Q2截止,所述第一N型场效应管Q1拉高所述第三N型场效应管Q3的栅极,所述第三N型场效应管Q3导通,所述低电平触发Bootstrap设置电路输出低电平;输入高电平信号时,所述第一N型场效应管Q1和所述第二N型场效应管Q2导通,所述第一N型场效应管Q1拉低所述第三N型场效应管Q3的栅极,所述第三N型场效应管Q3截止,所述低电平触发Bootstrap设置电路输出高电平;这样这样以Bootstrap配置信息为高电平,所述SoC读取所述闪存2文件而启动,以Bootstrap配置信息为低电平,所述SoC读取所述SD存储卡4文件而启动。
实施例4
实施例4与所述实施例3相比区别在于,参阅图11所示,所述板卡1上设置多个所述SD卡插槽3,每个所述SD卡插槽3电性连接一个所述低电平触发Bootstrap设置电路,每个所述低电平触发Bootstrap设置电路电性连接所述SoC,每个所述低电平触发Bootstrap设置电路的输出端构成Bootstrap配置信息的一个比特位。
应当注意的是,在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本实用新型可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中,这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
尽管已描述了本实用新型的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。
Claims (9)
1.一种SoC的Bootstrap自动设置结构,其特征在于,包括设置SoC的板卡(1),其中,
所述板卡(1)上设置为所述SoC提供文件的闪存(2),SD卡插槽(3)及SD存储卡(4);
所述SD卡插槽(3)和所述闪存(2)电性连接所述SoC;
所述SD卡插槽(3)电性连接Bootstrap设置电路(5);
所述Bootstrap设置电路(5)电性连接所述SoC。
2.根据权利要求1所述的SoC的Bootstrap自动设置结构,其特征在于,所述Bootstrap设置电路(5)为高电平触发Bootstrap设置电路或低电平触发Bootstrap设置电路。
3.根据权利要求2所述的SoC的Bootstrap自动设置结构,其特征在于,所述高电平触发Bootstrap设置电路包括第一N型场效应管Q1,所述第一N型场效应管Q1的栅极电性连接所述SD卡插槽(3)的在位检测触点,所述第一N型场效应管Q1的栅极经电阻R1接VCC电源,所述第一N型场效应管Q1的源极接地,漏极经电阻R3接VCC电源,所述第一N型场效应管Q1的漏极接第二N型场效应管Q2的栅极,所述第二N型场效应管Q2的源极接三管脚排针的二号管脚,所述第二N型场效应管Q2的漏极接第三N型场效应管Q3的漏极,所述第三N型场效应管Q3的栅极连接所述第一N型场效应管Q1的栅极,所述第三N型场效应管Q3的源极接地,所述第二N型场效应管Q2和所述第三N型场效应管Q3的漏极经电阻R4接VCC电源,所述第二N型场效应管Q2和所述第三N型场效应管Q3的漏极电性连接所述SoC,所述三管脚排针的一号管脚电性连接VCC电源,所述三管脚排针的三号管脚电性接地。
4.根据权利要求2所述的SoC的Bootstrap自动设置结构,其特征在于,所述高电平触发Bootstrap设置电路包括第一N型场效应管Q1,所述第一N型场效应管Q1的栅极和第二N型场效应管Q2的栅极连接在位检测触点并经过电阻R2接VCC电源,所述第一N型场效应管Q1的漏极经电阻R3接VCC电源,所述第一N型场效应管Q1的源极接地;所述第二N型场效应管Q2 的源极接三管脚排针的二号管脚,所述三管脚排针的一号管脚经电阻R1接VCC电源,所述三管脚排针的三号管脚接地,所述第二N型场效应管Q2的漏极和第三N型场效应管Q3的漏极接所述SoC,并经电阻R4接VCC电源;所述第三N型场效应管Q3的源极接地,所述第三N型场效应管Q3的栅极接所述第一N型场效应管Q1的漏极。
5.根据权利要求3或4所述的SoC的Bootstrap自动设置结构,其特征在于,所述三管脚排针上可拆装插接跳帽,所述跳帽电性连接所述三管脚排针的一号管脚和二号管脚,或者所述跳帽电性连接所述三管脚排针的二号管脚和三号管脚。
6.根据权利要求3所述的SoC的Bootstrap自动设置结构,其特征在于,所述第三N型场效应管Q3可拆装插接于所述板卡(1)。
7.根据权利要求1所述的SoC的Bootstrap自动设置结构,其特征在于,所述板卡(1)上配置有复位电路(6),所述复位电路(6)电性连接所述SoC。
8.根据权利要求1所述的SoC的Bootstrap自动设置结构,其特征在于,所述板卡(1)上配置有供电模块(7),所述供电模块(7)包括AC-DC转换电路,所述AC-DC转换电路电性连接DC-DC稳压电路。
9.根据权利要求1所述的SoC的Bootstrap自动设置结构,其特征在于,所述板卡(1)上配置有接口模块(8),所述接口模块(8)包括至少一个接口,所述接口电性连接所述SoC的端口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023084087.5U CN213780951U (zh) | 2020-12-18 | 2020-12-18 | 一种SoC的Bootstrap自动设置结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023084087.5U CN213780951U (zh) | 2020-12-18 | 2020-12-18 | 一种SoC的Bootstrap自动设置结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213780951U true CN213780951U (zh) | 2021-07-23 |
Family
ID=76899727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202023084087.5U Active CN213780951U (zh) | 2020-12-18 | 2020-12-18 | 一种SoC的Bootstrap自动设置结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213780951U (zh) |
-
2020
- 2020-12-18 CN CN202023084087.5U patent/CN213780951U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130173833A1 (en) | Switch apparatus switching between basic input output system chip and diagnostic card | |
US7360137B2 (en) | Flash programmer for programming NAND flash and NOR/NAND combined flash | |
CN101458648A (zh) | 双bios电路 | |
CN102117237A (zh) | 开关机测试装置 | |
CN107633867B (zh) | 基于ft4222的spi闪存测试系统及方法 | |
CN1971528A (zh) | 开关机自动化测试装置和测试方法 | |
CN103744775A (zh) | 测试用例崩溃恢复 | |
TW201710699A (zh) | 基於邊界掃描的主板cpu插槽的連接測試方法和裝置 | |
CN101950265B (zh) | Cpu板卡程序下载及硬件在线检测的方法及插件 | |
CN213780951U (zh) | 一种SoC的Bootstrap自动设置结构 | |
CN207148169U (zh) | 自动快速开关机测试装置 | |
CN208207790U (zh) | 一种智能通用单片机烧录器 | |
CN200990079Y (zh) | Bios芯片扩充装置 | |
CN112542210A (zh) | 一种高速率的flash极限读写速度测试装置 | |
CN115083510B (zh) | 固态硬盘测试方法、装置、存储介质、电源及电子设备 | |
CN102915287A (zh) | 读写控制电路 | |
CN115641905B (zh) | 一种数据存储芯片的掉电测试装置及测试方法 | |
CN105676024A (zh) | 电子产品老化测试方法和装置 | |
CN212847692U (zh) | 一种用于验证eMMC和SD卡的测试装置 | |
CN114019357A (zh) | 一种逻辑处理模块的测试引脚的管理方法及相关组件 | |
CN208654778U (zh) | 一种ota升级电路 | |
KR100604161B1 (ko) | 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체컴포넌트 테스트 장치 | |
CN220690975U (zh) | 调试接口、开发板和调试组件 | |
CN104143350A (zh) | 电子装置 | |
CN110109789A (zh) | 一种新型otp mcu测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |