KR100604161B1 - 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체컴포넌트 테스트 장치 - Google Patents

복수의 반도체 컴포넌트를 동시에 테스트하는 반도체컴포넌트 테스트 장치 Download PDF

Info

Publication number
KR100604161B1
KR100604161B1 KR1020040045422A KR20040045422A KR100604161B1 KR 100604161 B1 KR100604161 B1 KR 100604161B1 KR 1020040045422 A KR1020040045422 A KR 1020040045422A KR 20040045422 A KR20040045422 A KR 20040045422A KR 100604161 B1 KR100604161 B1 KR 100604161B1
Authority
KR
South Korea
Prior art keywords
test
power
semiconductor component
board
boards
Prior art date
Application number
KR1020040045422A
Other languages
English (en)
Other versions
KR20050120169A (ko
Inventor
강종구
김선환
Original Assignee
주식회사 유니테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니테스트 filed Critical 주식회사 유니테스트
Priority to KR1020040045422A priority Critical patent/KR100604161B1/ko
Priority to TW094118068A priority patent/TWI274166B/zh
Priority to DE102005027243A priority patent/DE102005027243B4/de
Priority to US11/152,073 priority patent/US7607056B2/en
Priority to JP2005176111A priority patent/JP2006003361A/ja
Publication of KR20050120169A publication Critical patent/KR20050120169A/ko
Application granted granted Critical
Publication of KR100604161B1 publication Critical patent/KR100604161B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치로서, 외부의 서버로부터 테스트 프로그램을 수신받아 테스트 패턴 신호를 생성하여 상기 복수의 반도체 컴포넌트로 각각 송신하고 상기 반도체 컴포넌트로부터 출력되는 테스트 결과 신호를 각각 수신받아 비교하는 복수의 패턴 생성 보드와, 복수의 전압을 가지는 전원을 공급하는 복수의 전원 드라이브 보드와, 상기 복수의 반도체 컴포넌트를 장착할 수 있는 복수의 소켓을 구비하고 상기 복수의 반도체 컴포넌트 각각에 상기 테스트 패턴 신호 및 복수의 전압을 가지는 전원을 공급하고 상기 테스트 결과 신호를 수신받는 인터페이스를 제공하는 고정유닛과, 상기 복수의 패턴 생성 보드 및 상기 전원 드라이브 보드와의 접속을 위한 복수의 커넥터를 구비하고 상기 고정유닛과 유선을 통하여 연결되어 상기 복수의 패턴 생성 보드로부터 생성된 상기 테스트 패턴 신호와 상기 전원 드라이브 보드에서 공급되는 전원을 상기 고정 유닛에 제공하며 상기 테스트 결과 신호를 수신받는 인터페이스를 제공하는 드라이브 보드와, 상기 복수의 패턴 생성 보드 및 상기 복수의 전원 드라이브 보드와의 접속을 위한 복수의 커넥터를 포함하고 상기 복수의 패턴 생성 보드 및 상기 복수의 전원 드라이브 보드를 기구적으로 지지하며 상기 외부의 서버와의 접속을 위한 통신 인터페이스부를 포함하는 백플레인 보드와, 상기 백플레인 보드를 기구적으로 지지하며 상기 백플레인 보드에 전원을 공급하는 전원 공급부를 포함하는 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치에 관한 것이다.
본 발명에 따르면, DC 테스트, AC 마진 테스트, 타이밍 생성기 등 종래의 메모리 컴포넌트 테스트의 복잡한 기능을 제외하고 메모리 컴포넌트 테스트에서 가장 핵심적이고 시간이 많이 걸리는 셀 및 코어 테스트를 중점적으로 테스트하며 종래 ATE의 구성을 단순화하여 원칩화한 FPGA를 사용함으로써 소형이고 저비용으로 양산할 수 있는 것인 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치를 제공할 수 있다.
반도체 컴포넌트, 테스트, 패턴 생성, FPGA

Description

복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치{A SEMICONDUCTOR COMPONENT TESTER CAPABLE OF TESTING MULTIPLE SEMICONDUCTOR COMPONENT SIMULTANEOUSLY}
도 1은 종래의 테스터의 예시적인 블록도.
도 2는 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 구성을 나타내는 도면.
도 3은 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 고정유닛의 예시적인 구성을 나타내는 도면.
도 4는 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 드라이브 보드의 예시적인 구성을 나타내는 도면.
도 5는 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 패턴 생성 보드의 예시적인 구성을 나타내는 도면.
도 6은 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 백플레인 보드의 예시적인 구성을 나타내는 도면.
도 7은 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 전원 공급부의 예시적인 블록도.
도 8은 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 실제 조립예를 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
100: 테스터 110: 전원장치
120: 드라이버 130: 비교기
140: 패턴 발생기 150: 타이밍 발생기
160: CPU 170: DC 테스트 회로
180: 반도체 소자 200: 반도체 컴포넌트 테스트 장치
210: 고정유닛 220:　드라이브 보드
230: 패턴 생성 보드 240: 전원 드라이브 보드
250: 백플레인 보드 260: 전원 공급부
300: 서버
310: 소켓 320: 드라이브 인터페이스부
410: 커넥터 420: 커넥터
430: 고정유닛 인터페이스부
510: 드라이브 보드 인터페이스부 520: FPGA
530: 클럭 생성기 540: PLL
550: 백플레인 인터페이스부
610: 커넥터 620: 커넥터
630: 전원 인터페이스부 640: 통신 인터페이스부
710: 가변 전원 공급부 720: 전원 보드
730: DC 전원
본 발명은 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치에 관한 것으로, 더욱 구체적으로는 DC 테스트, AC 마진 테스트, 타이밍 생성기 등 종래의 메모리 컴포넌트 테스트의 복잡한 기능을 제외하고 메모리 컴포넌트 테스트에서 가장 핵심적이고 시간이 많이 걸리는 셀 및 코어 테스트를 중점적으로 테스트하며 종래 ATE의 구성을 단순화하여 원칩화한 FPGA를 사용함으로써 소형이고 저비용으로 양산할 수 있는 것인 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치를 제공할 수 있다.
메모리 테스터는 메모리 소자의 상황, 특히 메모리 소자의 상당 부분을 차지하는 DRAM의 개발 상황에 따라서 설계되어 개발된다. 현재의 DRAM 발전 상황은 EDO(Extended Data Output) 기능을 탑재한 DRAM이나, SRDAM(Synchronous DRAM), 램버스(Rambus) DRAM에 이어서 DDR(Double Data Rate) DRAM으로 발전되고 있다.
이러한 DRAM을 테스트하기 위해서는 메모리의 고속화에 대응하여 메모리 테스터도 고속 및 고정밀도가 요구된다. 또한 메모리의 대용량화에 따라 테스트 시간이 증가하게 되므로 테스트의 속도 역시 빨라져야 한다. 또한 소형화되고 경제적인 메모리 테스터를 구현하여 테스트 비용을 절감할 수 있어야 한다.
메모리 컴포넌트 테스터는 전형적으로 SIMM 또는 DIMM 구성으로 되어 있는 메모리 컴포넌트를 테스트하고 검증하는데 사용되는 장치이다. 이러한 메모리 컴포넌트 테스터는 메모리 컴포넌트가 실제 컴퓨터 시스템 등에 장착되어 사용되기 전에 메모리 컴포넌트 상의 기능상 결함이 존재하는지의 여부를 검출하게 된다.
메모리 컴포넌트 테스터는 크게 하드웨어 메모리 테스터와 PC 환경에서 실행되는 소프트웨어 진단 프로그램으로 구별될 수 있다. 그러나 소프트웨어 진단 프로그램은 메모리 컴포넌트가 실제 컴퓨터 상에 장착되어 사용되는 경우 메모리의 상태를 진단하기 때문에 반도체 메모리 생산과정에서는 하드웨어 메모리 테스터를 주로 사용하게 된다.
이러한 하드웨어 메모리 테스터는 ATE(automatic test equipment)라고 불리는 고급 사양의 테스터와, 중급(medium range) 메모리 테스터, 저급(low-end) 메모리 테스터 등으로 구분할 수 있다.
반도체 컴포넌트 테스트 공정을 수행하기 위해 전형적으로 ATE를 사용한다. 도 1에는, 종래의 일반적인 메모리 컴포넌트 테스터로 간주할 수 있는 테스터의 개념도가 나타나 있다. 도 1에 나타내는 바와 같이, 테스터(100)는, 테스트되는 반도체 컴포넌트 소자(180)에 전원전압을 공급하는 전원장치(110)와, 반도체 컴포넌트 소자(180)의 입력부에 신호를 입력하는 드라이버(120)와, 반도체 컴포넌트 소자(180)의 출력부에서 출력되는 신호와 기대치 신호를 비교하는 비교기(130)와, 반도체 컴포넌트 소자(180)에 입력되는 신호열(테스트 패턴) 및 기대치 신호를 생성하는 패턴발생기(140)와, 반도체 컴포넌트 소자(180)에 입력하는 신호의 인가 타이밍을 발생하는 타이밍 발생기(150)와, 이들 회로를 제어하는 컨트롤러로서의 CPU(160) 등으로 구성되어 있다. 상기 CPU(160)는 외부의 기억장치에서 테스트 프로그램을 판독하여, 그것을 운영체제(OS)에 의해 해석하면서, 테스트용의 신호(테스트 패턴)의 발생과 판정을 행하고, 소정의 테스트를 실시하도록 구성되어 있다. 테스터(100)에는, 출력부의 전압레벨 검출 등의 직류 테스트를 행하기 위한 DC 테스트회로(170)가 설치되는 경우도 있다.
이러한 종래의 메모리 컴포넌트 테스터는 DC 파라미터들이 회로의 디지털적 동작에 적합한 지를 테스트하는 DC 테스트, 신호의 전달 지연 시간, 셋업(set-up) 시간과 홀드(hold) 시간 등과 관련된 AC 마진(margin) 테스트를 포함하며 이를 위한 타이밍 생성기(timing generator) 등 다양한 기능을 가지고 있으며 메인프레임 등 부피가 크고 고가인 전용 장비를 사용하여 제작되는 것이므로 제작 비용이 높은 단점이 있다. 반도체 제조업체에서 소자의 생산 비용을 최소화하여 경쟁력을 높이기 위해서는 이러한 고비용의 ATE를 효율적으로 설계하는 것이 바람직하다. 따라서 ATE를 효율적으로 설계하여 소형이고 제작 비용을 감소시키는 것이 바람직하다.
본 발명의 목적은 DC 테스트, AC 마진 테스트, 타이밍 생성기 등 종래의 메모리 컴포넌트 테스트의 복잡한 기능을 제외하고 메모리 컴포넌트 테스트에서 가장 핵심적이고 시간이 많이 걸리는 셀 및 코어 테스트를 중점적으로 테스트하며 종래 ATE의 구성을 단순화하여 원칩화한 FPGA를 사용함으로써 소형이고 저비용으로 양산할 수 있는 것인 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치로서, 외부의 서버로부터 테스트 프로그램을 수신받아 테스트 패턴 신호를 생성하여 상기 복수의 반도체 컴포넌트로 각각 송신하고 상기 반도체 컴포넌트로부터 출력되는 테스트 결과 신호를 각각 수신받아 비교하는 복수의 패턴 생성 보드와, 복수의 전압을 가지는 전원을 공급하는 복수의 전원 드라이브 보드와, 상기 복수의 반도체 컴포넌트를 장착할 수 있는 복수의 소켓을 구비하고 상기 복수의 반도체 컴포넌트 각각에 상기 테스트 패턴 신호 및 복수의 전압을 가지는 전원을 공급하고 상기 테스트 결과 신호를 수신받는 인터페이스를 제공하는 고정유닛과, 상기 복수의 패턴 생성 보드 및 상기 전원 드라이브 보드와의 접속을 위한 복수의 커넥터를 구비하고 상기 고정유닛과 유선을 통하여 연결되어 상기 복수의 패턴 생성 보드로부터 생성된 상기 테스트 패턴 신호와 상기 전원 드라이브 보드에서 공급되는 전원을 상기 고정 유닛에 제공하며 상기 테스트 결과 신호를 수신받는 인터페이스를 제공하는 드라이브 보드와, 상기 복수의 패턴 생성 보드 및 상기 복수의 전원 드라이브 보드와의 접속을 위한 복수의 커넥터를 포함하고 상기 복수의 패턴 생성 보드 및 상기 복수의 전원 드라이브 보드를 기구적으로 지지하며 상기 외부의 서버와의 접속을 위한 통신 인터페이스부를 포함하는 백플레인 보드와, 상기 백플레인 보드를 기구적으로 지지하며 상기 백플레인 보드에 전원을 공급하는 전원 공급부를 포함하는 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치를 제공한다.
본 발명의 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치에서, 상기 패턴 생성 보드는, 상기 테스트 프로그램을 수신받아 상기 테스트 패턴 신호 및 기대치 신호를 생성하고 상기 반도체 컴포넌트에 상기 테스트 패턴 신호를 전송하며 상기 반도체 컴포넌트로부터 전송된 상기 테스트 결과 신호와 상기 기대치 신호를 비교하여 상기 반도체 컴포넌트의 동작을 테스트하는 필드 프로그래머블 게이트 어레이와, 신호 왜곡을 최소화하며 상기 테스트 패턴 신호를 상기 반도체 컴포넌트로 전달하고 상기 테스트 결과 신호를 수신하는 드라이브 보드 인터페이스부와, 클럭을 생성하여 필드 프로그래머블 게이트 어레이에 제공하는 클럭 생성기와, 동일한 위상을 가지는 클럭 신호를 상기 드라이브 보드 인터페이스부에 전달하는 위상고정루프와, 상기 백플레인 보드와의 인터페이스를 제공하여 상기 외부의 서버와의 통신을 가능하게 하고 상기 전원 공급부로부터 전원을 공급받는 백플레인 인터페이스부를 포함하는 것이 바람직하다.
본 발명의 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치에서, 상기 드라이브 보드 인터페이스부는, 임피던스 매칭 등의 종단을 위한 저항을 포함하는 것이 바람직하다.
본 발명의 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치에서, 상기 통신 인터페이스부는 PCI 통신 규격을 만족하는 인터페이스인 것이 바람직하다.
본 발명의 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치에서, 상기 전원 공급부는, 복수의 전압을 가지는 전원을 공급하는 복수의 가변 전원 공급부와, 상기 가변 전원 공급부의 전원 공급을 제어하는 전원 보드와, 상기 전원 보드에 DC 전원을 공급하는 DC 전원을 포함하는 것이 바람직하다.
이하, 본 발명의 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치를 도면을 참조로 하여 보다 구체적으로 설명한다.
도 2는 본 발명에 따른 반도체 컴포넌트 테스트 장치(200)의 구성을 단순화하여 나타내는 도면이다. 도시된 바와 같이, 본 발명에 따른 반도체 컴포넌트 테스트 장치(200)는, 고정유닛(high fix unit)(210)과, 드라이브(drive) 보드(220)와, 복수의 패턴 생성 보드(230a 내지 230n)와, 복수의 전원 드라이브 보드(power drive)(240a 내지 240k)와, 백플레인 보드(back plane)(250)와, 전원 공급부(260)를 포함한다.
또한 본 발명에 따른 반도체 컴포넌트 테스트 장치(200)는 외부의 서버(300)와 연결될 수 있다.
상기 외부의 서버(300)는 소정의 사용자 인터페이스를 제공하여 사용자가 테스트될 반도체 컴포넌트의 특성에 맞는 테스트 프로그램을 작성할 수 있는 환경을 제공한다. 또한 서버(300)는 반도체 컴포넌트 테스트 장치(200)로 상기 테스트 프로그램을 송신하며 반도체 컴포넌트 테스트 장치(200)에서 테스트를 수행한 후 테스트 결과를 송신받아 분석할 수 있는 사용자 인터페이스를 제공할 수 있다. 상기 외부의 서버(300)와 반도체 컴포넌트 테스트 장치(200)는 소정의 인터페이스를 통해서 접속된다. 예컨대 상기 백플레인 보드(230)와 PCI 인터페이스를 사용하여 접속하도록 구성할 수 있을 것이다.
고정유닛(210)은 테스트될 반도체 컴포넌트를 장착할 수 있는 복수의 소켓을 구비하며 유선으로 상기 드라이브 보드(220)에 연결된다. 반도체 컴포넌트는 핸들러를 이용해서 또는 수작업으로 상기 고정유닛(210)의 소켓에 장착될 수 있다. 고정유닛(210)은 소켓에 장착되는 것인 테스트될 반도체 컴포넌트에 테스트 패턴 신호 및 복수의 전압을 가지는 전원을 공급하고 상기 반도체 컴포넌트로부터 출력된 테스트 결과 신호를 수신받는 인터페이스를 제공한다.
드라이브 보드(220)는 상기 복수의 패턴 생성 보드 및 상기 전원 드라이브(power drive) 보드와의 접속을 위한 커넥터를 구비하고 있으며 상기 고정유닛과 유선을 통하여 연결된다. 이러한 연결을 통하여 상기 복수의 패턴 생성 보드로부터 생성된 테스트 패턴 신호와 상기 전원 드라이브 보드에서 공급되는 전원을 상기 고정 유닛에 제공하며 상기 테스트 결과 신호를 수신받는 인터페이스를 제공한다.
복수의 패턴 생성 보드(230a 내지 230n)는 동일한 패턴 생성 보드(230)로 이루어지며, 상기 외부의 서버(300)로부터 송신된 테스트 프로그램을 사용하여 상기 반도체 컴포넌트의 테스트를 위해 필요한 일련의 신호, 즉 테스트 패턴 신호 및 기대치 신호를 생성하여 상기 테스트 패턴 신호를 상기 반도체 컴포넌트로 송신한다. 또한 상기 반도체 컴포넌트로부터 전송된 테스트 결과 신호와 상기 기대치 신호를 비교하여 상기 반도체 컴포넌트의 동작을 테스트한다.
패턴 생성 보드(230)는 종래 ATE의 DC 테스트, AC 마진 테스트, 타이밍 생성기 등 복잡한 기능을 제외하고 메모리 컴포넌트 테스트에서 가장 핵심적이고 시간이 많이 걸리는 셀 및 코어 테스트를 중점적으로 테스트하며 종래 ATE의 구성을 단 순화하여 원칩화한 FPGA를 사용함으로써 원칩화한 것이다.
복수의 전원 드라이브 보드(240a 내지 240k)는 동일한 전원 드라이브 보드로 이루어지며 상기 고정유닛(210)을 통하여 상기 반도체 컴포넌트에 전원을 공급하는 역할을 한다.
백플레인 보드(250)는 상기 복수의 패턴 생성 보드(230a 내지 230n) 및 상기 복수의 전원 드라이브 보드(240a 내지 240k)와의 접속을 위한 복수의 커넥터를 포함한다. 백플레인 보드(250)는 상기 복수의 패턴 생성 보드(230a 내지 230n) 및 상기 복수의 전원 드라이브 보드(240a 내지 240k)를 기구적으로 지지(support)하는 역할을 하며, 또한 상기 외부의 서버(300)와의 접속을 위한 통신 인터페이스부를 포함하여, 상기 외부의 서버(300)로부터 수신한 테스트 프로그램을 패턴 생성 보드(230) 각각에 전달하는 역할 및 테스트의 결과를 상기 외부의 서버(300)로 전달하는 역할을 한다. 또한 상기 전원공급부(260)와 유선을 통하여 연결되어 전원 공급부(260)에서 제공하는 전원을 공급받는다.
전원 공급부(260)는 상기 백플레인 보드(250)를 기구적으로 지지하며 상기 백플레인 보드(250)에 전원을 공급하는 역할을 한다.
도 3은 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 고정유닛의 예시적인 구성을 나타내는 도면이다.
도시된 바와 같이 고정유닛(210)은 반도체 컴포넌트와의 접속을 위한 복수의 소켓(310a 내지 310m)을 포함하고 있으며, 또한 상기 드라이브 보드(220)와의 연결을 위한 드라이브 인터페이스부(320)를 포함한다. 또한 고정유닛(210)은 테스트될 반도체 컴포넌트의 개수에 따라서 복수로 구비될 수 있다. 예컨대, 하나의 고정유닛(210)이 동시에 처리할 수 있는 반도체 컴포넌트의 수가 256개라면, 고정유닛을 복수로 구비하고 해당되는 패턴 생성보드 및 전원 드라이브 보드를 추가함으로써 동시에 처리할 수 있는 반도체 컴포넌트의 수를 늘릴 수 있을 것이다.
도 4는 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 드라이브 보드의 예시적인 구성을 나타내는 도면이다.
도시된 바와 같이 드라이브 보드(220)는 상기 복수의 패턴 생성 보드(230a 내지 230n)와의 접속을 위한 커넥터(410a 내지 410n) 및 상기 복수의 전원 드라이브 보드(240a 내지 240k)와의 접속을 위한 커넥터(420a 내지 420k)를 구비하고 있으며 상기 고정유닛(210)과의 연결을 위한 고정유닛 인터페이스(430)를 구비한다.
상기 드라이브 보드의 고정유닛 인터페이스(430)는 상기 고정유닛(210)의 드라이브 인터페이스부(320)와 유선으로 연결되며, 이러한 연결을 통하여 상기 복수의 패턴 생성 보드(230a 내지 230n)로부터 생성된 테스트 패턴 신호와 상기 복수의 전원 드라이브 보드(240a 내지 240k)에서 공급되는 전원을 상기 고정 유닛(210)에 제공하며 상기 반도체 컴포넌트로부터 출력되는 테스트 결과 신호를 수신받도록 인터페이스를 제공한다.
또한 드라이브 보드(220)는 안정적으로 반도체 컴포넌트와 패턴 생성 보드(230a 내지 230n) 사이의 접속이 이루어지도록 하는 인터페이스의 역할을 한다. 즉 패턴 생성 보드(230a 내지 230n)에서 생성된 테스트 패턴 신호를 반도체 컴포넌트에 신호 왜곡이 없이 전달하는 역할을 한다.
도 5는 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 패턴 생성 보드의 예시적인 구성을 나타내는 도면이다.
도시된 바와 같이, 패턴 생성 보드(230)는 드라이브 보드 인터페이스부(510)와, 필드 프로그래머블 게이트 어레이(FPGA, 520)와, 클럭 생성기(530)와, 위상고정루프(PLL, 540)와, 백플레인 인터페이스부(550)를 포함한다.
드라이브 보드(220)와의 인터페이스를 위한 드라이브 보드 인터페이스부(510)는 FPGA(520)에서 생성된 테스트 패턴 신호가 드라이브 보드(210)의 커넥터(410) 및 고정유닛(210)의 소켓(310)을 통하여 반도체 컴포넌트까지 신호 왜곡을 최소화하며 전달될 수 있는 인터페이스를 제공하며 또한 반도체 컴포넌트로부터 출력되는 테스트 결과 신호를 패턴 생성 보드(230)로 다시 전달하는 인터페이스를 제공한다. 드라이브 보드 인터페이스부(510)는 임피던스 매칭 등의 종단을 위한 저항을 포함할 수 있다.
FPGA(520)는 외부의 서버(300)로부터 전송된 테스트 프로그램을 수신받아 테스트 패턴 신호 및 기대치 신호를 생성하고 상기 반도체 컴포넌트에 상기 테스트 패턴 신호를 전송하며 상기 반도체 컴포넌트로부터 출력되는 상기 테스트 결과 신호와 상기 기대치 신호를 비교하여 상기 반도체 컴포넌트의 동작을 테스트한다. 이 테스트 결과는 상기 외부의 서버(300)로 전송된다.
도 1 및 도 5를 참조하면, FPGA(520)는 종래의 별도의 구성으로서 ATE에 포함되던 입력부에 신호를 입력하는 드라이버(120)와, 반도체 컴포넌트의 출력부에서 출력되는 신호와 기대치 신호를 비교하는 비교기(130)와, 반도체 컴포넌트에 입력 되는 신호열(테스트 패턴) 및 기대치 신호를 생성하는 패턴발생기(140)의 기능을 원칩으로 내장하여 소형화 및 저비용으로 제작이 구현이 가능하도록 하였으며 또한 PLL(440)이나 전원 공급 등에 대한 제어 프로그램을 내장할 수 있다.
클럭 생성기(530)는 기준이 되는 클럭을 생성하여 FPGA(520)와 PLL(540)에 공급하는 역할을 한다.
위상고정루프(PLL)(540)은 FPGA(520)에서 입력받은 클럭 신호와 클럭 생성기(530)에서 피드백되는 신호 사이의 위상차를 0으로 만들어 동일한 위상을 가지는 클럭 신호를 드라이브 보드 인터페이스부(510)에 전달하는 역할을 한다.
백플레인 인터페이스부(550)는 백플레인 보드(250)와의 인터페이스를 제공하는 역할을 하며, 백플레인 보드(250)를 통하여 외부의 서버(300)와의 통신이 가능하고, 전원 공급부(260)로부터 전원을 공급받을 수 있다.
전원 드라이브 보드(240)는 전원 공급부(260)에서 생성된 복수의 전압을 가지는 전원을 상기 반도체 컴포넌트에 제공하는 역할을 하며, 상세한 구성에 대한 도시는 생략한다.
도 6은 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 백플레인 보드의 예시적인 구성을 나타내는 도면이다. 도시된 바와 같이 백플레인 보드(250)는 상기 복수의 패턴 생성 보드(230a 내지 230n)와의 접속을 위한 커넥터(610a 내지 610n) 및 상기 복수의 전원 드라이브 보드(240a 내지 240k)와의 접속을 위한 커넥터(620a 내지 620k)를 구비하고 있으며 상기 전원공급부(260)와의 연결을 위한 전원 인터페이스부(630a 내지 630m)를 구비 한다. 상기 전원 인터페이스부(630a 내지 630m)는 상기 전원 공급부(260)와 유선으로 연결되어 전원 공급부(260)에서 생성된 전원을 공급받는다.
또한 외부의 서버(300)와의 접속을 위한 통신 인터페이스부(640)를 포함한다. 통신 인터페이스부(640)는 예컨대 PCI 통신 규격을 만족하는 인터페이스를 제공할 수 있다. PCI 통신 규격을 만족하는 통신 인터페이스부(640)를 통하여 외부의 서버(300)와 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치 사이의 데이터 송신 및 수신이 행해질 수 있다.
도 7은 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 전원 공급부의 블록도이다.
도시된 바와 같이 전원 공급부(260)는 복수의 가변 전원 공급부(programmable power supply)(710a 내지 710p)와, 전원(power) 보드(720)와, DC 전원(730)을 포함한다.
가변 전원 공급부(710a 내지 710p)는 상기 백플레인 보드(250)의 전원 인터페이스부(630a 내지 630m)에 복수의 전압을 가지는 전원을 공급한다. 예컨대, 2.5V, 3.3V, 5V, 6V, 12V, 접지전압, -12V 등 테스트의 수행을 위해서 필요한 다양한 전압을 생성하여 공급하는 역할을 한다.
전원 보드(720)는 상기 가변 전원 공급부(710a 내지 710p)의 전원 공급을 제어하는 역할을 하며 또한 상기 가변 전원 공급부(710a 내지 710p)를 기구적으로 지지하는 역할을 한다.
DC 전원(730)은 상기 전원 보드(720)에 DC 전원을 공급하는 역할을 한다.
도 8은 본 발명에 따른 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치의 실제 조립예를 나타내는 도면이다.
도시된 바와 같이, 고정 유닛(210)과, 드라이브 보드(220)와, 복수의 패턴 생성 보드(230a 내지 230n)와, 복수의 전원 드라이브 보드(240a 내지 240k)와, 백플레인 보드(250)와, 전원공급부[복수의 가변 전원 공급부(710a 내지 710p)와, 전원 보드(720)와, DC 전원(730) 포함]가 일체형으로 조립되어 구성이 되어 있는 것을 확인할 수 있다.
비록 본원 발명이 구성이 예시적으로 설명되었지만 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 보호 범위가 이들 예시에 의해 제한되는 것은 아니며, 본원 발명의 보호 범위는 청구범위의 기재를 통하여 정하여진다.
이상 설명한 바와 같이, 본 발명에 따르면 DC 테스트, AC 마진 테스트, 타이밍 생성기 등 종래의 메모리 컴포넌트 테스트의 복잡한 기능을 제외하고 메모리 컴포넌트 테스트에서 가장 핵심적이고 시간이 많이 걸리는 셀 및 코어 테스트를 중점적으로 테스트하며 종래 ATE의 구성을 단순화하여 원칩화한 FPGA를 사용함으로써 소형이고 저비용으로 양산할 수 있는 것인 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치를 제공할 수 있다.

Claims (5)

  1. 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치로서,
    외부의 서버로부터 테스트 프로그램을 수신받아 테스트 패턴 신호를 생성하여 상기 복수의 반도체 컴포넌트로 각각 송신하고 상기 반도체 컴포넌트로부터 출력되는 테스트 결과 신호를 각각 수신받아 비교하는 복수의 패턴 생성 보드와,
    복수의 전압을 가지는 전원을 공급하는 복수의 전원 드라이브 보드와,
    상기 복수의 반도체 컴포넌트를 장착할 수 있는 복수의 소켓을 구비하고 상기 복수의 반도체 컴포넌트 각각에 상기 테스트 패턴 신호 및 복수의 전압을 가지는 전원을 공급하고 상기 테스트 결과 신호를 수신받는 인터페이스를 제공하는 고정유닛과,
    상기 복수의 패턴 생성 보드 및 상기 전원 드라이브 보드와의 접속을 위한 복수의 커넥터를 구비하고 상기 고정유닛과 유선을 통하여 연결되어 상기 복수의 패턴 생성 보드로부터 생성된 상기 테스트 패턴 신호와 상기 전원 드라이브 보드에서 공급되는 전원을 상기 고정 유닛에 제공하며 상기 테스트 결과 신호를 수신받는 인터페이스를 제공하는 드라이브 보드와,
    상기 복수의 패턴 생성 보드 및 상기 복수의 전원 드라이브 보드와의 접속을 위한 복수의 커넥터를 포함하고 상기 복수의 패턴 생성 보드 및 상기 복수의 전원 드라이브 보드를 기구적으로 지지하며 상기 외부의 서버와의 접속을 위한 통신 인터페이스부를 포함하는 백플레인 보드와,
    상기 백플레인 보드를 기구적으로 지지하며 상기 백플레인 보드에 전원을 공급하는 전원 공급부
    를 포함하는 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치.
  2. 제1항에 있어서, 상기 패턴 생성 보드는,
    상기 테스트 프로그램을 수신받아 상기 테스트 패턴 신호 및 기대치 신호를 생성하고 상기 반도체 컴포넌트에 상기 테스트 패턴 신호를 전송하며 상기 반도체 컴포넌트로부터 전송된 상기 테스트 결과 신호와 상기 기대치 신호를 비교하여 상기 반도체 컴포넌트의 동작을 테스트하는 필드 프로그래머블 게이트 어레이와,
    신호 왜곡을 최소화하며 상기 테스트 패턴 신호를 상기 반도체 컴포넌트로 전달하고 상기 테스트 결과 신호를 수신하는 드라이브 보드 인터페이스부와,
    클럭을 생성하여 상기 필드 프로그래머블 게이트 어레이에 제공하는 클럭 생성기와,
    동일한 위상을 가지는 클럭 신호를 상기 드라이브 보드 인터페이스부에 전달하는 위상고정루프와,
    상기 백플레인 보드와의 인터페이스를 제공하여 상기 외부의 서버와의 통신을 가능하게 하고 상기 전원 공급부로부터 전원을 공급받는 백플레인 인터페이스부
    를 포함하는 것인 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치.
  3. 제2항에 있어서, 상기 드라이브 보드 인터페이스부는, 임피던스 매칭 등의 종단을 위한 저항을 포함하는 것인 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치.
  4. 제1항에 있어서, 상기 통신 인터페이스부는 PCI 통신 규격을 만족하는 인터페이스인 것인 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치.
  5. 제1항에 있어서, 상기 전원 공급부는,
    복수의 전압을 가지는 전원을 공급하는 복수의 가변 전원 공급부와,
    상기 가변 전원 공급부의 전원 공급을 제어하는 전원 보드와,
    상기 전원 보드에 DC 전원을 공급하는 DC 전원
    을 포함하는 것인 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체 컴포넌트 테스트 장치.
KR1020040045422A 2004-06-18 2004-06-18 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체컴포넌트 테스트 장치 KR100604161B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040045422A KR100604161B1 (ko) 2004-06-18 2004-06-18 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체컴포넌트 테스트 장치
TW094118068A TWI274166B (en) 2004-06-18 2005-06-01 Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices
DE102005027243A DE102005027243B4 (de) 2004-06-18 2005-06-13 Halbleiter-Testvorrichtung zum gleichzeitigen Testen einer Vielzahl von Halbleiter-Vorrichtungen
US11/152,073 US7607056B2 (en) 2004-06-18 2005-06-15 Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices
JP2005176111A JP2006003361A (ja) 2004-06-18 2005-06-16 複数の半導体素子を同時にテストする半導体テスト装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040045422A KR100604161B1 (ko) 2004-06-18 2004-06-18 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체컴포넌트 테스트 장치

Publications (2)

Publication Number Publication Date
KR20050120169A KR20050120169A (ko) 2005-12-22
KR100604161B1 true KR100604161B1 (ko) 2006-07-25

Family

ID=37292736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040045422A KR100604161B1 (ko) 2004-06-18 2004-06-18 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체컴포넌트 테스트 장치

Country Status (1)

Country Link
KR (1) KR100604161B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867985B1 (ko) * 2007-05-08 2008-11-10 주식회사 아이티엔티 Ｆｐｇａ를 이용한 반도체 테스트헤드 장치
KR102094406B1 (ko) * 2014-07-11 2020-03-27 주식회사 아이에스시 테스트 인터페이스 유닛
KR102127637B1 (ko) * 2018-02-23 2020-07-10 큐알티 주식회사 반도체 소자 대상 고속신호 인가 신뢰성 시험장치
KR102553811B1 (ko) * 2021-03-19 2023-07-07 김현덕 고주파 반도체 메모리 테스트를 위한 mpc 기반 일체형 pcb 테스트 모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051448A (ko) * 1999-11-05 2001-06-25 가부시키가이샤 어드밴티스트 모듈에 기초한 플렉시블 반도체 테스트 시스템
JP2002071763A (ja) * 2000-06-01 2002-03-12 Advantest Corp イベント型テストシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051448A (ko) * 1999-11-05 2001-06-25 가부시키가이샤 어드밴티스트 모듈에 기초한 플렉시블 반도체 테스트 시스템
JP2002071763A (ja) * 2000-06-01 2002-03-12 Advantest Corp イベント型テストシステム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020010051448
14071763

Also Published As

Publication number Publication date
KR20050120169A (ko) 2005-12-22

Similar Documents

Publication Publication Date Title
US7607056B2 (en) Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices
CN101501517B (zh) 具有通用和专门资源的块的测试模块
US9140752B2 (en) Tester hardware
US20150066417A1 (en) Test system
JP5732464B2 (ja) プログラム可能なプロトコル生成器
US7015714B2 (en) Testing device for printed circuit boards
US6883128B2 (en) PC and ATE integrated chip test equipment
CN111366841B (zh) 一种fpga可编程逻辑单元测试设备及使用方法
US20180156868A1 (en) Testing a board assembly using test cards
CN104345231A (zh) 测试片与托盘间的高速测试机通信接口
KR100604160B1 (ko) 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈테스트 장치
US20080204066A1 (en) Automatic test equipment capable of high speed test
CN106680698B (zh) 一种fpga测试用的多工位快速配置装置及其配置方法
JP2013507610A5 (ko)
US7502267B2 (en) Clock frequency doubler method and apparatus for serial flash testing
CN113157501B (zh) 一种基于ate测试机的微系统模块ac参数测试方法
US20010037418A1 (en) Direct processor access via an external multi-purpose interface
CN105989900B (zh) 片上系统芯片及其嵌入式存储器最低工作电压的测量
CN112505467A (zh) 用于芯片电磁干扰测试的测试装置及测试方法
CN110824337A (zh) 一种soc芯片高温测试的方法和装置
WO2023040253A1 (zh) 一种测试板卡、测试系统和测试方法
CN112067978A (zh) 一种基于fpga的fpga筛选测试系统及方法
KR100604161B1 (ko) 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체컴포넌트 테스트 장치
US20050060612A1 (en) System and method for testing a device
CN115904849A (zh) Pcie链路信号测试方法、系统、计算机设备及介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150612

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180523

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 14