TW201327174A - 介面控制電路 - Google Patents
介面控制電路 Download PDFInfo
- Publication number
- TW201327174A TW201327174A TW100149046A TW100149046A TW201327174A TW 201327174 A TW201327174 A TW 201327174A TW 100149046 A TW100149046 A TW 100149046A TW 100149046 A TW100149046 A TW 100149046A TW 201327174 A TW201327174 A TW 201327174A
- Authority
- TW
- Taiwan
- Prior art keywords
- electronic switch
- data
- pins
- data pins
- pin
- Prior art date
Links
- 239000002184 metal Substances 0.000 claims description 16
- 238000003745 diagnosis Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 208000030514 Leukocyte adhesion deficiency type II Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 201000008103 leukocyte adhesion deficiency 3 Diseases 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
Abstract
一種介面控制電路包括開關單元、第一和第二電子開關、第一和第二電子開關晶片。當該開關單元發出高電平訊號至該第一電子開關時，該第一電子開關導通，使得該第一電子開關晶片導通，該第二電子開關截止，繼而使得該第二電子開關晶片關閉，從而使得主機板的一預設連接器與該主機板的PCH進行資料傳輸。當該開關單元發出低電平訊號至該第一電子開關時，該第一電子開關截止，使得該第一電子開關晶片關閉，該第二電子開關導通，使得該第二電子開關晶片導通，則該連接器與該主機板的CPLD進行資料傳輸。
Description
本發明涉及一種介面控制電路。
目前，為更新主機板的CPLD(complex programmable logic device，複雜可編程邏輯器)內所存儲的程式時，常於主機板開機前對該CPLD進行燒錄工作，另，為檢測主機板開機故障，需透過故障診斷卡顯示代表主機板開機進程或開機故障的代碼，主機板上預設置一2×5針連接器，該連接器用於連接該故障診斷卡以傳輸符合LPC（Low Pin Count）介面協定的資料，但並不能用於連接燒錄機以傳輸符合JTAG（Joint Test Action Group）介面協定。
鑒於以上內容，有必要提供一種使主機板的預設連接器既可傳輸符合LPC介面協定又可傳輸符合JTAG介面協定的訊號的介面控制電路。
一種介面控制電路，用於控制主機板上一預設的連接器選擇性地傳輸符合LPC介面協定或JTAG介面協定的訊號，該連接器包括第一至第十引腳，其中第六引腳連接該主機板的一待機電源，該第十引腳接地，該介面控制電路包括：
一開關單元，包括第一端和第二端，該開關單元的第一端透過第一電阻連接該待機電源，該開關單元的第二端接地，當該開關單元的第一和第二端相連時，該開關單元的第一端發出一低電平訊號，當該開關單元的第一和第二端之間的連接斷開時，該開關單元的第一端發出一高電平訊號；
一第一電子開關，包括第一至第三端，該第一電子開關的第一端連接該開關單元的第一端，該第一電子開關的第二端透過第二電阻連接該待機電源，該第一電子開關的第三端接地，當該第一電子開關的第一端接收到一高電平訊號時，該第一電子開關導通，當該第一電子開關的第一端接收到一低電平訊號時，該第一電子開關截止；
一第二電子開關，包括第一至第三端，該第二電子開關的第一端連接該第一電子開關的第一端，該第二電子開關的第二端透過第三電阻連接該待機電源，該第二電子開關的第三端接地，當該第二電子開關的第一端接收到一高電平訊號時，該第二電子開關導通，當該第二電子開關的第一端接收到一低電平訊號時，該第二電子開關截止；
一第一電子開關晶片，包括第一至第四組資料引腳、第一至第二使能端，其中每一組資料引腳包括四個資料引腳，該第一電子開關晶片的第一組資料引腳分別連接該主機板上的平臺控制中樞的第一至第四LPC資料引腳，該第二組資料引腳中的三個資料引腳分別連接該平臺控制中樞的LPC控制引腳、LPC重定引腳和LPC時脈引腳，該第二組資料引腳中的另一資料引腳接地，該第三組資料引腳分別連接該連接器的第一至第四引腳，該第四組資料引腳中的三個資料引腳分別連接該連接器的第七至第九引腳，該第四組資料引腳中的另一資料引腳接地，該第一和第二使能端均連接該第一電子開關的第二端，當該第一和第二使能端均接收到一低電平訊號時，該第一電子開關晶片的第一和第三組資料引腳之間的資料通道以及該第二組和第四組資料引腳之間的資料通道均導通，當該第一和第二使能端均接收到一高電平訊號時，第一電子開關晶片的第一和第三組資料引腳之間的資料通道以及該第二組和第四組資料引腳之間的資料通道均關閉；以及
一第二電子開關晶片，包括第一和第二組資料引腳以及一使能端，其中每一組資料引腳包括四個資料引腳，該第二電子開關晶片的第一組資料引腳分別連接該主機板上的複雜可編程邏輯器的第一至第四訊號引腳，該第二電子開關晶片的第二組資料引腳中的三個引腳分別連接該連接器的第一至第三引腳，該第二電子開關晶片的第二組資料引腳中的另一引腳連接該連接器的第五引腳，該第二電子開關晶片的使能端連接該第二電子開關的第二端，當該第二電子開關晶片的使能端接收到一低電平訊號時，該第二電子開關晶片的第一和第二組資料引腳之間的資料通道導通，當該第二電子開關晶片的使能端接收到一高電平訊號時，該第二電子開關晶片的第一和第二組資料引腳之間的資料通道關閉。
上述介面控制電路透過該開關單元選擇性地導通該第一電子開關晶片或該第二電子開關晶片，從而使該連接器選擇性地與該複雜可編程邏輯器或該平臺控制中樞進行資料傳輸，如此，該連接器既可用於傳輸符合LPC介面標準的資料又可傳輸符合JPAG介面標準的資料。
請參閱圖1，本發明介面控制電路100用於控制主機板（圖未示）上一預設的連接器20選擇性地傳輸符合LPC（Low Pin Count）介面協定或JTAG（Joint Test Action Group）介面協定的訊號，該介面控制電路100的較佳實施方式包括跳帽55、端子座50、三極體Q1和Q2、電子開關晶片40和30。本實施例中，該連接器20包括引腳1-10，其中該引腳6連接該主機板上的待機電源P3V3_STBY，該引腳10接地。
該端子座50包括金屬端子11-13，該金屬端子11透過電阻R1連接該待機電源P3V3_STBY，該金屬端子12透過電阻R2連接該待機電源P3V3_STBY，該金屬端子13接地。
該三極體Q1的基極透過電阻R4連接該金屬端子12，該三極體Q1的集極透過電阻5連接該待機電源P3V3_STBY，該三極體Q1的射極接地，該三極體Q2的基極連接該三極體Q1的集極，該三極體Q2的集極透過電阻R6連接該待機電源P3V3_STBY，該三極體Q2的射極接地。
本實施例中，該電子開關晶片40包括第一組資料引腳1A1-1A4、第二組數據引腳2A1-2A4、第三組資料引腳1Y1-1Y4和第四組資料引腳2Y1-2Y4、使能端1OE和2OE、接地引腳GND和電源引腳VCC。該第一組資料引腳1A1-1A4分別連接該主機板上的PCH（Platform Controller Hub，平臺控制中樞）80的資料引腳LPC_LAD0、LPC_LAD1、LPC_LAD2和LPC_LAD3，該資料引腳2A1-2A3分別連接該PCH 80的控制引腳LPC_LFRAME、重定引腳LPC_RST和時脈引腳LPC_CLK，該資料引腳2A4接地，該第三組資料引腳1Y1-1Y4分別連接該連接器20的引腳1-4，該資料引腳2Y1-2Y3分別連接該連接器20的引腳7-9，該數據引腳2Y4接地，該電源引腳VCC連接該待機電源P3V3_STBY，該接地引腳GND接地，該使能端1OE和2OE均連接該三極體Q1的集極。本實施例中，當該使能端1OE和2OE所接收的訊號均為低電平訊號時，該第一組資料引腳1A1-1A4與該第三組資料引腳1Y1-1Y4之間的資料通道以及該資料引腳2A1-2A3和2Y1-2Y3之間的資料通道均導通。當該使能端1OE和2OE所接收的訊號均為高電平訊號時，該第一組資料引腳1A1-1A4與該第三組資料引腳1Y1-1Y4之間的資料通道以及該資料引腳2A1-2A3和2Y1-2Y3之間的資料通道均關閉。
本實施例中，該電子開關晶片30包括第一組資料引腳1A-4A、第二組數據引腳1Y-4Y、使能端OE、電源引腳VCC和接地引腳GND。該第一組資料引腳1A-4A分別連接該主機板上的CPLD(complex programmable logic device，複雜可編程邏輯器) 70的訊號引腳JTAG_PLD_TCK、JTAG_PLD_TDO、JTAG_PLD_TMS和JTAG_PLD_TDI，該第二組資料引腳1Y-4Y分別連接該連接器20的引腳1-3和5，該使能端OE連接該三極體Q2的集極，該電源引腳連接該待機電源P3V3_STBY、該接地引腳GND接地。當該電子開關晶片30的使能端OE接收到低電平訊號時，該第一和第二組資料引腳1A-4A和1Y-4Y之間的資料通道均導通。當該電子開關晶片30的使能端OE接收到高電平訊號時，該第一和第二組資料引腳1A-4A和1Y-4Y之間的資料通道均關閉。
本發明的較佳實施方式的工作原理如下：
當需要透過該連接器20燒錄程式進該CPLD 70時，透過該跳帽55連接該端子座50的金屬端子12和13，使得該三極體Q1的基極透過該端子座50的金屬端子12和13被下拉接地，則該三極體Q1截止，使得該電子開關晶片40的使能端1OE和2OE以及該三極體Q2的基極均被上拉以接收來自該待機電源P3V3_STBY的高電平訊號，繼而使得該電子開關晶片40的所有資料通道均關閉，從而使得該連接器20與該PCH 80之間無法進行傳輸資料。此時，該三極體Q2導通，從而使得該電子開關晶片30的使能端OE透過該三極體Q2被下拉接地，此時，該電子開關晶片30的第一組資料引腳1A-4A和第二組資料引腳1Y-4Y之間的資料通道導通，則燒錄程式得以透過該連接器20和該電子開關晶片30燒錄進該CPLD 70。
當故障診斷卡需要透過該連接器20讀取該主機板開機進程的BIOS POST代碼時，則將該跳帽55從該端子座50的金屬端子12和13上取下（為防止丟失，可將該跳帽55連接該端子座50的金屬端子11和12），則該三極體Q1的基極得以接收來自該待機電源P3V3_STBY的高電平訊號，使得該三極體Q1導通，繼而使得該電子開關晶片40的使能端1OE和2OE以及該三極體Q2的基極均透過該三極體Q1被下拉接地，則該三極體Q2截止，使得該電子開關晶片30的使能端被上拉以接收該待機電源P3V3_STBY的高電平訊號，繼而使得該電子開關晶片30的資料通道關閉，從而使得該CPLD 70與該連接器20之間無法傳送資料。此時，該電子開關晶片40的第一組資料引腳1A1-1A4和第三組資料引腳1Y1-1Y4之間的資料通道，以及第二組資料引腳2A1-2A4和第四組資料引腳2Y1-2Y4之間的資料通道均導通，則該故障診斷卡即可透過該連接器20和該電子開關晶片40與該PCH 80進行資料傳輸，以讀取BIOS POST代碼。
由上述可知該端子座50和該跳帽55用於選擇性地使該三極體Q1的基極接地或不接地，即該端子座50和該跳帽55在電路中起開關作用，故，其他實施例中，該端子座50和該跳帽55還可用其他開關單元如按鍵開關代替。另外，該三極體Q1和Q2在電路中均起到電子開關的作用，故，其他實施方式中，該三極體Q1和Q2還可採用其他類型的電晶體如場效應晶體管或具有電子開關功能的模組來代替。
上述介面控制電路100透過該跳帽55連接該端子座的金屬端子12和13或斷開該金屬端子12和13之間的連接選擇性地導通該電子開關晶片30或該電子開關晶片40，從而使該連接器20選擇性地與該CPLD 70或該PCH 80進行資料傳輸，如是，該連接器20既可用於傳輸符合LPC介面標準的資料又可傳輸符合JPAG介面標準的資料。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
100．．．介面控制電路
P3V3_STBY．．．待機電源
50．．．端子座
55．．．跳帽
R1-R6．．．電阻
Q1、Q2．．．三極體
80．．．PCH
70．．．CPLD
40、30．．．電子開關晶片
20．．．連接器
圖1為本發明介面控制電路的較佳實施方式的電路圖。
100．．．介面控制電路
P3V3_STBY．．．待機電源
50．．．端子座
55．．．跳帽
R1、R2、R4-R6．．．電阻
Q1、Q2．．．三極體
80．．．PCH
70．．．CPLD
40、30．．．電子開關晶片
20．．．連接器
Claims (5)
- 一種介面控制電路，用於控制主機板上一預設的連接器選擇性地傳輸符合LPC介面協定或JTAG介面協定的訊號，該連接器包括第一至第十引腳，其中第六引腳連接該主機板的一待機電源，該第十引腳接地，該介面控制電路包括：
一開關單元，包括第一端和第二端，該開關單元的第一端透過第一電阻連接該待機電源，該開關單元的第二端接地，當該開關單元的第一和第二端相連時，該開關單元的第一端發出一低電平訊號，當該開關單元的第一和第二端之間的連接斷開時，該開關單元的第一端發出一高電平訊號；
一第一電子開關，包括第一至第三端，該第一電子開關的第一端連接該開關單元的第一端，該第一電子開關的第二端透過第二電阻連接該待機電源，該第一電子開關的第三端接地，當該第一電子開關的第一端接收到一高電平訊號時，該第一電子開關導通，當該第一電子開關的第一端接收到一低電平訊號時，該第一電子開關截止；
一第二電子開關，包括第一至第三端，該第二電子開關的第一端連接該第一電子開關的第一端，該第二電子開關的第二端透過第三電阻連接該待機電源，該第二電子開關的第三端接地，當該第二電子開關的第一端接收到一高電平訊號時，該第二電子開關導通，當該第二電子開關的第一端接收到一低電平訊號時，該第二電子開關截止；
一第一電子開關晶片，包括第一至第四組資料引腳、第一至第二使能端，其中每一組資料引腳包括四個資料引腳，該第一電子開關晶片的第一組資料引腳分別連接該主機板上的平臺控制中樞的第一至第四LPC資料引腳，該第二組資料引腳中的三個資料引腳分別連接該平臺控制中樞的LPC控制引腳、LPC重定引腳和LPC時脈引腳，該第二組資料引腳中的另一資料引腳接地，該第三組資料引腳分別連接該連接器的第一至第四引腳，該第四組資料引腳中的三個資料引腳分別連接該連接器的第七至第九引腳，該第四組資料引腳中的另一資料引腳接地，該第一和第二使能端均連接該第一電子開關的第二端，當該第一和第二使能端均接收到一低電平訊號時，該第一電子開關晶片的第一和第三組資料引腳之間的資料通道以及該第二組和第四組資料引腳之間的資料通道均導通，當該第一和第二使能端均接收到一高電平訊號時，第一電子開關晶片的第一和第三組資料引腳之間的資料通道以及該第二組和第四組資料引腳之間的資料通道均關閉；以及
一第二電子開關晶片，包括第一和第二組資料引腳以及一使能端，其中每一組資料引腳包括四個資料引腳，該第二電子開關晶片的第一組資料引腳分別連接該主機板上的複雜可編程邏輯器的第一至第四訊號引腳，該第二電子開關晶片的第二組資料引腳中的三個引腳分別連接該連接器的第一至第三引腳，該第二電子開關晶片的第二組資料引腳中的另一引腳連接該連接器的第五引腳，該第二電子開關晶片的使能端連接該第二電子開關的第二端，當該第二電子開關晶片的使能端接收到一低電平訊號時，該第二電子開關晶片的第一和第二組資料引腳之間的資料通道導通，當該第二電子開關晶片的使能端接收到一高電平訊號時，該第二電子開關晶片的第一和第二組資料引腳之間的資料通道關閉。 - 如申請專利範圍第1項所述之介面控制電路，還包括第四電阻，該第四電阻連接該開關單元的第一端和該第一電子開關第一端之間。
- 如申請專利範圍第1項所述之介面控制電路，其中該開關單元包括一端子座和跳帽，該端子座包括第一至第三金屬端子，該端子座的第一金屬端子透過一第五電阻連接該待機電源，該端子座的第二金屬端子即為該開關單元的第一端，該端子座的第三金屬端子即為該開關單元的第二端，該跳帽用於選擇性地使該端子座的第二和第三金屬端子相連或斷開。
- 如申請專利範圍第1項所述之介面控制電路，其中該第一電子開關為三極體，該第一電子開關的第一至第三端分別為該三極體的基極、集極和射極。
- 如申請專利範圍第1項所述之介面控制電路，其中該第二電子開關為三極體，該第二電子開關的第一至第三端分別為該三極體的基極、集極和射極。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110440371.8A CN103176936A (zh) | 2011-12-26 | 2011-12-26 | 接口控制电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201327174A true TW201327174A (zh) | 2013-07-01 |
Family
ID=48636825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100149046A TW201327174A (zh) | 2011-12-26 | 2011-12-28 | 介面控制電路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8570092B2 (zh) |
| JP (1) | JP2013134779A (zh) |
| CN (1) | CN103176936A (zh) |
| TW (1) | TW201327174A (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104298575B (zh) * | 2013-07-16 | 2018-08-03 | 鸿富锦精密电子(天津)有限公司 | 主板调试电路 |
| CN104753518A (zh) * | 2013-12-27 | 2015-07-01 | 鸿富锦精密工业(武汉)有限公司 | 控制电路 |
| CN105739660A (zh) * | 2014-12-10 | 2016-07-06 | 鸿富锦精密工业(武汉)有限公司 | 电子设备电压调节装置 |
| CN105867523B (zh) * | 2015-01-20 | 2019-01-22 | 鸿富锦精密工业(武汉)有限公司 | 放电电路及应用该放电电路的主板 |
| CN105426331A (zh) * | 2015-11-13 | 2016-03-23 | 上海斐讯数据通信技术有限公司 | Phy芯片的管理系统及phy芯片的管理方法 |
| CN108597427B (zh) * | 2018-03-26 | 2021-03-09 | 武汉精测电子集团股份有限公司 | Dp接口中aux输出通道幅值调节装置及方法 |
| CN112526903B (zh) * | 2020-11-25 | 2022-07-22 | 浪潮电子信息产业股份有限公司 | 一种电子跳帽切换电路及服务器系统 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4254347A (en) * | 1978-11-01 | 1981-03-03 | Motorola, Inc. | Power-on reset circuit for monolithic I.C.'s |
| JPH11102916A (ja) * | 1997-09-29 | 1999-04-13 | Nec Corp | 半導体集積回路装置およびその設計方法 |
| CN100334525C (zh) * | 2004-06-28 | 2007-08-29 | 鸿富锦精密工业（深圳）有限公司 | 主机板usb电源切换控制电路 |
| CN100530964C (zh) * | 2004-12-30 | 2009-08-19 | 鸿富锦精密工业（深圳）有限公司 | 信号产生电路 |
| CN200983156Y (zh) * | 2006-12-15 | 2007-11-28 | 鸿富锦精密工业（深圳）有限公司 | 时序控制电路 |
| CN101414210B (zh) * | 2007-10-19 | 2011-11-30 | 鸿富锦精密工业（深圳）有限公司 | 电源适配电路 |
| CN101459389B (zh) * | 2007-12-14 | 2012-09-19 | 鸿富锦精密工业（深圳）有限公司 | 主机板电压调节电路 |
| CN101556496B (zh) * | 2008-04-09 | 2011-11-09 | 鸿富锦精密工业（深圳）有限公司 | 主板供电系统 |
| CN101593016B (zh) * | 2008-05-30 | 2011-03-23 | 鸿富锦精密工业（深圳）有限公司 | 电源控制电路 |
| CN201497950U (zh) * | 2009-08-27 | 2010-06-02 | 鸿富锦精密工业（深圳）有限公司 | 主板电压输出电路 |
| CN102025354A (zh) * | 2009-09-23 | 2011-04-20 | 鸿富锦精密工业（深圳）有限公司 | 时序控制电路 |
| CN102193617A (zh) * | 2010-03-17 | 2011-09-21 | 鸿富锦精密工业（深圳）有限公司 | 电源控制电路 |
| CN102541230A (zh) * | 2010-12-23 | 2012-07-04 | 鸿富锦精密工业（深圳）有限公司 | Pci-e插槽供电电路 |
-
2011
- 2011-12-26 CN CN201110440371.8A patent/CN103176936A/zh active Pending
- 2011-12-28 TW TW100149046A patent/TW201327174A/zh unknown
-
2012
- 2012-06-22 US US13/531,119 patent/US8570092B2/en not_active Expired - Fee Related
- 2012-12-21 JP JP2012279424A patent/JP2013134779A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013134779A (ja) | 2013-07-08 |
| CN103176936A (zh) | 2013-06-26 |
| US8570092B2 (en) | 2013-10-29 |
| US20130162324A1 (en) | 2013-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201327174A (zh) | 介面控制電路 | |
| US20130173833A1 (en) | Switch apparatus switching between basic input output system chip and diagnostic card | |
| EP2577466A2 (en) | Flexible storage interface tester with variable parallelism and firmware upgradeability | |
| TWI547794B (zh) | 開機控制電路 | |
| US9476937B2 (en) | Debug circuit for an integrated circuit | |
| US20100299566A1 (en) | Debugging module for electronic device and method thereof | |
| CN106556752A (zh) | Gpio接口侦测电路 | |
| CN102520333A (zh) | 一种对空间应用数字信号处理器进行单粒子翻转效应模拟的装置 | |
| US20080126655A1 (en) | Single pci card implementation of development system controller, lab instrument controller, and jtag debugger | |
| US20190195947A1 (en) | In system test of chips in functional systems | |
| US7355878B1 (en) | Programmable logic devices optionally convertible to one time programmable devices | |
| US8248078B2 (en) | Testing device and method for SM memory connector | |
| WO2020036481A1 (en) | A circuit and method for operation mode selection | |
| CN101162254B (zh) | Cpu插槽测试装置 | |
| US20040193979A1 (en) | Circuit configurator arrangement and approach therefor | |
| TW201322272A (zh) | 固態硬碟 | |
| CN105183596A (zh) | 电子装置 | |
| US20130073918A1 (en) | Circuitry testing module and circuitry testing device | |
| CN106708778B (zh) | 一种应用于指令制导系统的指令处理芯片 | |
| US7443180B2 (en) | On-chip probing apparatus | |
| US20140239971A1 (en) | Debugging circuit and circuit board using same | |
| TW201324138A (zh) | 識別電路 | |
| CN207517671U (zh) | 一种隔离式焊盘以及包括该焊盘的芯片 | |
| US7187193B2 (en) | MCU test device for multiple integrated circuit chips | |
| TWI452308B (zh) | 陣列型連接器測試裝置 |