TWI452308B - 陣列型連接器測試裝置 - Google Patents

Description

陣列型連接器測試裝置

本發明涉及連接器測試裝置，特別涉及一種陣列型連接器測試裝置。

陣列型連接器為刀片式伺服器常用之表面連接設備之連接器，其特點是針腳數量多、封裝精密、體積大，因而給測試帶來了較大之困難。特別是在對連接器針腳焊點之開路以及短路測試時，習知之ICT(In Current Test)測試和飛針測試由於容易造成連接器針腳之損壞，因而無法對陣列型連接器進行測試，業界暫時沒有這類連接器之測試設備。

有鑑於此，有必要提供一種陣列型連接器測試裝置。

一種陣列型連接器測試裝置，用於對一待測主板上之至少一陣列型連接器進行測試，包括一資料獲取電路、一主控電路、一存儲單元及一顯示單元，該資料獲取電路採集待測主板上之陣列型連接器之針腳資訊，並將採集到之針腳資訊傳送給該主控電路，該存儲單元和主控電路電性相連，其中儲存有正常之陣列型連接器之針腳資訊，該主控電路將採集到之針腳資訊與存儲單元中正常之針腳資訊進行比較，並將比較結果顯示在該顯示單元上提示待測主板上之陣列型連接器之針腳是否正常。

相較於先前技術，本發明提供的陣列型連接器測試裝置藉由該主控電路控制資料獲取電路對該陣列型連接器之各個針腳進行測試，避免了習知測試治具對連接器針腳之損壞。

100‧‧‧待測主板

200‧‧‧資料獲取電路

300‧‧‧主控電路

400‧‧‧存儲單元

500‧‧‧開關單元

600‧‧‧顯示單元

U1‧‧‧複雜可編程邏輯器件

U2‧‧‧微控制器

U3‧‧‧電可擦可編程唯讀記憶體

J1‧‧‧資料傳輸連接器

J2‧‧‧25M晶振

J3‧‧‧跳帽

J4‧‧‧12M晶振

J5‧‧‧液晶顯示面板

Q0、Q1~Qn、Q20‧‧‧場效電晶體

Q10‧‧‧功率場效電晶體

S0~Sn‧‧‧開關

圖1為本發明較佳實施方式陣列型連接器測試裝置之組成框圖，該陣列型連接器測試裝置包括一待測主板、一資料獲取電路、一主控電路、一存儲單元、一開關單元及一顯示單元。

圖2為係圖1中資料獲取電路之電路圖。

圖3為圖1中主控電路、存儲單元、開關單元及顯示單元電性連接之電路圖。

請參閱圖1，本發明陣列型連接器測試裝置較佳實施方式包括一待測主板100、一資料獲取電路200、一主控電路300、一存儲單元400、一開關單元500及一顯示單元600。該資料獲取電路200採集待測主板100上之陣列型連接器之針腳資訊，並將採集到之針腳資訊傳送給該主控電路300。該存儲單元400和主控電路300電性相連，其中儲存有正常之陣列型連接器之針腳資訊。該主控電路300將採集到之針腳資訊與存儲單元400中正常之針腳資訊進行比較，並將比較結果顯示在該顯示單元600上提示待測主板上之陣列型連接器之針腳是否正常。該開關單元500與主控電路300電性相連，用於向該主控電路300輸入密碼並將正常之陣列型連接器之針腳資訊儲存到存儲單元400內。

請參閱圖2，該資料獲取電路200包括一複雜可編程邏輯器件U1、一資料傳輸連接器J1、一25M晶振J2、複數N溝道場效電晶體Q0、 Q1~Qn及複數電阻。該複雜可編程邏輯器件U1包括複數資料獲取引腳A1~An、B1~Bn、一資料發送引腳C1、複數時鐘引腳C2、CLK0~CLK3、複數程式燒入引腳TD0、TD1、TMS、TCK、控制引腳D1、D2、複數電源引腳VCC1~VCCn及複數接地引腳GND1~GNDn。該複數資料獲取引腳A1~An分別經由複數電阻連接一3.3V電源，該複數資料獲取引腳B1~Bn分別經由複數電阻接地。該資料傳輸連接器J1包括一資料端DATA及一時鐘端CLK，該資料發送引腳C1和時鐘引腳C2分別連接資料端DATA及時鐘端CLK。該資料獲取引腳A1~An、B1~Bn分別用以電性連接待測主板100上之陣列型連接器針腳並採集針腳資訊，該複雜可編程邏輯器件U1對採集到之針腳資訊進行處理後由資料發送引腳C1輸出。該晶振J2包括一振盪訊號輸出端OUT，該時鐘引腳CLK0~CLK3連接振盪訊號輸出端OUT。該控制引腳D1、D2分別連接場效電晶體Q0之閘極和源極，該場效電晶體Q0之汲極連接該3.3V電源。該複數資料獲取引腳B1~Bn還分別連接相應之場效電晶體Q1~Qn之源極，該場效電晶體Q1~Qn之閘極和汲極連接該3.3V電源。該複雜可編程邏輯器件U1藉由控制場效電晶體Q0、Q1~Qn之導通和截止對與該陣列型連接器針腳相連接之電子元件充電和放電，從而獲得連接器針腳之焊點資訊。該複數電源引腳VCC1~VCCn連接該3.3V電源，該複數接地引腳GND1~GNDn接地。

請參閱圖3，該主控電路300包括一微控制器U2及一功率場效電晶體Q10。該微控制器U2包括複數資料登錄引腳H1、H2、F0~Fn、控制引腳G1、G4、一資料接收引腳G2、一時鐘引腳G3、振盪訊號輸入端OSC1、振盪訊號輸出端OSC2及複數資料輸出引腳E1~En。該功率場效電晶體Q10包括一閘極G、複數源極S1~S3及複數汲極 D1~D4。該控制引腳G1連接功率場效電晶體Q10之閘極G和源極S1~S3。該資料接收引腳G2和時鐘引腳G3連接功率場效電晶體Q10之複數汲極D1~D4。該微控制器U2藉由控制功率場效電晶體Q10之導通和截止對複雜可編程邏輯器件U1放電和上電，避免在該複雜可編程邏輯器件U1在和陣列型連接器之針腳熱插拔過程中燒壞複雜可編程邏輯器件U1。該振盪訊號輸入端OSC1和振盪訊號輸出端OSC2經由一12M晶振J4接地。該資料接收引腳G2和時鐘引腳G3還分別連接資料傳輸連接器J1之資料端DATA和時鐘端CLK。

該存儲單元400包括一電可擦可編程唯讀記憶體U3及一跳帽J3。該電可擦可編程唯讀記憶體U3包括一串列時鐘引腳SCL、一串列資料引腳SDA及一防寫引腳WP。該資料登錄引腳H1、H2分別連接串列時鐘引腳SCL和串列資料引腳SDA，該防寫引腳WP經由該跳帽J3接地。該電可擦可編程唯讀記憶體U3中儲存有正常之陣列型連接器之針腳資訊，當斷開該跳帽J3時可對電可擦可編程唯讀記憶體U3進行寫入資訊之操作，而當短接該跳帽J3時可對電可擦可編程唯讀記憶體U3進行擦除資訊之操作。

該開關單元500包括複數開關S0~Sn，該微控制器U2之資料登錄引腳F0~Fn分別連接複數開關S0~Sn。該開關單元500用於向主控電路300輸入密碼並將正常之陣列型連接器之針腳資訊儲存到該存儲單元400內。其中開關S0為重定開關，用於重定開關單元500之密碼。

該顯示單元600包括一液晶顯示面板J5及一場效電晶體Q20。該液晶顯示面板J5包括複數資料匯流排引腳DB1~DBn及一背光控制引腳LEDK，該資料輸出引腳E1~En分別連接複數資料匯流排引腳 DB1~DBn，該控制引腳G4經由該場效電晶體Q20連接背光控制引腳LEDK。該顯示單元600接收來自主控電路300之比較結果，並將比較結果顯示在液晶顯示面板J5上提示待測主板100上之陣列型連接器之針腳是否正常。其中控制引腳G4藉由該場效電晶體Q20控制顯示單元600之背光顯示。

測試時，按照圖1~3所示將待測主板接入本發明陣列型連接器測試裝置，該複雜可編程邏輯器件U1之資料獲取引腳A1~An、B1~Bn分別採集待測主板100上之陣列型連接器針腳資訊，該複雜可編程邏輯器件U1對採集到之針腳資訊進行處理後由資料發送引腳C1經由微控制器U2之資料接收引腳G2發送給該微控制器U2。該微控制器U2將接收到之針腳資訊與儲存在存儲單元400中正常之針腳資訊進行比較，並將比較結果顯示在該顯示單元600上提示待測主板上之陣列型連接器之針腳是否正常。

本發明陣列型連接器測試裝置不限於對單一之陣列型連接器進行測試，還可藉由主控電路300連接多個資料獲取電路200同時對多個陣列型連接器進行測試，此時主控電路300對不同資料獲取電路200採集到之針腳資訊與存儲單元400中正常之針腳資訊進行比較，並將比較結果和不同資料獲取電路200之身份標識碼發送給顯示單元600，該顯示單元600根據比較結果顯示不同陣列型連接器之針腳是否正常。

綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

100‧‧‧待測主板

200‧‧‧資料獲取電路

300‧‧‧主控電路

400‧‧‧存儲單元

500‧‧‧開關單元

600‧‧‧顯示單元

Claims (8)

1. 一種陣列型連接器測試裝置，用於對一待測主板上之至少一陣列型連接器進行測試，包括一資料獲取電路、一主控電路、一存儲單元、一開關單元及一顯示單元，該資料獲取電路採集待測主板上之陣列型連接器之針腳資訊，並將採集到之針腳資訊傳送給該主控電路，該存儲單元和主控電路電性相連，其中儲存有正常之陣列型連接器之針腳資訊，該主控電路將採集到之針腳資訊與存儲單元中正常之針腳資訊進行比較，並將比較結果顯示在該顯示單元上提示待測主板上之陣列型連接器之針腳是否正常，該開關單元與主控電路電性相連，用於向主控電路輸入密碼並將正常之陣列型連接器之針腳資訊儲存到存儲單元內。
2. 如請求項1所述的陣列型連接器測試裝置，其中：資料獲取電路包括一複雜可編程邏輯器件，該複雜可編程邏輯器件包括複數資料獲取引腳、一資料發送引腳及至少一時鐘引腳，該資料獲取引腳分別用以電性連接待測主板上之陣列型連接器針腳並採集針腳資訊，該複雜可編程邏輯器件對採集到之針腳資訊進行處理後由資料發送引腳輸出。
3. 如請求項2所述的陣列型連接器測試裝置，其中：該主控電路包括一微控制器，該微控制器包括一資料接收引腳及一時鐘引腳，該微控制器之資料接收引腳和時鐘引腳分別連接複雜可編程邏輯器件之資料發送引腳和時鐘引腳。
4. 如請求項1所述的陣列型連接器測試裝置，其中：該微控制器還包括一第一資料登錄引腳及一第二資料登錄引腳，該存儲單元包括一電可擦可編程唯讀記憶體，該電可擦可編程唯讀記憶體包括一串列時鐘引腳、一串列資料引腳及一防寫引腳，該第一資料登錄引腳和第二資料登錄引腳分 別連接串列時鐘引腳和串列資料引腳，該防寫引腳經由一跳帽接地。
5. 如請求項2所述的陣列型連接器測試裝置，其中：該微控制器還包括複數資料輸出引腳及一第一控制引腳，該顯示單元包括一液晶顯示面板，該液晶顯示面板包括複數資料匯流排引腳及一背光控制引腳，該複數資料輸出引腳分別連接複數資料匯流排引腳，該第一控制引腳經由一場效電晶體連接背光控制引腳。
6. 如請求項4所述的陣列型連接器測試裝置，其中：該微控制器還包括複數第三資料登錄引腳，該開關單元包括複數開關，該複數第三資料登錄引腳分別連接複數開關。
7. 如請求項5所述的陣列型連接器測試裝置，其中：該主控電路還包括一用於控制複雜可編程邏輯器件上電和放電之功率場效電晶體。
8. 如請求項7所述的陣列型連接器測試裝置，其中：微控制器還包括一第二控制引腳，該微控制器之資料接收引腳和時鐘引腳連接功率場效電晶體之汲極，該第二控制引腳連接功率場效電晶體之閘極和源極。